JP3570385B2

JP3570385B2 - 固体撮像装置

Info

Publication number: JP3570385B2
Application number: JP2001077733A
Authority: JP
Inventors: 哲也飯塚; 和也米本; 道男山村; 秀夫神戸; 秀司阿部; 三千雄眞野; 万千雄山岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-03-19
Filing date: 2001-03-19
Publication date: 2004-09-29
Anticipated expiration: 2019-09-29
Also published as: JP2001298182A

Description

【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関し、特にＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を使用した固体撮像装置における転送部と出力部の構造に関する。
【０００２】
【従来の技術】
図９に、例えばインターライン転送方式のＣＣＤ固体撮像装置の構成の一例を示す。同図において、入射光を画素単位で信号電荷に変換して蓄積する２次元配列された複数個のフォトセンサ（受光部）１と、これらフォトセンサ１の垂直列毎に配置されかつ読出しゲート（ＲＯＧ）２を介して読み出された信号電荷を垂直方向に転送することより垂直走査する垂直ＣＣＤ（垂直転送部）３とによって撮像領域４が構成されている。
【０００３】
垂直ＣＣＤ３に読み出された信号電荷は、１走査線毎に順に水平ＣＣＤ（水平転送部）５へ転送される。水平ＣＣＤ５は、垂直ＣＣＤ３から転送された１走査線分の信号電荷を水平方向に転送することにより水平走査する。水平ＣＣＤ５によって転送された信号電荷は、水平出力ゲート（ＨＯＧ）６を介してフローティング・ディフュージョン７に蓄積される。フローティング・ディフュージョン７に蓄積された信号電荷はリセット用トランジスタ８によってリセットされる。フローティング・ディフュージョン７で電圧変換された信号は、ソースフォロワからなる出力部９によってインピーダンス変換されて出力される。
【０００４】
この種のＣＣＤ固体撮像装置では、ゲート電極と半導体基板との間に酸化膜を挟んだＭＩＳ構造がいたるところで使用されている。例えば、垂直ＣＣＤ３や水平ＣＣＤ５の転送用レジスタや、出力部９のソースフォロワのＭＯＳトランジスタにＭＩＳ構造が使用されている。そして、従来のＣＣＤ固体撮像装置では、各部のＭＩＳ構造のゲート酸化膜に単一種類の酸化膜を使用していた。この単一種類の酸化膜として、現在主流となっているのは、ＭＯＳ構造とＭＯＮＯＳ（Ｍｅｔａｌ−ＳｉＯ_２−Ｓｉ_３Ｎ_４−ＳｉＯ_２−Ｓｉ）構造である。これら各構造につき、以下に説明する。
【０００５】
先ず、ＭＯＳ構造の転送用レジスタの製造工程の一例を図１０（ａ）〜（ｆ）に示す。
【０００６】
工程（ａ）は、シリコン基板１１のＳｉＯ_２酸化膜１２上に１層目のポリシリコン１３をデポジションする工程である。工程（ｂ）では、レジスタの電極形成のため、レジスト１４をマスクとして１層目のポリシリコン１３をエッチングする。このとき、ポリシリコン１３を完全にエッチングするためのオーバーエッチングによってＳｉＯ_２酸化膜１２も同時にエッチングされる。
【０００７】
工程（ｃ）は、１層目と２層目のポリシリコンゲート間を絶縁するために１層目のポリシリコン１３を酸化する工程である。この熱酸化によって１層目のポリシリコン１３を酸化するとき、同時にポリシリコン１３に覆われていない部分も酸化される。工程（ｄ）では、２層目のレジストの電極材としてポリシリコン１５をデポジションする。工程（ｅ）では、２層目のレジスタの電極形成のために、レジスト１６をマスクとして２層目のポリシリコン１５をエッチングする。工程（ｆ）では、ポリシリコン酸化を施し、ＣＣＤレジスタ構造を完成する。
【０００８】
以上のプロセスによって製造されるＭＯＳ構造の転送用レジスタの場合には、１層目と２層目のゲート酸化膜（ＳｉＯ_２酸化膜）を別々に形成するために、工程（ｃ）で１層目のポリシリコン１３を酸化する際に、２層目のゲート酸化膜の膜厚を確保しようとすると、１層目のゲート酸化膜の膜厚が厚くなって各々の酸化膜の膜厚ｔ_１，ｔ_２が異なり、これによってチャネルポテンシャルが変わるという欠点がある。
【０００９】
次に、図１１（ａ）〜（ｆ）に、ＭＯＮＯＳ構造の転送用レジスタのゲート製造工程の一例を示す。
【００１０】
工程（ａ）は、シリコン基板１１のＯＮＯ（ＳｉＯ_２−Ｓｉ_３Ｎ_４−ＳｉＯ_２）酸化膜１７上に、１層目のポリシリコン１３をデポジションする工程である。工程（ｂ）では、レジスト１４をマスクとして１層目のポリシリコン１３をエッチングする。このとき、オーバーエッチングのため、ＯＮＯ酸化膜１７の上層の薄いＳｉＯ_２層（厚さは、例えば１０ｎｍ程度）１８はエッチングされるが、ポリシリコンとＳｉ_３Ｎ_４とのＲＩＥ（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−Ｅｔｃｈｉｎｇ）選択比を高くとることにより、中間層のＳｉ_３Ｎ_４（厚さは、例えば５０ｎｍ程度）は僅かにエッチングされるだけであり、このエッチング量は例えば１ｎｍ程度であり、全体の酸化膜厚から見ると充分無視できる量である。
【００１１】
工程（ｃ）は、１層目のポリシリコン１３を酸化する工程である。熱酸化によってポリシリコン１３を酸化するとき、ポリシリコン１３に覆われていない部分も酸化されてしまうが、実際には、ポリシリコンとＳｉ_３Ｎ_４の酸化速度が大きく異なるため、Ｓｉ_３Ｎ_４の表面が僅かに酸化されるだけで、その酸化による膜厚の増減は全体の酸化膜厚から見ると充分無視できる。工程（ｄ）では、２層目のレジスタの電極材としてポリシリコン１５をデポジションする。工程（ｅ）では、２層目のレジスタの電極形成のため、レジスト１６をマスクとして２層目のポリシリコン１５をエッチングする。最終の工程（ｆ）では、ポリシリコン酸化を施し、ＣＣＤレジスタ構造を完成する。
【００１２】
このプロセスでは、１層目と２層目のゲート酸化膜を別々に形成するものの、Ｓｉ_３Ｎ_４のエッチング量と酸化量が充分微小にできるという特徴を生かし、各々の酸化膜厚をほぼ一定にできるため、ＭＯＳ構造のプロセスに比べ１層目のポリシリコンと２層目のポリシリコンゲート下のチャネル部分のポテンシャル差を微小にできるという利点がある。このため、転送用レジスタの製造プロセスにおいては、ゲート電極材（ポリシリコン）との間に高いＲＩＥ選択比を持つＯＮＯ膜１７を用いたＭＯＮＯＳ構造が有利である。
【００１３】
【発明が解決しようとする課題】
ところで、近年、ＣＣＤ固体撮像装置が多画素化の傾向にある。この多画素化に対応するためには、出力部９のソースフォロワ段の周波数特性を上げなければならない。ソースフォロワ段の周波数特性を上げるには、出力用トランジスタの相互コンダクタンスｇ_ｍを上げる必要があり、そのためゲート酸化膜の膜厚を薄くできるＭＯＳ構造の方がＭＯＮＯＳ構造よりも有利である。
【００１４】
また、水平ＣＣＤ５の出力部は、図１２の等価回路に示すように、水平ＣＣＤ５からの信号電荷を電圧変換するｐｎ接合のフローティング・ディフュージョン７と、このフローティング・ディフュージョン７の電圧変化をインピーダンス変換して信号として出力するソースフォロワの出力用トランジスタ１０と、フローティング・ディフュージョン７の電荷をリセットするためのリセット用トランジスタ８とからなっている。
【００１５】
この出力回路部において、高い電荷電圧変換効率を得るためにはフローティング・ディフュージョン７、出力用トランジスタ１０の入力ゲート及びリセット用トランジスタ８の寄生容量を小さく抑える必要がある。すなわち、ソースフォロワ初段の入力ゲートを小面積で作る必要がある。ところが、ＭＯＮＯＳ構造の場合は、このような小面積のゲートでは、メモリと同様の構造のため、図１３に示すように、ＭＯＮＯＳ構造のＳｉ_３Ｎ_４−ＳｉＯ_２界面に電荷がトラップされた影響が出易く、スレッショルドレベルＶ_ＴＨが変化し易いという欠点がある。
【００１６】
一方、ＭＯＳ構造の場合には、Ｓｉ_３Ｎ_４−ＳｉＯ_２界面自体が存在しないため、スレッショルドレベルＶ_ＴＨの変化が起こり難く、従って、この部分ではＭＯＳ構造の方が有利であるものの、先述したように、１層目と２層目のゲート酸化膜の膜厚が異なることにより、チャネルポテンシャルが変わるため、ＣＣＤレジスタ部では問題がある。
【００１７】
そこで、本発明は、ＭＯＳ構造とＭＯＮＯＳ構造の双方の利点を生かし、出力部分のトランジスタではＶ_ＴＨが安定な酸化膜を、かつ転送部分では膜厚の均一な酸化膜を得ることを可能とした固体撮像装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明による固体撮像装置は、信号電荷を転送する転送用レジスタと、この転送用レジスタによって転送されてきた信号電荷を検出して出力信号を導出する不純物拡散層と、この不純物拡散層の信号電荷をリセットするリセット用トランジスタとを具備し、転送用レジスタのゲート絶縁膜が窒化膜を含む多層構造の第１の絶縁膜からなり、リセット用トランジスタのゲート絶縁膜が窒化膜を含まない第２の絶縁膜からなり、第１の絶縁膜と第２の絶縁膜の境界が上記不純物拡散層上に位置する構成となっている。
【００１９】
上記構成の固体撮像装置において、そのゲート絶縁膜構造として、転送部分にＭＯＮＯＳ構造を、出力部分にＭＯＳ構造を用いることにより、転送部分ではＭＯＮＯＳ構造の特質によって各ゲート層下の絶縁膜の膜厚を均一にでき、かつ出力部分のトランジスタではＭＯＳ構造の特質によってＶ_ＴＨシフトを抑えることができる。また、リセット用トランジスタのゲート絶縁膜についてもＭＯＳ構造としその膜厚を薄く形成することで、リセット用トランジスタのスレッショルドレベルＶ_ＴＨ _がＭＯＮＯＳ構造のものに比べて安定する。これにより、リセット用
トランジスタに与えるリセットパルスの振幅が小さくて済む。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施形態に係るＣＣＤ固体撮像装置の要部を示す断面構造図であり、水平転送部分及び出力部分のみを示している。図１において、転送用レジスタである水平ＣＣＤ５及び水平出力ゲート６には、そのゲート絶縁膜が窒化膜を含む多層構造の絶縁膜、すなわちＯＮＯ酸化膜１７からなるＭＯＮＯＳ構造が採られ、出力用トランジスタ１０には、そのゲート絶縁膜が内部に電荷トラップを有しない絶縁膜、すなわちＳｉＯ_２酸化膜１２からなるＭＯＳ構造が採られている。
【００２２】
次に、上記構造の製造プロセスにつき、図２及び図３の工程図（その１及びその２）に従って説明する。
【００２３】
工程（ａ）は、イオンインプランタ等により所定の不純物をドープされたシリコン基板１１上にＯＮＯ酸化膜１７を形成し、さらにこのＯＮＯ酸化膜１７上に１層目のポリシリコン（１Ｐｏｌｙ）１３をデポジションする工程である。工程（ｂ）では、水平ＣＣＤ５の電極形成のために、レジスト１４をマスクとして１層目のポリシリコン１３をエッチングする。このとき、オーバーエッチングのため上層の薄いＳｉＯ_２層はエッチングされるが、ポリシリコンとＳｉ_３Ｎ_４のＲＩＥ選択比を高くとることにより、中間層のＳｉ_３Ｎ_４は僅かにエッチングされるだけで、このエッチング量は全体の酸化膜厚から見ると充分無視できる。
【００２４】
工程（ｃ）では、ＭＯＳ形成部分のＳｉ_３Ｎ_４−ＳｉＯ_２膜を除去するため、レジスト１９をマスクとしてエッチングする。工程（ｄ）は、１層目と２層目のポリシリコンゲート間を絶縁するために、１層目のポリシリコン１３を酸化する工程である。熱酸化によってポリシリコン１３を酸化するとき、ポリシリコン１３に覆われていない部分も酸化されてしまうが、レジスタ形成部分はＳｉ_３Ｎ_４−ＳｉＯ_２膜が残されているため、実際にはＳｉ_３Ｎ_４が僅かに酸化されるだけで、このときの膜厚の増減量は１層目のポリシリコン１３下の酸化膜厚から見ると充分無視できる量である。一方、ＭＯＳ形成部分は、予め酸化膜を取り除いておいたため充分酸化され、図に示すような形状となり、ＭＯＳ構造用のＳｉＯ_２酸化膜を形成できる。
【００２５】
工程（ｅ）では、２層目の電極材としてポリシリコン（２Ｐｏｌｙ）１５をデポジションする。工程（ｆ）では、２層目のレジスタの電極形成及びＭＯＳゲート電極形成のために、レジスト１６をマスクとして２層目のポリシリコン１５をエッチングする。そして、最終の工程では、図１に示すように、ポリシリコン酸化を施し、セルフアライメントでソース・ドレイン用のイオンインプランテーションを行い、ＭＯＳトランジスタ構造を形成する。
【００２６】
以上の製造プロセスにより、同一ＣＣＤ固体撮像装置内の転送部分（ＣＣＤレジスタ）にＭＯＮＯＳ構造を、出力部分にＭＯＳ構造を持つＣＣＤ固体撮像装置を実現できる。これにより、ＣＣＤレジスタ部分ではＭＯＮＯＳ構造を用いて各ゲート層下の酸化膜の膜厚を均一にでき、かつ出力部分のトランジスタにはＭＯＳ構造を使用してＶ_ＴＨシフトを抑えることができることになる。また、出力用トランジスタのゲート酸化膜の膜厚をＭＯＳ構造によって薄く形成できることにより、出力用トランジスタ１０の相互コンダクタンスｇ_ｍを上げることができ、その結果ソースフォロワ段の周波数特性を上げることができるため、高画素化に対応できることになる。
【００２７】
図４は、本発明の他の実施形態に係るＣＣＤ固体撮像装置の要部を示す断面構造図であり、水平転送部分及び出力部分のみを示している。
【００２８】
本実施形態に係るＣＣＤ固体撮像装置においては、そのゲート酸化膜構造として、図９における読出しゲート２、垂直ＣＣＤ３、水平ＣＣＤ５及び水平出力ゲート（ＨＯＧ）６にはＭＯＮＯＳ構造を使用し、かつリセット用トランジスタ８及び出力部９にはＭＯＳ構造を使用し、さらにＯＮＯ酸化膜１７とＳｉＯ_２酸化膜１２の境界をフローティング・ディフュージョン７上に設けた構成となっている。
【００２９】
次に、本構造の製造プロセスにつき、図５及び図６の工程図（その１及びその２）に従って説明する。なお、基本的な製造プロセスは先の実施例の場合と同じであり、説明の簡略化のため、相違する部分についてのみ説明する。
【００３０】
工程（ｃ）では、Ｓｉ_３Ｎ_４−ＳｉＯ_２膜を除去すべくエッチングが行われることになるが、このときエッチングする境界が、フローティング・ディフュージョン（ＦＤ）形成部（図４を参照）内に設定する。また、工程（ｆ）では、２層目のレジスタの電極形成及びリセット用トランジスタ８のＭＯＳゲート電極形成のために、レジスト１６をマスクとして２層目のポリシリコン１５をエッチングする。
【００３１】
工程（ｇ）では、２層目のポリシリコン１５に酸化を施すことにより、例えば６０ｎｍ程度のＳｉＯ_２酸化膜を得ることができる。工程（ｈ）では、フローティング・ディフュージョン７の高濃度領域とリセット用トランジスタ８のドレイン（ＲＤ）部を形成するために、レジスト２０をマスクとし、また一部はセルフアライメントで不純物をイオンインプランテーションする。そして、最終の工程では、図４に示すように、フローティング・ディフュージョン７及びリセット用トランジスタ８のドレイン（ＲＤ）部にコンタクトホール２１ａ，２１ｂを穿設し、Ａｌ電極２２ａ，２２ｂをパターニングして本構造を形成する。
【００３２】
上記構造を採ることにより、リセット用トランジスタ８のゲート構造がＭＯＳ構造のため、リセット用トランジスタ８のスレッショルドレベルＶ_ＴＨがＭＯＮＯＳ構造のものに比べ安定している。このため、リセットパルス振幅が小さくて済み、消費電力を少なくできる。このことを、図７に基づいて説明する。
【００３３】
図７において、（Ａ）にＭＯＮＯＳ構造に必要なリセット振幅を、（Ｂ）にＭＯＳ構造に必要なリセット振幅をそれぞれ示す。図７（Ａ）において、リセット振幅１は本来リセットするのに必要な最小振幅２の他に、不純物ドーズ量のばらつきやリセットパルス用ドライバの電源ばらつきの吸収のためのマージン３や、Ｖ_ＴＨシフトのばらつきの吸収のためのマージン４からなっている。
【００３４】
例えば、（リセットパルス振幅１）＝９Ｖのうち、（Ｖ_ＴＨシフトのばらつきの吸収のためのマージン４）＝２Ｖとすると、Ｖ_ＴＨシフトの起こりにくいＭＯＳ構造の場合、図７（Ｂ）に示すように、Ｖ_ＴＨシフトのばらつきの吸収のためのマージン４が必要ないため、（リセットパルス振幅１）＝７Ｖで良いことになる。消費電力はパルス振幅の２乗に比例するため、ＭＯＮＯＳ構造に比較してＭＯＳ構造の場合の消費電力は、（７×７／９／９）＝０．６、つまり６０％で済むことになる。
【００３５】
またこのとき、ＳｉＯ_２酸化膜１２とＯＮＯ酸化膜１７の境界をフローティング・ディフュージョン７上に位置させているために、膜質の差による問題が発生しない。フローティング・ディフュージョン７以外、例えば水平出力ゲート（ＨＯＧ）６やリセット用トランジスタ８内に設けた場合には、たとえＳｉＯ_２酸化膜１２とＯＮＯ酸化膜１７の電気的膜厚を同一にしたとしても、図８に示すように、ＯＮＯ酸化膜１７の境界に電子がトラップされ易いため、その境界部でチャネルポテンシャルが変化し、電荷の転送が阻害されることになる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、固体撮像装置のゲート絶縁膜構造として、転送部分にＭＯＮＯＳ構造を、出力部分にＭＯＳ構造をそれぞれ用いた構成としたので、転送部分ではＭＯＮＯＳ構造の特質によって各ゲート層下の絶縁膜の膜厚を均一にでき、かつ出力部分のトランジスタではＭＯＳ構造の特質によってＶ_ＴＨシフトを抑えることができる。
【００３７】
また、リセット用トランジスタのゲート絶縁膜の膜厚をＭＯＳ構造によって薄く形成したことで、リセット用トランジスタのスレッショルドレベルＶ_ＴＨ _がＭＯＮＯＳ構造のものに比べて安定しているため、リセットパルス振幅が小さくて済み、消費電力を少なくできる。さらに、転送用レジスタおよびリセット用トランジスタの各ゲート絶縁膜の境界を不純物拡散層上に位置させたことで、膜質の差によって電荷転送が阻害されるという問題も発生しない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＣＣＤ固体撮像装置の要部のみを示す断面構造図である。
【図２】一実施形態に係るＣＣＤ固体撮像装置の製造プロセスを示す工程図（その１）である。
【図３】一実施形態に係るＣＣＤ固体撮像装置の製造プロセスを示す工程図（その２）である。
【図４】本発明の他の実施形態に係るＣＣＤ固体撮像装置の要部のみを示す断面構造図である。
【図５】他の実施形態に係る固体撮像装置の製造プロセスを示す工程図（その１）である。
【図６】他の実施形態に係る固体撮像装置の製造プロセスを示す工程図（その２）である。
【図７】リセットパルス振幅の関係を示す図である。
【図８】水平出力ゲート（ＨＯＧ）部分のチャネルポテンシャル図である。
【図９】インターライン転送方式のＣＣＤ固体撮像装置の一例を示す構成図である。
【図１０】ＭＯＳ構造の製造プロセスの一例を示す工程図である。
【図１１】ＭＯＮＯＳ構造の製造プロセスの一例を示す工程図である。
【図１２】出力部の等価回路図である。
【図１３】ＭＯＮＯＳ構造での電荷のトラップを示す図である。
【符号の説明】
１…フォトセンサ、３…垂直ＣＣＤ、５…水平ＣＣＤ、７…フローティング・ディフュージョン、８…リセット用トランジスタ、１０…出力用トランジスタ、１１…シリコン基板、１２…ＳｉＯ_２酸化膜、１７…ＯＮＯ酸化膜

Claims

信号電荷を転送する転送用レジスタと、
前記転送用レジスタによって転送されてきた信号電荷を検出して出力信号を導出する不純物拡散層と、
前記不純物拡散層の信号電荷をリセットするリセット用トランジスタとを具備し、
前記転送用レジスタのゲート絶縁膜が窒化膜を含む多層構造の第１の絶縁膜からなり、前記リセット用トランジスタのゲート絶縁膜が窒化膜を含まない第２の絶縁膜からなり、
前記第１の絶縁膜と前記第２の絶縁膜の境界が前記不純物拡散層上に位置する
ことを特徴とする固体撮像装置。