JPH0475383A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0475383A JPH0475383A JP2189822A JP18982290A JPH0475383A JP H0475383 A JPH0475383 A JP H0475383A JP 2189822 A JP2189822 A JP 2189822A JP 18982290 A JP18982290 A JP 18982290A JP H0475383 A JPH0475383 A JP H0475383A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity layer
- type
- type impurity
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000003384 imaging method Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固体撮像素子に関し、特に電荷結合素子（ＣＣ
Ｄ）を用いた固体撮像素子に関する。
Ｄ）を用いた固体撮像素子に関する。
第３図は従来の固体撮像素子、例えばＣＣＤラインセン
サの光電変換部の断面図である。同図において、２はｐ
型シリコン基板、３はｎ型不純物層、６はｐ゛型不純物
層、７は各領域を分離するｐ”型チャネルストッパ、９
は埋込チャネルＣＣＤ部としてのｎ−型不純物層、ＩＯ
は絶縁膜、１１はトランスファゲート電極、１２はＣＣ
Ｄレジスタ電極である。前記ｎ型不純物層３とｐ°型不
純物層６とその周囲のｐ型シリコン基板２で光電変換部
１を構成し、ｎ−型不純物層９とトランスファゲート電
極１１とＣＣＤレジスタ電極１２で電荷転送部（電荷結
合部）８を構成している。
サの光電変換部の断面図である。同図において、２はｐ
型シリコン基板、３はｎ型不純物層、６はｐ゛型不純物
層、７は各領域を分離するｐ”型チャネルストッパ、９
は埋込チャネルＣＣＤ部としてのｎ−型不純物層、ＩＯ
は絶縁膜、１１はトランスファゲート電極、１２はＣＣ
Ｄレジスタ電極である。前記ｎ型不純物層３とｐ°型不
純物層６とその周囲のｐ型シリコン基板２で光電変換部
１を構成し、ｎ−型不純物層９とトランスファゲート電
極１１とＣＣＤレジスタ電極１２で電荷転送部（電荷結
合部）８を構成している。
第４図は第３図のＣＣＤラインセンサの動作を説明する
ためのポテンシャル図である。ｔ−ｊ ＋のとき、ｎ型
不純物層３およびその周囲の空乏層内に入射した光は、
ここで光電変換されて信号電荷となり、光電変換部１に
蓄積される。このときトランスファゲート電極１１直下
のポテンシャルは光電変換部１のポテンシャルよりも小
さい。
ためのポテンシャル図である。ｔ−ｊ ＋のとき、ｎ型
不純物層３およびその周囲の空乏層内に入射した光は、
ここで光電変換されて信号電荷となり、光電変換部１に
蓄積される。このときトランスファゲート電極１１直下
のポテンシャルは光電変換部１のポテンシャルよりも小
さい。
ｔ＝ｔｚのとき、トランスファゲート電極１１直下のポ
テンシャルは光電変換部１のポテンシャルよりも大きく
なり、光電変換部１に蓄積されていた信号電荷はトラン
スファゲート電極１１の直下を通って電荷転送部８へ送
り込まれる′。
テンシャルは光電変換部１のポテンシャルよりも大きく
なり、光電変換部１に蓄積されていた信号電荷はトラン
スファゲート電極１１の直下を通って電荷転送部８へ送
り込まれる′。
上述した従来の構造では、入射光を光電変換するｎ型不
純物層３の濃度が低いので、光電変換部１の基板表面か
らの空乏層の幅が広がり、光電変換部の電荷蓄積容量が
小さくなるため、飽和信号電荷量が少ないという問題が
ある。
純物層３の濃度が低いので、光電変換部１の基板表面か
らの空乏層の幅が広がり、光電変換部の電荷蓄積容量が
小さくなるため、飽和信号電荷量が少ないという問題が
ある。
逆に、ｎ型不純物層３を高濃度に形成すると、空乏層の
幅が狭くなり、入射光にょる光電変換電荷を信号電荷と
して捕らえることが困難になる。
幅が狭くなり、入射光にょる光電変換電荷を信号電荷と
して捕らえることが困難になる。
また、ｎ型不純物層３を浅く形成したときには、この不
純物層より深い位置に到達した入射光による充電変換電
荷を信号電荷として捕らえることが困難になり、感度の
劣化をまねく。
純物層より深い位置に到達した入射光による充電変換電
荷を信号電荷として捕らえることが困難になり、感度の
劣化をまねく。
本発明の目的は、感度の劣化および飽和信号電荷量の低
下を防止した固体撮像素子を提供することにある。
下を防止した固体撮像素子を提供することにある。
〔課題を解決するための手段）
本発明の固体撮像素子は、光電変換部を構成するために
半導体基板に設けた不純物層を、下層の中濃度層と、上
層の高濃度層とで２層に構成している。
半導体基板に設けた不純物層を、下層の中濃度層と、上
層の高濃度層とで２層に構成している。
この上層の高濃度層は、電荷転送部に設けた埋込チャネ
ルＣＣＤ部としての不純物層と同じ深さに形成している
。
ルＣＣＤ部としての不純物層と同じ深さに形成している
。
本発明によれば、光電変換部の不純物層を所要の深さに
形成しかつその上層を高濃度に形成することで、基板内
における入射光に対する感度特性を犠牲にすることなく
、電荷蓄積容量を増大することができる。
形成しかつその上層を高濃度に形成することで、基板内
における入射光に対する感度特性を犠牲にすることなく
、電荷蓄積容量を増大することができる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の断面図である。同図におい
て、１は光電変換部であり、ここではｐ型シリコン基板
２にｎ型不純物層３を形成している。このｎ型不純物層
３は下層のｎ型中濃度層４と、上層のｎ゛型型部濃度層
５で２層に構成している。また、このｎ型不純物層３の
表面部にはｐ゛゛不純物層６と、各領域を分離するｐ゛
゛チャネルストッパ層７とを形成している。
て、１は光電変換部であり、ここではｐ型シリコン基板
２にｎ型不純物層３を形成している。このｎ型不純物層
３は下層のｎ型中濃度層４と、上層のｎ゛型型部濃度層
５で２層に構成している。また、このｎ型不純物層３の
表面部にはｐ゛゛不純物層６と、各領域を分離するｐ゛
゛チャネルストッパ層７とを形成している。
一方、ｎ型不純物層３と隣接する位置には、電荷転送部
（電荷結合部）８が構成され、前記ｐ型シリコン基板２
に埋込チャネルＣＣＤ部としてのｎ−型不純物層９を形
成している。そして、ｐ型シリコン基板２の表面に絶縁
膜１０を形成し、この上にトランスファゲート電極１１
とＣＣＤレジスタ電８ｉ！１２を形成している。
（電荷結合部）８が構成され、前記ｐ型シリコン基板２
に埋込チャネルＣＣＤ部としてのｎ−型不純物層９を形
成している。そして、ｐ型シリコン基板２の表面に絶縁
膜１０を形成し、この上にトランスファゲート電極１１
とＣＣＤレジスタ電８ｉ！１２を形成している。
第２図は第１図の素子の製造工程を示す断面図であり、
特にｐ型シリコン基板２における各不純物層の製造方法
を示す図である。
特にｐ型シリコン基板２における各不純物層の製造方法
を示す図である。
先ず、第２図（ａ）のように、ｐ型シリコン基板２の表
面にｎ型不純物層３のｎ型中濃度層４をドーズ量２．２
Ｘ１０”ｅｌｌ−”のリンイオン注入により深さ１．２
μｍに形成する。
面にｎ型不純物層３のｎ型中濃度層４をドーズ量２．２
Ｘ１０”ｅｌｌ−”のリンイオン注入により深さ１．２
μｍに形成する。
次に、第２図（ｂ）のように、Ｐ型シリコン基板２の表
面に埋込チャネルＣＣＤ部となるｎ−型不純物層９をド
ーズ量１．６Ｘ１０”ｃｍ−”のリンイオン注入により
深さ０．６μｍに形成する。このとき、同時にｎ型不純
物層３の上層側にも同様のイオン注入を行う。これによ
り、ｎ型不純物層３では上層側において前記リンイオン
濃度が加算されてｎ゛型型部濃度層５形成され、前記ｎ
型中濃度層４とで２層に構成される。
面に埋込チャネルＣＣＤ部となるｎ−型不純物層９をド
ーズ量１．６Ｘ１０”ｃｍ−”のリンイオン注入により
深さ０．６μｍに形成する。このとき、同時にｎ型不純
物層３の上層側にも同様のイオン注入を行う。これによ
り、ｎ型不純物層３では上層側において前記リンイオン
濃度が加算されてｎ゛型型部濃度層５形成され、前記ｎ
型中濃度層４とで２層に構成される。
以下、図示は省略するが、ｐ＋型不純物層６、Ｐ ＋
＋１型チヤネルストツパ７、絶縁膜１０．トランスファ
ゲート電極１１．ＣＣＤレジスタ電極１２を形成するこ
とで、第１図の構成を得ることができる。
＋１型チヤネルストツパ７、絶縁膜１０．トランスファ
ゲート電極１１．ＣＣＤレジスタ電極１２を形成するこ
とで、第１図の構成を得ることができる。
この構成によれば、充電変換動作および電荷転送動作は
第３図に示した従来例の場合と同じであるが、ここでは
光電変換部１を構成するｎ型不純物層３を所要の深さに
形成するとともに、その上層部にｎ゛型型部濃度層５形
成してその不純物濃度を高めているので、ポテンシャル
井戸の最深部が基板表面近くに位置することになり、空
乏層の容量が増加し、従来と比較して飽和出力電圧が向
上する。また、ｎ型不純物層３は従来と同様の深さに形
成しているため、不純物層よりも深い位置に到達した入
射光による光電変換電荷を信号電荷として捕らえること
も可能である。
第３図に示した従来例の場合と同じであるが、ここでは
光電変換部１を構成するｎ型不純物層３を所要の深さに
形成するとともに、その上層部にｎ゛型型部濃度層５形
成してその不純物濃度を高めているので、ポテンシャル
井戸の最深部が基板表面近くに位置することになり、空
乏層の容量が増加し、従来と比較して飽和出力電圧が向
上する。また、ｎ型不純物層３は従来と同様の深さに形
成しているため、不純物層よりも深い位置に到達した入
射光による光電変換電荷を信号電荷として捕らえること
も可能である。
以上説明したように本発明は、光電変換部を構成する不
純物層を、下層の中濃度層と、上層の高濃度層とで２層
に構成しているので、基板内深くで光電変換される入射
光に対する感度特性を犠牲にすることなく、光電変換部
における信号電荷の蓄積容量を増加させることができる
。これにより、所要の分光感度特性を保ちながら、飽和
出力電圧を向上させることができる効果がある。
純物層を、下層の中濃度層と、上層の高濃度層とで２層
に構成しているので、基板内深くで光電変換される入射
光に対する感度特性を犠牲にすることなく、光電変換部
における信号電荷の蓄積容量を増加させることができる
。これにより、所要の分光感度特性を保ちながら、飽和
出力電圧を向上させることができる効果がある。
第１図は本発明の一実施例の縦断面図、第２図（ａ）お
よび（ｂ）は第１図の構造を製造する工程の一部を示す
縦断面図、第３図は従来の固体撮像素子の縦断面図、第
４図はＣＣＤの動作を説明するためのポテンシャル図で
ある。 １・・・光電変換部、２・・・ｐ型シリコン基板、３・
・・ｎ型不純物層、４・・・ｎ型中濃度層、５・・・ｎ
゛型高濃度層、６・・・Ｐ゛型不純物層、７・・・ｐ”
型チャネルストッパ層、８・・・電荷転送部、９・・・
ｎ−型不純物層、１０・・・絶縁膜、１１・・・トラン
スファゲート電極、１２・・・ＣＣＤレジスタ電極。 （ａ） 第２図 （ｂ） ｐ
よび（ｂ）は第１図の構造を製造する工程の一部を示す
縦断面図、第３図は従来の固体撮像素子の縦断面図、第
４図はＣＣＤの動作を説明するためのポテンシャル図で
ある。 １・・・光電変換部、２・・・ｐ型シリコン基板、３・
・・ｎ型不純物層、４・・・ｎ型中濃度層、５・・・ｎ
゛型高濃度層、６・・・Ｐ゛型不純物層、７・・・ｐ”
型チャネルストッパ層、８・・・電荷転送部、９・・・
ｎ−型不純物層、１０・・・絶縁膜、１１・・・トラン
スファゲート電極、１２・・・ＣＣＤレジスタ電極。 （ａ） 第２図 （ｂ） ｐ
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基板に逆導電型の不純物層を形成
し、かつこの不純物の表面部に一導電型の不純物層を形
成した光電変換部と、この光電変換部とトランスファー
ゲート電極を介して結合される電荷転送部とを備える固
体撮像素子において、前記光電変換部の逆導電型の不純
物層を、下層の中濃度層と、上層の高濃度層とで２層に
構成したことを特徴とする固体撮像素子。 ２、上層の高濃度層は、電荷転送部に設けた埋込チャネ
ルＣＣＤ部としての逆導電型の不純物層と同じ深さに形
成してなる特許請求の範囲第１項記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189822A JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189822A JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475383A true JPH0475383A (ja) | 1992-03-10 |
| JP2964571B2 JP2964571B2 (ja) | 1999-10-18 |
Family
ID=16247790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2189822A Expired - Fee Related JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964571B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260369A (ja) * | 1991-02-15 | 1992-09-16 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JPH08288496A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 固体撮像装置およびその製造方法 |
| US6517213B1 (en) | 1997-03-31 | 2003-02-11 | Idec Izumi Corporation | Indicator device and illumination device |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008252123A (ja) * | 2008-06-18 | 2008-10-16 | Canon Inc | 固体撮像装置 |
| JP2013531879A (ja) * | 2010-05-18 | 2013-08-08 | ウードゥヴェ セミコンダクターズ | 非対称ゲート式マトリクス電荷転送イメージ・センサ |
-
1990
- 1990-07-18 JP JP2189822A patent/JP2964571B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260369A (ja) * | 1991-02-15 | 1992-09-16 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JPH08288496A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 固体撮像装置およびその製造方法 |
| US6517213B1 (en) | 1997-03-31 | 2003-02-11 | Idec Izumi Corporation | Indicator device and illumination device |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008252123A (ja) * | 2008-06-18 | 2008-10-16 | Canon Inc | 固体撮像装置 |
| JP2013531879A (ja) * | 2010-05-18 | 2013-08-08 | ウードゥヴェ セミコンダクターズ | 非対称ゲート式マトリクス電荷転送イメージ・センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964571B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11342367B2 (en) | Photosensitive detector, imaging sensor chip formed using the photosentive detector, and detection method | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0578191B2 (ja) | ||
| JPH0475383A (ja) | 固体撮像素子 | |
| JPH0964329A (ja) | 固体撮像素子 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JPH03273679A (ja) | 固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPS6351545B2 (ja) | ||
| JPH05211322A (ja) | 固体撮像素子 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JPH05190828A (ja) | 固体撮像素子 | |
| JP2576813B2 (ja) | 縦形オーバーフローイメージセンサーの製造方法 | |
| JP2897284B2 (ja) | 固体撮像素子 | |
| KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 | |
| JPH0424872B2 (ja) | ||
| JPS62296552A (ja) | 固体撮像装置の製造方法 | |
| JP2671151B2 (ja) | 半導体装置 | |
| JP2004356157A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH0794701A (ja) | 固体撮像装置 | |
| JPS6262067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |