JP2018056589A

JP2018056589A - 撮像素子および撮像装置

Info

Publication number: JP2018056589A
Application number: JP2017237793A
Authority: JP
Inventors: 丸山　俊介; Shunsuke Maruyama; 俊介丸山; 戸田　淳; Atsushi Toda; 淳戸田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2017-12-12
Filing date: 2017-12-12
Publication date: 2018-04-05
Anticipated expiration: 2033-08-15
Also published as: JP6540780B2

Abstract

【課題】短波長成分の感度の低下およびばらつきを低減することが可能な撮像素子およびこれを備えた撮像装置を提供する。【解決手段】本開示の一実施形態の撮像素子は、半導体基板と、半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備え、光電変換部は、第１領域と、第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、第１領域と第２領域とは、半導体基板側からこの順に繰り返し積層されている。【選択図】図１

Description

本開示は、カルコパイライト系化合物を含む光電変換部を有する撮像素子およびこれを備えた撮像装置に関する。

ＣＣＤ（Charge Coupled Device）イメージセンサおよびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置では、光電変換部を備えた固体撮像素子（撮像素子）が画素ごとに配置されている。撮像素子の光電変換部は、例えばシリコン（Ｓｉ）等の半導体材料によって構成されているが、その表面には結晶構造が途切れることによる結晶欠陥やダングリングボンドが存在している。この結晶欠陥やダングリングボンドは、光電変換部に生じた電子−正孔対の再結合による消滅や暗電流の発生の原因となる。特に、波長の短い光は光電変換部の表面近傍で吸収されて電子−正孔対を発生させるためその影響は大きく、短波長光の感度の低下をまねいていた。

一方、暗電流の発生は、光電変換部表面の結晶欠陥やダングリングボンドの存在の他に、空乏層が光電変換部の表面界面まで広がることによって起こる。空乏層は、例えばＳｉではイオン注入（ion implantation）を行うことによって制御することができる。このため、例えばＳｉを用いた固体撮像素子では、光電変換部に、イオン注入によってｐ型およびｎ型の不純物濃度を制御した埋め込み型のフォトダイオード（Photo Diode）が用いられている。この他、例えば特許文献１の光電変換素子では、光電変換部を構成するＳｉ層の表面にＳｉよりも禁制帯幅（バンドギャップ）の広い材料からなる層を形成することにより、光電変換部の表面での電子−正孔対の発生を抑制している。

また、撮像装置は小型化および高感度化に加えて高画質化が求められている。高画質化には暗電流の発生を低減する必要があり、例えば特許文献２の固体撮像装置では、シリコン基板上に光電変換膜としてカルコパイライト系化合物半導体を用いることによって暗電流を低減させて感度を高めている。

特開２０１２−１２９２５０号公報特開２０１２−４４４３号公報

カルコパイライト系化合物半導体は、非常に高い光吸収特性を有する。但し、カルコパイライト系化合物半導体はイオン注入による空乏層の制御が難しい。このため、埋め込み型のフォトダイオードを形成する場合には、最表面で光電変換した短波長成分が再結合等により信号として寄与しなくなり、他の波長光と比較して短波長光（例えば、青色光）の感度が低くなるという問題があった。また、製造ごとに感度がばらつきやすいという問題があった。

本技術はかかる問題点に鑑みてなされたもので、その目的は、短波長成分の感度の低下およびばらつきを低減することが可能な撮像素子およびこれを備えた撮像装置を提供することにある。

本技術の一実施形態の撮像素子は、半導体基板と、半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備えたものであり、光電変換部は、第１領域と、第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、第１領域と第２領域とは、半導体基板側からこの順に繰り返し積層されている。

本技術の一実施形態の撮像素子では、カルコパイライト系化合物を含む光電変換部が、第１領域と、第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、第１領域と第２領域とが半導体基板側からこの順に繰り返し積層されるようにした。これにより、光電変換部の表面（光入射面）近傍における短波長光の吸収が抑制される。

本技術による一実施形態の撮像装置は、上記本技術の一実施形態の撮像素子を有するものである。

本技術の一実施形態の撮像素子および一実施形態の撮像装置によれば、カルコパイライト系化合物を含む光電変換部が、第１領域と、第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、第１領域と第２領域とが半導体基板側からこの順に繰り返し積層されるようにしたので、短波長光を光入射面近傍よりも深い位置で吸収することが可能となる。よって、短波長成分の感度の低下およびばらつきを低減することができる。

本技術の一実施の形態に係る撮像素子の概略構成を表す断面図である。カルコパイライト材料についての格子定数とバンドギャップとの関係を表す特性図である。カルコパイライト材料についての格子定数とバンドギャップとの関係を表す特性図である。変形例１に係る撮像素子の構成を表す断面図である。変形例２に係る撮像素子の構成を表す断面図である。変形例３に係る撮像素子の構成を表す断面図である。図１に示した撮像素子を用いた撮像装置の全体構成を表す模式図である。図７に示した撮像装置を適用した電子機器の概略構成を表す図である。

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明
は以下の順序で行う。
１．実施の形態（光電変換部の受光面に禁制帯幅の広い層（第２領域）を設けた例）
２．変形例１（光電変換部上に固定電荷膜を設けた例）
３．変形例２（光電変換部の第１領域上にＭＩＳ構造を設けた例）
４．変形例３（光電変換部上に透明電極を設けた例）
５．適用例（撮像装置）

＜実施の形態＞
（撮像素子１０の構成）
図１は、本技術の一実施の形態に係る撮像素子（撮像素子１０）の断面構成を表したものである。撮像素子１０は、例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ等の撮像装置（例えば、撮像装置１）において１つの画素（例えば、画素Ｐ）を構成するものである（いずれも、図７参照）。この撮像素子１０は裏面照射型であり、半導体基板１１の光入射面側に集光部２０および光電変換部１２が、受光面とは反対側の面（面Ｓ２）に多層配線層３１を設けた構成を有する。

本実施の形態の撮像素子１０では、例えばｎ型の半導体基板１１上にｐ型の光電変換部１２が設けられている。この光電変換部１２はカルコパイライト系化合物によって形成され、半導体基板１１側から順に互いに禁制帯幅の異なる第１領域１２Ａおよび第２領域１２Ｂが積層された構成を有する。

半導体基板１１の構成材料としては、具体的には硫化カドミウム（ＣｄＳ），硫化亜鉛（ＺｎＳ），酸化亜鉛（ＺｎＯ），水酸化亜鉛（ＺｎＯＨ），硫化インジウム（ＩｎＳ，Ｉｎ₂Ｓ₃），酸化インジウム（ＩｎＯ）および水酸化インジウム（ＩｎＯＨ）等の化合物半導体が挙げられる。この他、ｎ型またはｐ型のシリコン（Ｓｉ）を用いてもよい。

半導体基板１１の表面（面Ｓ２）近傍には光電変換部１２で発生した信号電荷を、例えば垂直信号線Ｌsig（図７参照）に転送する転送トランジスタＴｒ１が配置されている。転送トランジスタＴｒ１のゲート電極ＴＧ１は、例えば多層配線層３１に含まれている。信号電荷は、光電変換によって生じる電子および正孔のどちらであってもよいが、ここでは電子を信号電荷として読み出す場合を例に挙げて説明する。

半導体基板１１の面Ｓ２近傍には上記転送トランジスタＴｒ１と共に、例えばリセットトランジスタ、増幅トランジスタおよび選択トランジスタ等が設けられている。このようなトランジスタは例えばＭＯＳＥＦＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、各画素Ｐ毎に回路を構成する。各回路は、例えば転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタが加わった４トランジスタ構成であってもよい。転送トランジスタ以外のトランジスタは、画素間で共有することも可能である。

光電変換部１２は、上記のように禁制帯幅が互いに異なる第１領域１２Ａおよび第２領域１２Ｂが積層された構成を有する。具体的には、第２領域１２Ｂは第１領域１２Ａよりも広い禁制帯幅を有し光入射面側に設けられ、受光面（面Ｓ１）を形成している。第１領域１２Ａおよび第２領域１２Ｂは、例えばｐ型のカルコパイライト系化合物によって構成されている。

図２および図３は、カルコパイライト系化合物の格子定数と禁制帯幅との関係を表したものである。図２に示したように、様々なカルコパイライト系化合物がある。本実施の形態において用いるカルコパイライト系化合物は、半導体基板１１を構成する半導体の格子定数に近いものであることが好ましい。これにより結晶欠陥が減少し、暗電流発生が抑制される。例えばＳｉによって形成された半導体基板１１を用いる場合には、図３に示した領域Ｘ内に含まれるカルコパイライト系化合物を用いることが好ましい。例えば、銅（Ｃｕ）−アルミニウム（Ａｌ）−ガリウム（Ｇａ）−インジウム（Ｉｎ）−硫黄（Ｓ）−セレン（Ｓｅ）系の混晶からなるカルコパイライト構造の化合物半導体を用い、エピタキシャル成長させることにより結晶欠陥の少ない光電変換部１２が形成される。表１は、第１領域１２Ａおよび第２領域１２Ｂを構成するカルコパイライト系化合物の組み合わせの一例をまとめたものである。

なお、本実施の形態では、光電変換部１２の禁制帯幅は光入射面側が広くなるように段階的に変化するとしたがこれに限らない。例えば光入射面側が広くなるように連続的に変化するようにしてもよい。換言すると、第１領域１２Ａおよび第２領域１２Ｂは、図１に示したようにそれぞれが均質な組成比を有する独立した層からなる２層構造（段階的に変化する２層構造）としたがこれに限らない。例えば、第１領域の表面（半導体基板１１側）から第２領域の表面（受光面（面Ｓ１）側）にかけて組成比が連続的に変化するような層構造としてもよい。即ち、光電変換部１２を構成する半導体の受光面（裏面；面Ｓ１）側の禁制帯幅が上面（半導体基板１１側）の禁制帯幅よりも広くなるような構成であれば、面Ｓ１−Ｓ２間で禁制帯幅が多段階的に変化する３層以上の積層構造をとってもよい。あるいは、面Ｓ１−Ｓ２間で第２領域１２Ｂと第１領域１２Ａとが繰り返し（断続的に）積層された構造としてもよい。

電極１３は、光透過性を有する透明導電材料によって形成され、光電変換部１２の受光面Ｓ１側に設けられている。透明導電材料としては、例えばインジウムとスズの酸化物（ＩＴＯ），インジウム亜鉛オキシド（ＩＺＯ），酸化亜鉛（ＺｎＯ），インジウムスズ亜鉛オキシド（ＩｎＳｎＺｎＯ（α−ＩＴＺＯ）），酸化亜鉛（ＺｎＯ）とアルミニウム（Ａｌ）との合金等が挙げられる。この電極１３は、例えばグランドに接地され、正孔の蓄積による帯電を防ぐように構成されている。即ち、光電変換部１２は、下部電極として機能する半導体基板１１と、上部電極として機能する電極１３とによって挟まれた構成を有している。

電極１３上には集光部２０として、例えばオンチップレンズ２１およびカラーフィルタ２２が設けられている。

オンチップレンズ２１は、光電変換部１２に向かって光を集光させる機能を有するものである。レンズ材料としては、例えば有機材料やシリコン酸化膜（ＳｉＯ₂）等が挙げられる。裏面照射型の撮像素子１０では、オンチップレンズ２１と光電変換部１２の受光面（面Ｓ１）との距離が近くなるので、オンチップレンズ２１のＦ値に依存して生じる各色の感度のばらつきや混色が抑えられる。

カラーフィルタ２２は、オンチップレンズ２１と電極１３との間に設けられ、例えば赤色フィルタ（２２Ｒ）、緑色フィルタ（２２Ｇ）および青色フィルタ（２２Ｂ）のいずれかが画素Ｐ毎に配置されている。これらのカラーフィルタ２２は、規則的な色配列（例えばベイヤー配列）で設けられている。このようなカラーフィルタ２２を設けることにより、撮像素子１０では、その色配列に対応したカラーの受光データが得られる。なお、カラーフィルタ２２としては、赤色フィルタ（２２Ｒ）、緑色フィルタ（２２Ｇ）および青色フィルタ（２２Ｂ）の他に白色フィルタを設けてもよい。また、電極１３とカラーフィルタ２２との間には平坦化膜を設けてもよい。

多層配線層３１は、上記のように半導体基板１１の上面、面Ｓ２に接して設けられている。この多層配線層３１は層間絶縁膜３１Ｂを介して複数の配線３１Ａを有するものである。多層配線層３１は例えば、Ｓｉからなる支持基板３２に貼り合わされており、支持基板３２と半導体基板１１との間に多層配線層３１が配置される。

このような撮像素子１０は、例えば以下のようにして製造することができる。

（製造方法）
まず、各種トランジスタおよび周辺回路を備えた半導体基板１１を形成する。半導体基板１１は例えばＳｉ基板を用い、このＳｉ基板の表面（面Ｓ２）近傍に転送トランジスタＴ１等のトランジスタおよびロジック回路等の周辺回路を設ける。次いで、Ｓｉ基板の表面（面Ｓ２）側へのイオン注入により不純物半導体領域を敬し得する。具体的には、各画素Ｐに対応する位置にｎ型半導体領域を、各画素間にｐ型半導体領域を形成する。続いて、半導体基板１１の面Ｓ２上に多層配線層３１を形成する。多層配線層３１には層間絶縁膜３１Ｂを介して複数の配線３１Ａを設けたのち、この多層配線層３１に支持基板３２を貼りつける。

次いで、半導体基板１１の裏面上に光電変換部１２を形成する。具体的には、ＭＢＥ（Molecular Beam Epitaxy）法あるいはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等のエピタキシャル成長法を用いて、例えば、組成比がＣｕＩｎ_0.48Ｇａ_0.52Ｓ₂からなる第１領域１２Ａを形成する。続いて、この第１領域１２Ａ上に臨界膜厚以下（例えば０．１μｍ以下）で、ＣｕＧａＳ₂（あるいは、例えば組成比がＣｕＧａＳｅ_0.61Ｓ_0.139）の第２領域１２Ｂを形成する。

次いで、光電変換部１２上に電極１３を形成したのち、例えばベイヤー配列のカラーフィルタ２２およびオンチップレンズ２１を順に形成する。以上により撮像素子１０が完成する。

（撮像素子の動作）
このような撮像素子１０では、例えば撮像装置の画素Ｐとして、次のようにして信号電荷（電子）が取得される。撮像素子１０に、オンチップレンズ２１を介して光Ｌが入射すると、光Ｌはカラーフィルタ２２（２２Ｒ，２２Ｇ，２２Ｂ）等を通過して各画素Ｐにおける光電変換部１２で検出（吸収）され、赤，緑または青の色光が光電変換される。光電変換部１２で発生した電子−正孔対のうち電子は半導体基板１１（例えばＳｉ基板ではｎ型半導体領域）へ移動して蓄積され、正孔は電極１３へ移動し排出される。

撮像素子１０では、半導体基板１１に所定の電位ＶＬ（＞０Ｖ）が、電極１３には例えば電位ＶＬよりも低い電位ＶＵ（＜ＶＬ）がそれぞれ印加される。従って、電荷蓄積状態（リセットトランジスタ（図示せず）および転送トランジスタＴｒ１のオフ状態）では、光電変換部１２で発生した電子−正孔対のうち、電子が相対的に高電位となっている半導体基板１１のｎ型半導体領域（下部電極）に導かれる。このｎ型半導体領域から電子Ｅｇが取り出され、伝送経路を介して蓄電層（図示せず）に蓄積される。電子Ｅｇが蓄積されると、蓄電層と導通したｎ型半導体領域の電位ＶＬが変動する。この電位ＶＬの変化量が信号電位に相当する。

読み出し動作の際には、転送トランジスタＴｒ１がオン状態となり、蓄電層に蓄積された電子Ｅｇがフローティングディフュージョン（ＦＤ、図示せず）に転送される。これにより、光Ｌの受光量に基づく信号が、例えば画素トランジスタ（図示せず）を通じて垂直信号線Ｌsigに読み出される。その後、リセットトランジスタおよび転送トランジスタＴｒ１がオン状態となり、ｎ型半導体領域とＦＤとが例えば電源電圧ＶＤＤにリセットされる。

（作用・効果）
前述のように、撮像装置は小型化、高感度化および高画質化が求められているが、これらを実現するためには画素サイズを小さくする必要がある。しかしながら、画素サイズを小さくすると、各画素において十分な光量を受光することが困難となる。このため、光吸収特性の高いカルコパイライト系化合物半導体を光電変換部に用いる等によって感度を高める工夫がなされてきたが、カルコパイライト系化合物はイオン注入等による濃度調整が難しく、空乏層の幅を制御することは困難であった。このため、製造ごとの空乏層幅のばらつきが大きかった。

一方、半導体材料によって形成された光電変換部は、その表面に結晶欠陥やダングリングボンドが存在している。結晶欠陥およびダングリングボンドは光電変換部に生じた電子−正孔対の再結合による消滅を起こしやすくする。このため、光電変換部の表面近傍で吸収されやすい波長の短い光（例えば、青色光）の感度が低いという問題があった。この短波長光の感度の低さは、光電変換部をカルコパイライト系化合物で形成した撮像素子では、上述した空乏層の制御の難しさと合わせてより大きな問題であった。

これに対して、本実施の形態の撮像素子１０では、カルコパイライト系化合物によって形成された光電変換部１２の光入射面側に、光電変換部１２の反対側の面（面Ｓ２）を構成する第１領域１２Ａよりも禁制帯幅の広い第２領域１２Ｂを形成するようにした。これにより、光電変換部１２の受光面（面Ｓ１）近傍における光の吸収が抑制される。即ち、短波長の吸収が結晶欠陥およびダングリングボンドの少ない深い位置で行われるようになる。

以上のように、本実施の形態では、カルコパイライト系化合物によって構成された光電変換部１２の受光面（面Ｓ１）側に禁制帯幅の広い第２領域１２Ｂを形成するようにしたので、短波長光を光入射面近傍よりも深い位置で吸収させることが可能となる。よって、短波長成分の感度の低下およびばらつきを低減することができる。

以下、上記実施の形態の変形例（変形例１〜３）について説明する。上記実施の形態と同一の構成成分については同一符号を付してその説明を適宜省略する。

＜２．変形例１＞
図４は、上記実施の形態の変形例１に係る撮像素子（撮像素子１０Ａ）の断面構成を表したものである。この撮像素子１０Ａでは、光電変換部１２上に固定電荷膜１４（および保護膜１５）を形成した点が上記実施の形態とは異なる。この点を除き、撮像素子１０Ａは撮像素子１０と同様の構成を有し、その作用および効果も同様である。

固定電荷膜１４は、光電変換部１２と集光部２０との界面に電荷（ここでは、正孔）を固定するためのものである。固定電荷膜１４の材料としては、固定電荷を多く有する高誘電材料を用いることが好ましい。具体的には、例えば酸化ハフニウム（ＨｆＯ₂）、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）、酸化ジルコニウム（ＺｒＯ₂）、酸化チタン（ＴｉＯ₂）、酸化マグネシウム（ＭｇＯ₂）、酸化ランタン（Ｌａ₂Ｏ₃）、酸化プラセオジム（Ｐｒ₂Ｏ₃）、酸化セリウム（ＣｅＯ₂）、酸化ネオジム（Ｎｄ₂Ｏ₃）、酸化プロメチウム（Ｐｍ₂Ｏ₃）、酸化サマリウム（Ｓｍ₂Ｏ₃）、酸化ユウロピウム（Ｅｕ₂Ｏ₃）、酸化ガドリニウム（Ｇｄ₂Ｏ₃）、酸化テルビウム（Ｔｂ₂Ｏ₃）、酸化ジスプロシウム（Ｄｙ₂Ｏ₃）、酸化ホルミウム（Ｈｏ₂Ｏ₃）、酸化エルビウム（Ｅｒ₂Ｏ₃）、酸化ツリウム（Ｔｍ₂Ｏ₃）、酸化イッテルビウム（Ｙｂ₂Ｏ₃）、酸化ルテチウム（Ｌｕ₂Ｏ₃）、酸化イットリウム（Ｙ₂Ｏ₃）等が挙げられる。あるいは、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムまたは酸窒化アルミニウムが用いられてもよい。

固定電荷膜１４上には、例えば窒化シリコン（Ｓｉ₂Ｎ₃），酸化シリコン（ＳｉＯ₂）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成された保護膜１５を形成することが好ましい。

このように撮像素子１０Ａでは、光電変換部１２上に固定電荷膜１４を設けることにより、光電変換部１２の受光面（面Ｓ１）における電荷が固定され、暗電流の発生が抑制される。これにより、上記実施の形態における効果に加えてノイズ発生を低減できるという効果を奏する。

＜３．変形例２＞
図５は、上記実施の形態の変形例２に係る撮像素子（撮像素子１０Ｂ）の断面構成を表したものである。この撮像素子１０Ｂでは、光電変換部１２上に絶縁膜１６Ａおよび電極１６Ｂを設け、ＭＩＳ構造を形成している点が上記実施の形態とは異なる。この点を除き、撮像素子１０Ｂは撮像素子１０と同様の構成を有し、その作用および効果も同様である。

絶縁膜１６Ａは、例えば窒化シリコン（Ｓｉ₂Ｎ₃），酸化シリコン（ＳｉＯ₂）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜によって構成されている。

電極１６Ｂは、例えばＩＴＯおよびＺｎＯ等の透明導電性材料によって構成されている。なお、撮像素子１０Ｂを赤外線撮影用の撮像素子として構成する場合には透明導電性材料でなくてもよく、例えば、アルミニウム（Ａｌ），クロム（Ｃｒ），金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），銅（Ｃｕ），タングステン（Ｗ）あるいは銀（Ａｇ）等の金属元素の単体または合金等を用いてもよい。

電極１６Ｂ上には、例えば窒化シリコン（Ｓｉ₂Ｎ₃），酸化シリコン（ＳｉＯ₂）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成された保護膜１５を形成することが好ましい。

このように撮像素子１０Ｂでは、光電変換部１２の第１領域１２Ａ上にＭＩＳ構造（第２領域１２Ｂ，絶縁膜１６Ａおよび電極１６Ｂの積層構造）を形成することにより、変形例１と同様に暗電流の発生が抑制される。これにより、上記実施の形態における効果に加えてノイズ発生を低減できるという効果を奏する。

＜４．変形例３＞
図６は、上記実施の形態の変形例３に係る撮像素子（撮像素子１０Ｃ）の断面構成を表したものである。この撮像素子１０Ｃでは、光電変換部１２上に電極膜１７を形成した点が上記実施の形態とは異なる。この点を除き、撮像素子１０Ｃは撮像素子１０と同様の構成を有し、その作用および効果も同様である。

電極膜１７は、例えばＩＴＯおよびＺｎＯ等の透明導電性材料によって構成されている。

電極膜１７上には、例えば窒化シリコン（Ｓｉ₂Ｎ₃），酸化シリコン（ＳｉＯ₂）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成された保護膜１５を形成することが好ましい。

このように撮像素子１０Ｃでは、光電変換部１２上に電極膜１７を形成することにより、光電変換部１２の表面（受光面（面Ｓ１））に蓄積される余剰電荷（ここでは正孔）を裏面（光入射面）側から逃がすことができる。これにより、光電変換した電子の再結合を抑制することが可能となる。よって、上記実施の形態における効果に加えて量子効率が向上するという効果を奏する。

＜５．適用例＞
図７は上記実施の形態および変形例で説明した撮像素子（撮像素子１０，１０Ａ，１０Ｂ，１０Ｃ）を各画素に用いた電子機器（撮像装置１）の全体構成を表している。この撮像装置１はＣＭＯＳイメージセンサであり、半導体基板１１上の中央部に撮像エリアとしての画素部１ａを有している。画素部１ａの周辺領域には、例えば行走査部１３１、システム制御部１３２、水平選択部１３３および列走査部１３４を含む周辺回路部１３０が設けられている。

画素部１ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０，１０Ａ，１０Ｂに相当）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものであり、その一端は行走査部１３１の各行に対応した出力端に接続されている。

行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各画素Ｐを例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通じて水平選択部１３３に供給される。水平選択部１３３は、例えば垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等により構成されている。

列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通じて伝送される各画素Ｐの信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通じて半導体基板１１の外部へ伝送される。

行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。ケーブル等により接続された他の基板にこの回路部分を設けることも可能である。

システム制御部１３２は、半導体基板１１の外部から与えられるクロックや動作モードを指令するデータ等を受け取ると共に、撮像装置１の内部情報を出力するものである。システム制御部１３２は、これに加え、例えば各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４等の周辺回路の駆動制御を行う。

このような撮像装置１は、撮像機能を有するあらゆるタイプの電子機器に搭載でき、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話等に適用できる。図８には、その一例として、カメラ（電子機器２）の概略構成を示す。電子機器２は、例えば静止画または動画を撮影可能なビデオカメラであり、撮像装置１、光学系（光学レンズ）３１０、シャッタ装置３１１、信号処理部３１２および駆動部３１３を有している。

光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへと導くものである。光学系３１０は複数の光学レンズを含んでいてもよい。シャッタ装置３１１は撮像装置１への光照射期間および遮光期間を制御し、駆動部３１３は、このシャッタ装置３１１のシャッタ動作および撮像装置１の転送動作を制御する。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、例えばメモリ等の記憶媒体に記憶されるか、あるいはモニタ等に出力されるようになっている。

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では半導体基板１１の裏面（光入射面）側に光電変換部１２を形成した例を示したが、光電変換部１２は半導体基板１１の表面側、即ち半導体基板１１と多層配線層３１との間に配設してもよい。なお、この場合も、広い禁制帯幅を有する第２領域１２Ｂは光入射面側に設けることが好ましい。

また、上記実施の形態等においては、裏面照射型の撮像素子１０，１０Ａ，１０Ｂ，１０Ｃの構成を例示したが、表面照射型に適用させることも可能である。

更に、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また、他の構成要素を備えていてもよい。

なお、本技術は以下の様な構成をとることも可能である。
（１）
半導体基板と、
前記半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備え、
前記光電変換部は、第１領域と、前記第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、
前記第１領域と前記第２領域とは、前記半導体基板側からこの順に繰り返し積層されている
撮像素子。
（２）
前記第１領域および前記第２領域は、それぞれ、
前記第１領域がＣｕＩｎＳｅ₂からなる場合には、前記第２領域はＣｕＩｎｘＧａ_1-xＳｅ₂もしくは、ＣｕＧａＳｅ₂からなり、前記第１領域がＣｕＩｎ_xＧａ_1-xＳｅ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＣｕＧａＳｅ₂からなり、前記第１領域がＣｕＩｎＳｅ₂からなる場合には、前記第２領域はＣｕＩｎＳｅ_yＳ_2-yもしくは、ＣｕＩｎＳ₂からなり、前記第１領域がＣｕＩｎＳｅ_yＳ_2-yからなる場合には、前記第２領域はＳリッチもしくは、ＣｕＩｎＳ₂からなり、前記第１領域がＣｕＩｎＳ₂からなる場合には、前記第２領域はＣｕＩｎ_xＧａ_1-xＳ₂もしくは、ＣｕＧａＳ₂からなり、前記第１領域がＣｕＩｎ_xＧａ_1-xＳ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＣｕＧａＳ₂からなり、前記第１領域がＣｕＧａＳ₂からなる場合には、前記第２領域はＣｕＧａ_xＡｌ_1-xＳ₂もしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＧａ_xＡｌ_1-xＳ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＧａＳｅ₂からなる場合には、前記第２領域はＣｕＧａ_xＡｌ_1-xＳｅ₂もしくは、ＣｕＡｌＳｅ₂からなり、前記第１領域がＣｕＧａ_xＡｌ_1-xＳｅ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＣｕＡｌＳｅ₂からなり、前記第１領域がＣｕＡｌＳｅ₂からなる場合には、前記第２領域はＣｕＡｌＳｅ_yＳ_2-yもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＡｌＳｅ_yＳ_2-yからなる場合には、前記第２領域はＳリッチもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＡｇＩｎＳｅ₂からなる場合には、前記第２領域はＡｇＩｎｘＧａ_1-xＳｅ₂もしくは、ＡｇＧａＳｅ₂からなり、前記第１領域がＡｇＩｎ_xＧａ_1-xＳｅ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＡｇＧａＳｅ₂からなり、前記第１領域がＡｇＧａＳｅ₂からなる場合には、前記第２領域はＡｇＧａｘＡｌ_1-xＳｅ₂もしくは、ＡｇＡｌＳｅ₂からなり、前記第１領域がＡｇＧａ_xＡｌ_1-xＳｅ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＡｇＡｌＳｅ₂からなる（０≦ｘ≦１，０≦ｙ≦２）、前記（１）に記載の撮像素子。
（３）
前記光電変換部の光入射面側に固定電荷膜を有する、前記（１）または（２）に記載の撮像素子。
（４）
前記光電変換部の光入射面側に絶縁膜および導電膜をこの順に有する、前記（１）乃至（３）のうちのいずれかに記載の撮像素子。
（５）
前記光電変換部の光入射面側に導電膜を有する、前記（１）乃至（４）のうちのいずれかに記載の撮像素子。
（６）
前記導電膜は、透明導電性材料を含んで形成された、前記（４）または（５）に記載の撮像素子。
（７）
前記半導体基板はｎ型半導体によって構成されている、前記（１）乃至（６）のうちのいずれかに記載の撮像素子。
（８）
前記半導体基板の光入射面とは反対側に、複数の配線と絶縁膜とを含む多層配線層を有し、前記光電変換部の光入射面側にカラーフィルタおよびオンチップレンズをこの順に有する、前記（１）乃至（７）のうちのいずれかに記載の撮像素子。
（９）
撮像素子を含み、
前記撮像素子は、
半導体基板と、
前記半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備え、
前記光電変換部は、第１領域と、前記第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、
前記第１領域と前記第２領域とは、前記半導体基板側からこの順に繰り返し積層されている
撮像装置。

１…撮像装置、１０，１０Ａ〜１０Ｃ…撮像素子、１１…半導体基板、１２…光電変換部、１３…電極、２０…集光部、２１…オンチップレンズ、２２…カラーフィルタ、３１…多層配線層、３２…支持基板。

Claims

半導体基板と、
前記半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備え、
前記光電変換部は、第１領域と、前記第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、
前記第１領域と前記第２領域とは、前記半導体基板側からこの順に繰り返し積層されている
撮像素子。
前記第１領域および前記第２領域は、それぞれ、
前記第１領域がＣｕＩｎＳｅ₂からなる場合には、前記第２領域はＣｕＩｎｘＧａ_1-xＳｅ₂もしくは、ＣｕＧａＳｅ₂からなり、前記第１領域がＣｕＩｎ_xＧａ_1-xＳｅ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＣｕＧａＳｅ₂からなり、前記第１領域がＣｕＩｎＳｅ₂からなる場合には、前記第２領域はＣｕＩｎＳｅ_yＳ_2-yもしくは、ＣｕＩｎＳ₂からなり、前記第１領域がＣｕＩｎＳｅ_yＳ_2-yからなる場合には、前記第２領域はＳリッチもしくは、ＣｕＩｎＳ₂からなり、前記第１領域がＣｕＩｎＳ₂からなる場合には、前記第２領域はＣｕＩｎ_xＧａ_1-xＳ₂もしくは、ＣｕＧａＳ₂からなり、前記第１領域がＣｕＩｎ_xＧａ_1-xＳ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＣｕＧａＳ₂からなり、前記第１領域がＣｕＧａＳ₂からなる場合には、前記第２領域はＣｕＧａ_xＡｌ_1-xＳ₂もしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＧａ_xＡｌ_1-xＳ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＧａＳｅ₂からなる場合には、前記第２領域はＣｕＧａ_xＡｌ_1-xＳｅ₂もしくは、ＣｕＡｌＳｅ₂からなり、前記第１領域がＣｕＧａ_xＡｌ_1-xＳｅ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＣｕＡｌＳｅ₂からなり、前記第１領域がＣｕＡｌＳｅ₂からなる場合には、前記第２領域はＣｕＡｌＳｅ_yＳ_2-yもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＣｕＡｌＳｅ_yＳ_2-yからなる場合には、前記第２領域はＳリッチもしくは、ＣｕＡｌＳ₂からなり、前記第１領域がＡｇＩｎＳｅ₂からなる場合には、前記第２領域はＡｇＩｎｘＧａ_1-xＳｅ₂もしくは、ＡｇＧａＳｅ₂からなり、前記第１領域がＡｇＩｎ_xＧａ_1-xＳｅ₂からなる場合には、前記第２領域はＧａリッチもしくは、ＡｇＧａＳｅ₂からなり、前記第１領域がＡｇＧａＳｅ₂からなる場合には、前記第２領域はＡｇＧａｘＡｌ_1-xＳｅ₂もしくは、ＡｇＡｌＳｅ₂からなり、前記第１領域がＡｇＧａ_xＡｌ_1-xＳｅ₂からなる場合には、前記第２領域はＡｌリッチもしくは、ＡｇＡｌＳｅ₂からなる（０≦ｘ≦１，０≦ｙ≦２）、請求項１に記載の撮像素子。
前記光電変換部の光入射面側に固定電荷膜を有する、請求項１に記載の撮像素子。
前記光電変換部の光入射面側に絶縁膜および導電膜をこの順に有する、請求項１に記載の撮像素子。
前記光電変換部の光入射面側に導電膜を有する、請求項１に記載の撮像素子。
前記導電膜は、透明導電性材料を含んで形成された、請求項４に記載の撮像素子。
前記半導体基板はｎ型半導体によって構成されている、請求項１に記載の撮像素子。
前記半導体基板の光入射面とは反対側に、複数の配線と絶縁膜とを含む多層配線層を有し、前記光電変換部の光入射面側にカラーフィルタおよびオンチップレンズをこの順に有する、請求項１に記載の撮像素子。
撮像素子を含み、
前記撮像素子は、
半導体基板と、
前記半導体基板の光入射面側にカルコパイライト系化合物を含む光電変換部とを備え、
前記光電変換部は、第１領域と、前記第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とから構成され、
前記第１領域と前記第２領域とは、前記半導体基板側からこの順に繰り返し積層されている
撮像装置。