KR100641564B1 - 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 - Google Patents

이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 Download PDF

Info

Publication number
KR100641564B1
KR100641564B1 KR1020040116885A KR20040116885A KR100641564B1 KR 100641564 B1 KR100641564 B1 KR 100641564B1 KR 1020040116885 A KR1020040116885 A KR 1020040116885A KR 20040116885 A KR20040116885 A KR 20040116885A KR 100641564 B1 KR100641564 B1 KR 100641564B1
Authority
KR
South Korea
Prior art keywords
conductive film
anisotropic conductive
chip
package
chip size
Prior art date
Application number
KR1020040116885A
Other languages
English (en)
Other versions
KR20060078177A (ko
Inventor
석장현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040116885A priority Critical patent/KR100641564B1/ko
Publication of KR20060078177A publication Critical patent/KR20060078177A/ko
Application granted granted Critical
Publication of KR100641564B1 publication Critical patent/KR100641564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 관한 것으로, 보다 자세하게는 기판에 비등방성전도성 필름을 접착하여 금속 패드와 배선공정하여 전기적 연결 거리를 최소화함으로써 공정 단축, 소자 특성 향상 및 소형화가 가능한 웨이퍼 레벨의 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 관한 것이다.
본 발명의 상기 목적은 반도체 칩 패키지 제조방법에 있어서, 패턴이 형성된 기판에 이방성 전도성 필름을 접착하는 단계; 상기 이방성 전도성 필름 상부의 웨이퍼 레벨에 범프를 형성하는 단계; 상기 가공이 완료된 웨이퍼를 칩으로 분리하기 위해 절단하는 단계; 상기 분리된 칩을 기판에 열압착 방식으로 접착하는 단계 및 상기 칩에 배선 공정을 실행하는 단계를 포함하는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 의해 달성된다.
따라서, 본 발명의 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법은 칩을 부착하는 단계와 와이어 본딩하는 단계가 필요 없으므로 제조 단가가 저렴하고, 패키지 두께를 줄일 수 있어 실장 공간을 최소화할 수 있는 효과가 있다.
관통전극, 웨이퍼 레벨 패키지(WLP), 칩 스케일 패키지(CSP)

Description

이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법{Method for fabricating chip size package using anisotropic conductive film}
도 1은 종래의 BGA 패키지의 단면도.
도 2는 본 발명에 의한 BGA 패키지의 단면도.
본 발명은 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 관한 것으로, 보다 자세하게는 기판에 비등방성 전도성 필름을 접착하여 금속 패드와 배선공정하여 전기적 연결 거리를 최소화함으로써 공정 단축, 소자 특성 향상 및 소형화가 가능한 웨이퍼 레벨의 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 관한 것이다.
일반적으로 다이오드, 트랜지스터 등의 반도체 소자로 구성되는 집적회로(IC: Integrated Circuit)는 패키지를 형성하여 인쇄회로기판 상에 실장된다. 이러한 반도체 소자의 패키지는 제품의 소형화 추세에 맞춰 점차 소형화되고 있다. 1990년대 전반에 출현한 볼 그리드 어레이(Ball Grid Array, 이하 BGA)라는 패키지는 현재 다기능, 고성능을 특징으로 하는 전자기기에 많이 사용되고 있다.
도 1은 이러한 BGA 패키지의 구성을 나타낸 단면도이다.
도 1에 도시된 바와 같이, 기판(100)은 칩 패드(미도시)와 에폭시 접착제(110)를 매개로 칩(120)과 부착되어 있다. 상기 기판(100)과 칩(120)을 전기적으로 연결하기 위해 기판 상의 본딩 패드(미도시)와 칩 상의 칩 패드(미도시)를 연결하는 와이어 본딩(130)이 있고 상기 와이어 본딩(130)을 보호하기 위해 에폭시 몰딩 화합물(140)로 봉지되어 있다. 또한 기판의 바닥면에 형성된 솔더볼(150)을 통해 최종 제품의 인쇄회로기판(PCB: Printed Circuit Board)에 칩 패키지를 기계 및 전기적으로 고정시킨다.
상기 도 1과 같이 종래의 BGA 패키지를 형성하기 위해서는 웨이퍼 배면을 연마하는 단계, 웨이퍼를 칩별로 절단(sawing)하는 단계, 칩을 부착하는 단계, 와이어 본딩하는 단계, 몰딩하는 단계, 솔더볼을 부착한 후 리플로우 공정을 포함하는 일련의 공정을 거쳐 패키지로 완성한 후 인쇄회로기판 상에 고정되게 된다.
이러한 BGA 칩 패키지는 와이어 본딩을 통해 기판과 칩을 연결하기 때문에 그 구조상 패키지의 소형화에는 한계가 있으며 제조 공정이 복잡하고 환경오염 물질인 에폭시 몰딩 화합물을 사용함으로 인해 친환경적이지 못하다. 또한, 웨이퍼를 칩별로 절단한 후 패키지를 구성하였다.
그러나 웨이퍼를 개별 칩으로 절단하기 전에 집적회로 패키지를 형성하는 웨이퍼 레벨 패키지(WLP: Wafer Level Package) 기술이 등장하였고 이러한 방식은 칩 패키지의 대량 생산을 용이하게 하고 웨이퍼 상에서 행렬 형태로 배열되는 여러 개의 칩 패키지를 한번에 모두 제조하여 테스트할 수 있게 되어 집적회로 칩의 패키지 공정과 테스트 공정에서 시간과 비용을 모두 절감시킬 수 있게 되었다.
우드(Wood) 등의 미합중국 특허 제5,851,845호는 복수의 다이를 포함하는 웨이퍼의 후면을 연마하거나 에칭함으로써 얇게 한 후 얇아진 웨이퍼를 기판에 부착하여 절단함으로써 반도체 패키지를 형성하는 웨이퍼 레벨 패키지 제조 방법을 개시하고 있고, 상후동(Sang Hoo Dhong) 등의 미합중국 특허 제6,221,769호는 실리콘 기판을 관통하는 관통홀을 기계적인 방법으로 형성한 후 그 관통홀을 통해 칩 패드와 연결하는 패키지 제조 방법을 개시하고 있으며, 대한민국 공개특허공보 제2003-56174호는 칩의 일면에 도전층을 형성하고 도전성 비아홀이 형성된 기판을 인쇄회로기판과 칩 사이에 부착하여 와이어 본딩이 필요없는 웨이퍼 레벨 칩 스케일 패키지(CSP: Chip Scale Package) 및 그 제조방법을 개시하고 있다.
이러한 WLP 방식에서는 기존의 패키지에서의 칩과 패키지 사이의 접속기술(와이어 본딩, TAB, 플립칩 본딩 등) 대신에 다이싱하기 전에 플립칩(flip chip)과 같은 원리로 반도체 전(前)공정의 배선기술을 사용하여 칩 패드와 외부 단자를 결선하는 방법이 기본이다.
그러나 이러한 결선 방법은 그 공정이 복잡할 뿐만 아니라 대개의 경우 추가적인 기판을 칩과 인쇄회로기판 사이에 개재하기 때문에 그 두께가 얇아지는데 한계가 있으며 칩의 신뢰성이 저하되는 문제가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기판에 이방성 전도성 필름을 접착하여 금속 패드와 배선공정하여 전기적 연결 거리를 최소화함으로써 소자의 동작 특성을 향상시키고, 공정 단축, 소형화 및 박형화가 가능한 웨이퍼 레벨의 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 칩 패키지 제조방법에 있어서, 패턴이 형성된 기판에 이방성 전도성 필름을 접착하는 단계; 상기 이방성 전도성 필름 상부의 웨이퍼 레벨에 범프를 형성하는 단계; 상기 가공이 완료된 웨이퍼를 칩으로 분리하기 위해 절단하는 단계; 상기 분리된 칩을 기판에 열압착 방식으로 접착하는 단계 및 상기 칩에 배선 공정을 실행하는 단계를 포함하는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2는 본 발명에 의한 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법의 단면도이다. 먼저 패턴이 형성된 기판(200) 상부에 이방성 전도성 필름(210)을 접착한다.
다음 상기 이방성 전도성 필름(210) 상부의 웨이퍼 레벨에 범프(220)를 형성한다. 상기 범프(220)는 웨이퍼의 최종 금속인 알루미늄 본드 패드에 형성되며 전도성 물질로 최종적으로 형성된 패키지의 외부와 전기적인 연결을 도와준다.
상기 전도성 물질로는 전기도금이 가능한 모든 금속 예를 들어, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 텅스텐(W) 및 크롬(Cr) 등과 같은 전도성 금속 및 그 합금이면 무엇이든 가능하다. 상기 범프(220)를 형성하는 방법으로는 스크린 프린팅(Screen printing) 방법을 통해 형성하거나, 금 와이어로 이루어진 스터드 범프(Stud bump)를 형성하거나, 은 페이스트로 이루어지는 방법 중 무엇이든 가능하다.
다음 상기 공정과 웨이퍼 가공이 완료된 실리콘 웨이퍼를 각각의 칩으로 분리하기 위해 절단하고, 칩(230)을 기판에 열압착 방식으로 접착시킨다. 이후 상기 칩(230)에 배선 공정을 실행하여 외부와 전기적 연결을 가능하게 해준다.
이후 몰딩 단계를 진행하여 에폭시 몰딩 화합물(250)로 봉지한 후 상기 칩(230)과 외부 회로와의 전기적 연결을 위한 솔더 볼(240)을 형성한다. 상기 솔더 볼(240)은 전도성 물질이면 무엇이든 가능하나 구리, 금 또는 주석계의 전도성 금속이 바람직하다.
마지막으로, 도면에 도시되지 않았으나 후속 공정을 진행하여 웨이퍼 레벨 패키지를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법은 칩을 부착하는 단계와 와이어 본딩하는 단계가 필요 없으므로 제조 단가가 저렴하고, 패키지 두께를 줄일 수 있어 실장 공간을 최소화할 수 있는 효과가 있다.

Claims (5)

  1. 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법에 있어서,
    패턴이 형성된 기판에 이방성 전도성 필름을 접착하는 단계;
    상기 이방성 전도성 필름 상부의 웨이퍼 레벨에 범프를 형성하는 단계;
    가공이 완료된 웨이퍼를 칩으로 분리하기 위해 절단하는 단계;
    상기 분리된 칩을 기판에 열압착 방식으로 접착하는 단계; 및
    상기 칩에 배선 공정을 실행하는 단계
    를 포함하는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법.
  2. 제 1 항에 있어서,
    상기 범프는 스크린 프린팅 방법을 통해 형성하는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법.
  3. 제 1 항에 있어서,
    상기 범프는 은 페이스트로 이루어지는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법.
  4. 제 1항에 있어서,
    상기 범프는 금 와이어로 이루어진 스터드 범프임을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법.
  5. 제 1항에 있어서,
    상기 범프는 전도성 금속을 이용하여 전기 도금의 방법을 통해 형성하는 것을 특징으로 하는 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법.
KR1020040116885A 2004-12-30 2004-12-30 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 KR100641564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116885A KR100641564B1 (ko) 2004-12-30 2004-12-30 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116885A KR100641564B1 (ko) 2004-12-30 2004-12-30 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20060078177A KR20060078177A (ko) 2006-07-05
KR100641564B1 true KR100641564B1 (ko) 2006-10-31

Family

ID=37170119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116885A KR100641564B1 (ko) 2004-12-30 2004-12-30 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100641564B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973268B1 (ko) 2008-03-07 2010-07-30 주식회사 하이닉스반도체 인쇄회로기판 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154555A (ja) 1997-08-06 1999-02-26 Hitachi Ltd 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム
JP2002134558A (ja) 2000-10-25 2002-05-10 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154555A (ja) 1997-08-06 1999-02-26 Hitachi Ltd 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム
JP2002134558A (ja) 2000-10-25 2002-05-10 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973268B1 (ko) 2008-03-07 2010-07-30 주식회사 하이닉스반도체 인쇄회로기판 및 그의 제조방법
US8530754B2 (en) 2008-03-07 2013-09-10 Hynix Semiconductor Inc. Printed circuit board having adaptable wiring lines and method for manufacturing the same

Also Published As

Publication number Publication date
KR20060078177A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
US7205178B2 (en) Land grid array packaged device and method of forming same
US7335986B1 (en) Wafer level chip scale package
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US8878361B2 (en) Leadless package system having external contacts
US8501542B2 (en) Double-faced electrode package, and its manufacturing method
US9905436B2 (en) Wafer level fan-out package and method for manufacturing the same
US20180130768A1 (en) Substrate Based Fan-Out Wafer Level Packaging
KR20040004761A (ko) 웨이퍼 단계에서 집적 회로를 형성하는 방법
KR20020059851A (ko) 웨이퍼 레벨에서 형성된 집적 회로 패키지
KR100887475B1 (ko) 반도체 패키지 및 그 제조방법
US6841884B2 (en) Semiconductor device
US20090096093A1 (en) Inter-connecting structure for semiconductor package and method of the same
US20100127375A1 (en) Wafer level chip scale semiconductor packages
US20040188818A1 (en) Multi-chips module package
US20090146299A1 (en) Semiconductor package and method thereof
US6455941B1 (en) Chip scale package
US7170167B2 (en) Method for manufacturing wafer level chip scale package structure
US20070281393A1 (en) Method of forming a trace embedded package
KR100641564B1 (ko) 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법
US9397027B1 (en) Sacrificial pad on semiconductor package device and method
TWI838125B (zh) 半導體封裝及其製造方法
JP2001313362A (ja) 半導体装置
JP2002261192A (ja) ウエハレベルｃｓｐ
KR20170082848A (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee