JP2009534822A - 電子素子モジュール - Google Patents

電子素子モジュール Download PDF

Info

Publication number
JP2009534822A
JP2009534822A JP2009505850A JP2009505850A JP2009534822A JP 2009534822 A JP2009534822 A JP 2009534822A JP 2009505850 A JP2009505850 A JP 2009505850A JP 2009505850 A JP2009505850 A JP 2009505850A JP 2009534822 A JP2009534822 A JP 2009534822A
Authority
JP
Japan
Prior art keywords
circuit board
cooling device
element module
board assembly
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009505850A
Other languages
English (en)
Other versions
JP4940295B2 (ja
Inventor
マッツ リヒャルト
ズィースエッガー ベルンハルト
ヴァルター シュテフェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Original Assignee
Osram GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram GmbH filed Critical Osram GmbH
Publication of JP2009534822A publication Critical patent/JP2009534822A/ja
Application granted granted Critical
Publication of JP4940295B2 publication Critical patent/JP4940295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本発明は少なくとも１つの第１の多層回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と冷却装置（２３，３３，４３）を有する電子素子モジュールに関するものである。冷却装置（２３，３３，４３）は回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の上面と接触しており、電子素子モジュール（２３，３３，４３）の動作中に発生した廃熱を前記冷却装置（２３，３３，４３）を通して回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の配置に対して横方向に排出できるように形成されている。

Description

本発明は少なくとも１つの多層回路基板アセンブリを有する電子素子モジュールに関するものである。
背景技術
デバイス技術においては、これらの素子モジュールを一方ではさらに高性能化し、他方ではさらに小型化するために絶え間ない努力が為されている。新しい材料、プロセス技術、実装技術が、より速い動作サイクルとよりコンパクトな構造を持った電子素子を可能にする。このような小型化で生じる問題は、これらの素子モジュールの動作時に生じる廃熱を排出する際に見られる。この種の素子モジュールのコンパクトさは様々な方法で達成される。しかし、その中でも多層回路基板アセンブリが際立っている。というのも、面積を３次元に再配分することにより、通常の２次元基板を大幅に小型化することができるからである。一般に、損失熱の排出の問題は、回路基板アセンブリに使用可能な電気絶縁材料では、制限された熱伝導しか可能でないということから生じる。
損失のある電気素子を冷却するための材料上及びプロセス技術上の解決手段はとりわけパワーエレクトロニクスから公知である。例えば、ＷＯ ２００４／０４５０１６ Ａ２からは、ＬＴＣＣ（低温同時焼成セラミック）技術によりセラミック多層基板を接合することが公知である。この接合では、このセラミック基板の下に金属支持体が形成され、このセラミック基板の上面には電力素子が実装される。セラミック基板には、発生した廃熱を垂直方向に排出することができるように、金属支持体へと通じる金属製のサーマルビアが形成されている。
回路基板の開口部で電力素子を直接金属支持体上に実装することにより、別の熱結合を行うこともできる。このような実施形態はＵＳ ２００３／００６２１８５ Ａ１及びＵＳ ２００４／０２２２４３３ Ａ１から公知である。
また、例えば接着接続、はんだ接続によって、又はセラミックの焼結（同時焼成）の最中に、セラミック回路基板と金属中空体との間の接続を形成するようにしてもよい。しかし、これらの解決手段は例えば発光ダイオードなどの素子の２次元配置に対して考えられたものであり、発生した廃熱は実際には専ら金属支持体の平面に対して垂直下方にしか排出されない。
ＬＴＣＣ技術によれば、事実上無制限の層数、サーマルビア、打抜き窓が可能となるので、熱的に頑健な多層回路基板に関しては、ＬＴＣＣ技術に頼ってもよい。さらに、複数のセラミック回路基板をいわゆるボール・グリッド・アレイによって機械的及び電気的に接合して積み重ねることにより３次元モジュールを形成することも可能である。ただし、これらのモジュールでは、素子の冷却はそのままでは実現できない。
さらに、公知の素子モジュールでは、熱の排出が垂直方向に行われるため、複数の回路基板アセンブリを積層することができない。
発明の開示
したがって、本発明の課題は、コンパクトに形成でき、より良好な排熱が可能な電子素子モジュールを提供することである。
この課題は請求項１に記載された特徴を備えた電子素子モジュールにより解決される。
本発明による電子素子モジュールは少なくとも１つの多層回路基板アセンブリと冷却装置とを含んでいる。冷却装置は回路基板アセンブリの上面と接しており、とりわけできるだけ面積が大きく、電子素子モジュールの動作中に発生した廃熱を回路基板アセンブリの配置及び向きに対して横方向に冷却装置を通して排出できるように形成されている。この実施形態によれば、発生した廃熱をより良い概念設計に基づいて排出することのできる、多層回路基板アセンブリからなるコンパクトな素子モジュールが可能になる。したがって、金属支持体との接触を維持するためにバイアを形成しなければならない垂直方向の排熱だけでなく、水平方向の排熱も行われる。排熱のこのコンセプトに従えば、回路基板アセンブリは積層しやすくなり、コンパクトで、立方体状の電子素子モジュールの成形が可能になる。廃熱を多層回路基板アセンブリに対して横方向に排出することで、素子の有効かつ効率的な冷却も可能になる。回路基板アセンブリとヒートシンクの間の熱抵抗をできるだけ低く保つためには、できるだけ熱伝導率の高い材料を冷却装置の材料として使用することが好ましい。
有利には、冷却装置は回路基板アセンブリの寸法にわたって少なくとも回路基板アセンブリの側面まで横方向に延在している。これにより、効果的な排出と電子素子モジュールのハウジングとの簡単な接触が実現される。
冷却装置は少なくとも部分的にはプレート状に形成されている。これにより、電子回路基板アセンブリとの接触が比較的大面積で実現される。
有利には、冷却装置は少なくとも部分的に電子素子モジュールのハウジングの側壁として形成されている。これにより、装置を非常にコンパクトにすることができる。
少なくとも１つの多層回路基板アセンブリが少なくとも１つの絶縁層、素子層及び導電路層を有するようにしてもよい。上記諸層はその相互の配置についても個数についても変更可能である。層の並びにおいて、絶縁層が素子層に続き、素子層に導電路層が続くようにしてよい。また、導電路層を最上層とし、素子層と絶縁層がそれに続くようにしてもよい。また、素子層と導電路層の間に別の絶縁層が形成されているようにしてもよい。好ましくは、素子層又は場合により存在する別の絶縁層とは反対側の、導電路層の面に、冷却装置が配置されているものとしてよい。さらには、絶縁層にも別の冷却装置をつないでよい。こうすることで、回路基板アセンブリの両面−上面及び下面−に横方向に排熱する冷却装置がそれぞれ１つ配置されることになる。
第１の回路基板アセンブリと第２の回路基板アセンブリとの間には中間層が、とりわけ、絶縁中間層が形成されており、この中間層とは反対側の、回路基板アセンブリの表面には、それぞれ１つの冷却装置が配置されていることが好ましい。導電路層は中間層と接していることが好ましく、冷却層は絶縁層と接していると有利である。
中間層の向かい合う面にはそれぞれ１つの回路基板アセンブリが配置されている。これら回路基板アセンブリの層の配置及び個数は同じであってもよいし、異なっていてもよい。
冷却装置の縁部は回路基板アセンブリの側方で相互に接続されている、特に、伝熱性のスペーサ部材により互いに接続されていることが好ましい。この接続は好ましくは特に熱を伝導するように形成された垂直向きのスペーサ部材により為しうる。こうして、中間層の向かい合った面にそれぞれ１つの多層回路基板を有する電子素子モジュールが実現される。ここで、回路基板アセンブリの露出した表面、特に実質的に水平な表面は、少なくとも部分的にそれぞれ１つの冷却装置と接合している。冷却装置はこれらの表面に直に載っている。このように、特に冷却層である冷却装置に続いて第１の多層回路基板アセンブリを、次に中間層を、次に第２の多層回路基板アセンブリを、そしてまた冷却装置を積み重ねたサンドイッチ構造により、素子モジュールが非常にコンパクトに実現され、より良好な排熱が保証される。さらに、このようなサンドイッチ構造は任意の数だけ積み重ねることができる。
しかしながら、冷却装置と回路基板アセンブリと中間層の他の任意の積層順序もまた可能である。
冷却層を回路基板アセンブリの自由面に配置することと、とりわけ、水平な冷却装置をスペーサ部材によって垂直方向に接合することにより、冷却装置を同時に電子素子モジュールのハウジングとしても実現することが可能である。
さらにまた、中間層、特にＰＣＢ基板又はＤＣＢ基板（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｅｄ Ａｌｕｍｉｎｉｕｍ Ｎｉｔｒｉｄｅ Ｓｕｂｓｔｒａｔｅ）を、同様に排熱仕様に形成してもよい。例えば、中間層が金属コアを、とりわけアルミニウム又は銅のコアを有するようにしてよい。図示された発明では、モールドリードフレーム技術による接続を行うと特に有利である。また、冷却装置、回路基板アセンブリ及び中間層を含むいくつかの素子又はすべての素子をモールドリードフレーム技術により実施してもよい。このような実施形態では、回路基板アセンブリのすべての層が少なくとも部分的に空間的に曲がって形成されているとしてもよい。これにより、絶縁層も素子層も導電路層も空間的に曲がっているものとすることができる。これにより、任意の素子を実質的にすべての露出面にわたって冷却することができる。また、比較的厚い導電路又は金属深絞り素子、例えばアルミニウム又は銅の深絞り素子は少なくとも部分的に合成樹脂でオーバーモールドすることができるようにしてよい。この実施形態と一般化は最終的に電子素子モジュールの電流負荷と熱負荷との合計及び絶縁強度にしか依存しない。これにより、通電と冷却の統合が可能になる。さらに、回路基板アセンブリの外面は任意の冷却フィンを含むハウジングを形成しており、絶縁のためのインレーモールドを有しているが、それでも隣接する層の熱結合は実現することができる。このようなサンドイッチ構造では、ポッティングによる実施とは対照的に、回路基板アセンブリを中間層に接着させないようにすることもできる。好ましくは、冷却装置に、電気的接触のためのプラグ又はジャックとしても形成された部分を設けてもよい。
有利には、冷却装置のうちの少なくとも１つ及び／又は中間層のうちの少なくとも１つ及び／又は回路基板アセンブリのうちの少なくとも１つがモールドリードフレーム技術で形成されているようにしてもよい。
有利には、冷却装置は少なくとも部分的に金属から形成されており、有利には金属プレートとして形成されている。
冷却装置は好ましくは少なくとも部分的に第１の回路基板アセンブリと第２の回路基板アセンブリの間の中間層として配置されている。このため、２つの回路基板アセンブリの横向きの冷却が１つの冷却装置によって実現されうる。また、構造のコンパクトさもさらに改善される。
さらに別の冷却装置と接触した少なくとも１つの第３の回路基板アセンブリを設けてもよい。この場合、第１及び第２の回路基板アセンブリと接触した冷却装置は少なくとも１つのスペーサ部材により前記別の冷却装置と接続されている。
好ましくは、第３の回路基板アセンブリと第１及び第２の回路基板アセンブリの間には、電気コンタクトとして、少なくとも１つのボール・グリッド・アレイ及び／又は少なくとも１つのばねコンタクト及び／又は少なくとも１つの差込みピンが形成されている。これにより、素子が熱膨張した場合でも、確実な接触が保証される。そのおかげで、共通の中間層又は冷却装置の向かい合う面に配置されていない回路基板アセンブリの電気的接触を様々に実現しうる。製造技術に応じてできるだけ良好な電気的接触を実現することが可能である。
有利には、２つの回路基板アセンブリとの接触のために、貫通電気コンタクトが、特にバイアが冷却装置に上下に重ねて形成されている。なお、これらの電気コンタクトは冷却装置からは絶縁されている。
好ましくは、少なくとも１つの回路基板アセンブリが複数のＬＴＣＣ層を有しており、これらＬＴＣＣ層は好ましくは集積素子を有している。そのため、電子素子モジュールの３次元積層構造をコンパクトかつ立方体状に、しかも金属セラミック接合による冷却を備えた形で実現することができる。
有利には、電子素子モジュールの外部電気コンタクトのために冷却装置にはプラグインコネクタが取り付けられている。このことは、少なくとも１つの冷却装置が電子素子モジュールのハウジングの壁面を形成している場合に特に有利である。このハウジング壁面をメインのヒートシンクとしてもよい。
好ましくは、スペーサ部材は電気的な絶縁性を有するものとして形成されており、このようなスペーサ部材により接続された冷却装置は好ましくは様々な電位に置かれうる。電子素子モジュールの電気コンタクトを異なる電位にある少なくとも２つの冷却装置を介して外側へ向かって行う、ないしは形成するようにしてもよい。
少なくとも冷却装置の縁部には冷却フィンが形成されていることが好ましい。
有利には、冷却装置は横方向に延在しており、したがってスペーサ部材の位置を越えて回路基板アセンブリの側方へと延びている。このことは、垂直向きのスペーサ部材が冷却装置の縁部から回路基板アセンブリの方向へ挿入されているために、水平方向には冷却装置の自由端が形成されることを意味している。好ましくは、これらの冷却装置の縁部に冷却フィンを形成してもよい。これにより、発生した廃熱の排出がさらに改善されうる。
その他の有利な実施形態については、以下で概略図に基づいて実施例を詳しく説明することにより明らかにされる。
図面の簡単な説明
以下では、本発明の実施例を概略図に基づいて詳しく説明する。
図１は、本発明による電子素子モジュールの第１の実施例の断面図を示しており、
図２は、本発明による電子素子モジュールの第２の実施例の断面図を示しており、
図３は、本発明による電子素子モジュールの第３の実施例の断面図を示しており、
図４は、本発明による電子素子モジュールの第４の実施例の断面図を示しており、
図５は、本発明による電子素子モジュールの第５の実施例の断面図を示しており、
図６は、本発明による電子素子モジュールの第６の実施例の断面図を示しており、
図７は、本発明による電子素子モジュールの第７の実施例の断面図を示しており、
図８は、本発明による電子素子モジュールの第８の実施例の断面図を示しており、
図９は、本発明による電子素子モジュールの第９の実施例の断面図を示している。
発明の有利な実施形態
図中、同一の又は同機能の構成要素には同じ参照記号が付されている。
図１には、３つの電子素子モジュール２，３及び４を含む素子モジュールシステム１の第１の実施例の断面図が示されている。第１の電子素子モジュール２は第１の多層回路基板アセンブリ２１と第２の多層回路基板アセンブリ２２を含んでいる。この２つの回路基板アセンブリ２１と２２の間には、中間層ないし中間レイヤー２３が配置されており、実施例では金属プレートとして形成されている。この中間層２３は電子素子モジュール２を冷却するように形成されており、以下では冷却装置２３ないし冷却層と呼ばれる。この冷却装置２３は平面部分を介して直に回路基板アセンブリ２１及び２２の上面と相互に接して形成されている。この構成のおかげで、冷却装置２３と回路基板アセンブリ２１及び２２との間に、とりわけ横方向（ｘ方向）に比較的大きなコンタクト領域を形成することができるため、より良好な排熱が達成されうる。特に、この平面コンタクト領域はｘ−ｚ平面（紙面に対して垂直）内の平面領域全体にわたって延在する。
実施例では、第１の多層回路基板アセンブリ２１は互いに垂直な３つのＬＴＣＣ層２１ａ−２１ｃを有している。ＬＴＣＣ層２１ａ−２１ｃには、詳しくは図示されていない素子と導電路とが形成されている。見て分かるように、層２１ｃには集積回路２１ｄが配置されており、集積回路２１ｄは層２１ａにも層２１ｂにも形成された開口部２１ｅの中にある。図示された実施例では、冷却装置２３の向かい合う面に配置された第２の多層回路基板アセンブリ２２も同様に３つのＬＴＣＣ層２２ａ−２２ｃを含んでおり、ＬＴＣＣ層２２ａ−２２ｃもＬＴＣＣガラスセラミックスとして形成されている。ここでも、層２２ｃには集積回路２２ｄが配置されており、集積回路２２ｄは層２２ａ及び２２ｂの開口部の中にある。
図１に示されていることから分かるように、冷却装置２３は素子モジュールシステム全体のｘ方向に、すなわち横方向ないし水平方向に２つの回路基板アセンブリ２１及び２２の寸法を超えて延びている。２つの回路基板アセンブリ２１及び２２の電気的接触のために、冷却装置２３には電気接触バイア２３ａ，２３ｂ，２３ｃ及び２３ｄが形成されている。しかし、電気的接触のために設けられたこれらのバイア２３ａ−２３ｄは冷却装置２３からは電気的に絶縁されている。実施例では、冷却装置２３は図の紙面に対して垂直な平面（ｘ−ｚ平面）内でも２つの回路基板アセンブリ２１及び２２の寸法を超えて広がっている。しかしまた、冷却装置が図示された断面図において横方向（ｘ方向）に右又は左にのみ回路基板アセンブリ２１及び２２の寸法を超えて延びるようにしてもよい。
冷却装置２３のおかげで、電子素子モジュール２の動作中に発生した廃熱を横方向（ｘ方向）に外側へと、特に横方向に回路基板アセンブリ２１及び２２の脇へと導くことができる。３次元表示ならば、このような横方向の排熱はｘ−ｚ平面内において可能となる。というのも、冷却装置２３は好ましくはｚ方向（図の紙面に対して垂直）に相応して延在しているからである。
図１に示されているように、素子モジュールシステム１は第１の電子素子モジュール２の下に配置された第２の電子素子モジュール３を有しており、第２の電子素子モジュール３は第１の電子素子モジュール２と同様に形成されている。また、この素子モジュール３も２つの多層回路基板アセンブリ３１及び３２を有しており、多層回路基板アセンブリ３１及び３２は、実施例では、それぞれＬＴＣＣガラスセラミックスとして形成された３つのＬＴＣＣ層３１ａ，３１ｂ，３１ｃないし３２ａ，３２ｂ，３２ｃを含んでいる。ここでも、冷却装置２３は支持体として配置されており、回路基板アセンブリ３１及び３２は互いに向かい合う表面で冷却装置２３と接している。
ＬＴＣＣ層３１ｃないし３２ｃには、それぞれ１つの集積回路３１ｄないし３２ｄが配置されている。そのためにここでも、上に配置された層に開口部３１ｅ及び３２ｅが形成されている。冷却装置３３の向かい合う面に配置された回路基板アセンブリ３１及び３２の電気的接触のために、冷却装置３３には垂直バイア３３ａ，３３ｂ，３３ｃ及び３３ｄの形態で電気コンタクトが形成されている。また、これらのバイア３３ａ−３３ｄも金属製の冷却装置３３からは電気的に絶縁されている。
第１の電子素子モジュール２を第２の電子素子モジュール３に電気的に接続するために、図示された実施例では、いわゆるボール・グリッド・アレイ６１及び６２が形成されている。なお、ボール・グリッド・アレイ６１及び６２はＬＴＣＣ層２２ａないし３１ａの表面ないし外面２２ｆ及び３１ｆと接触している。
素子モジュールシステム１の第３の電子素子モジュール４も電子素子モジュール３及び４と同様に形成されている。第３の電子素子モジュール４はｙ方向に第２の電子素子モジュール３の下に配置されているため、金属セラミック接合による冷却のコンセプトに基づいた３次元積層構造が素子モジュールシステム１によってコンパクトな立方体状の形態で形成されている。
第３の電子素子モジュール４も中央に金属製のプレート状の冷却装置４３を含んでおり、冷却装置４３の向かい合う面には多層回路基板アセンブリ４１及び４２が形成されている。ここでも、回路基板アセンブリ４１及び４２はそれぞれ３つのＬＴＣＣガラスセラミック層４１ａ，４１ｂ，４１ｃないし４２ａ，４２ｂ，４２ｃを有している。集積回路４１ｄないし４２ｄはＬＴＣＣ層４１ｃ及び４２ｃに配置されている。そのために、上に位置する層４１ａ，４１ｂないし４２ａ，４２ｂにまた開口部４１ｅないし４２ｅが形成されている。ここでも、２つの回路基板アセンブリ４１及び４２の電気的接触のために、電気的に絶縁されたバイア４３ａ，４３ｂ，４３ｃ及び４３ｄの形態で電気コンタクトが冷却装置４３に形成されている。
２つの冷却装置３３及び４３は冷却装置２３と同じ寸法で形成されている。
冷却装置２３，３３及び４３の縁部には、冷却装置２３と３３ないし３３と４３を接続するためにそれぞれスペーサ部材５１及び５２が形成されている。それぞれのスペーサ部材５１，５２は、スリーブ部材５１ｂないし５２ｂによって包囲されたコア領域５１ａないし５２ａを有している。コア領域５１ａ，５２ａはボアとして形成されているものとしてよい。素子モジュールシステム１の素子の取り付け及び固定のためにネジ接続を行ってもよい。この場合、ネジは上記ボアの中と冷却装置２３，３３及び４３の縁部に同様に形成されている図示されたボアの中に挿入可能である。
しかし、例えばリベット接続によって接続が形成されているようにしてもよい。その場合には、コア領域５１ａ及び５２ａではリベット又はボルトが使用される。
スペーサ部材５１及び５２は熱を伝導するように形成されており、素子モジュールシステム１で発生した廃熱を横方向に排出するために配置されている。図１に示されていることから分かるように、スペーサ部材５１及び５２は実質的に冷却層２３，３３及び４３の側縁部と面が揃うようにｘ方向に位置決めされている。
第２の電子素子モジュール３も相応する層３２ａ及び４１ａの表面３２ｆ及び４１ｆに接して形成されたボール・グリッド・アレイ６３及び６４を介して第３の電子素子モジュール４と電気的に接触している。
さらに、層４２ａの外面ないし表面４２ｆには、必要に応じて別の電子素子モジュールと又は別の素子モジュールシステムとさえも接触が可能となるように、ボール・グリッド・アレイ６５及び６６の形態の電気コンタクトが設けられている。ボール・グリッド・アレイ６１−６６を用いた接触により、素子の熱不整合により生じる機械的応力、すなわち、素子が著しく異なる熱膨張係数を有するために生じる機械的応力のバランスをとることができる。
発生した廃熱は横方向に排出され、冷却装置２３，３３及び４３は回路基板アセンブリ２１，２２，３１，３２，４１及び４２の寸法を超えて形成されているため、これら回路基板アセンブリ２１，２２，３１，３２，４１及び４２の脇に配置されたスペーサ部材５１及び５２との接続により、効果的な排熱のコンセプトが実現される。またさらには、素子モジュールシステム１の全体を非常にコンパクトに形成することも可能になる。
各回路基板アセンブリ２１，２２，３１，３２，４１及び４２のセラミックＬＴＣＣ層は、その個数と配置とに関して、図１に示されている実施例とは様々に異なっていてよく、また完全に別様に配置及び設計されていてもよい。重要なことは、横方向冷却というコンセプトを実現しうるように冷却装置２３，３３及び４３が配置及び形成されていることである。
セラミックＬＴＣＣ層２１ａ−２１ｃ，２２ａ−２２ｃ，３１ａ−３１ｃ，３２ａ−３２ｃ，４１ａ−４１ｃ及び４３ａ−４３ｃは電気回路の基板として実現されている。尚ここで、電気回路は例えばシルクスクリーン印刷された導電路により形成することが可能である。回路基板アセンブリ２１，２２，３１，３２，４１，４２のそれぞれの冷却装置２３，３３及び４３への取り付けは、例えば接着接続又ははんだ接続又は焼結プロセスによって実施することができる。冷却装置２３，３３，４３の金属材料は、一方では必要とされる温度窓のために上記層のセラミックスに対して熱適合性を示すように、他方ではできるだけ高い熱伝導性を有するように、選択される又は合金もしくは複合材料として製造される。このような相互的適合の一例は、回路基板アセンブリ２１，２２，３１，３２，４１及び４２の層が既に説明したようにＬＴＣＣガラスセラミックス層として形成されており、冷却装置２３，３３及び４３が銅・モリブデン複合材料から形成されているような実施形態に見ることができる。この銅・モリブデン複合材料は好ましくは８ｐｐｍ／Ｋの熱膨張係数と２００Ｗ／ｍＫ〜３００Ｗ／ｍＫの熱伝導率を有する。この場合、熱膨張係数は使用されるＬＴＣＣセラミックスの熱膨張係数に非常に近く選んである。
図１に示されている電子素子モジュールシステム１はハウジング（図示せず）内に配置してもよい。ハウジングからの排熱のために、ハウジングと少なくとも１つの冷却装置２３，３３，４３及び／又は少なくとも１つのスペーサ部材５１，５２との間に、伝熱性コンタクトを形成してもよい。例えば、冷却装置２３，３３及び４３の縁部とスペーサ部材５１及び５２の縁部とから形成された図１の右側の垂直縁部がハウジングの内壁に接しているようにしてよい。素子モジュールシステム１はハウジングにネジ留めされていてもよい。また、素子モジュールシステム１とハウジングの間での排熱のために複数のコンタクトを形成してもよい。
図１の実施例で実現されているボール・グリッド・アレイ６１−６６の他に、バネコンタクトによって、又は、場合により生じることのある熱不整合を吸収するいわゆるデュアル・イン・ライン（ＤＬＬ）ハウジングで実現されるような差込みマルチピンによって、電気的接触を行うようにしてもよい。さらに、バネコンタクト又はマルチピンに必要な個々の平面の間の長い垂直距離（ｙ方向）は、隣り合う平面の間に大きな電位差がある場合には、電気的絶縁をより良くするためにも使用される。ボール・グリッド・アレイ６１−６６の代わりに、例えばボンディングワイヤを使用してもよい。
回路基板アセンブリ間の電圧差がさらに大きくなるような場合には、例えばカプトンから成る少なくとも１つの絶縁フィルムを生じた中間領域内に配置するようにしてよい。これは例えば図２の断面図による素子モジュールシステム１の実施形態において示されている。素子モジュールシステム１のこの実施例は図１の実施形態に対応しているので、既に図１の説明においてその詳細な実施形態が詳しく示された上位の素子の参照記号だけが示されている。
図１の実施形態とは異なり、図２の実施形態は第２の電子素子モジュール３と第３の電子素子モジュール４の間に配置された絶縁フィルム７を有している。この絶縁フィルム７は実施例ではカプトンフィルムとして形成されており、特に多層回路基板アセンブリ３２と多層回路基板アセンブリ４１の間に配置される。また、見て分かるように、この絶縁フィルム７は回路基板アセンブリ３２のＬＴＣＣ層３２ａと回路基板アセンブリ４１のＬＴＣＣ層４１ａとから離して配置されている。
さらに、フィルム７はボール・グリッド・アレイ６３及び６４又は代替的な電気接続を貫通させることができるようにパンチングないし開口部７１及び７２を有している。見て分かるように、開口部７１及び７２の寸法はボール・グリッド・アレイ６３及び６４が絶縁フィルム７から離れて配置されるように選ばれている。水平方向（ｘ方向）においては、絶縁フィルム７は回路基板アセンブリ３２及び４１の寸法を超えて延びている。
しかしまた、絶縁フィルム７がボール・グリッド・アレイ６３と６４の間においてのみ水平方向に延在するように選ばれた寸法を有するようにしてもよい。このような実施形態では、この絶縁フィルム７は回路基板アセンブリ３２と４１の間のスペースに挿入される。その場合、絶縁フィルム７が固定されずにこのスペース内に配置されるようにしてもよい。この絶縁フィルム７によって回路基板アセンブリ３２と４１の間の空隙を伸ばすことができるため、回路基板アセンブリ３２のＬＴＣＣ層から回路基板アセンブリ４１のＬＴＣＣ層への火花連絡を阻止することができる。このような絶縁フィルム７は付加的に又は代替的に回路基板アセンブリ２２と３１の間にも配置されていてよい。絶縁フィルム７はまた回路基板アセンブリ３２又は４１の一方に例えば接着により固定されていてもよい。また、絶縁フィルム７をスペーサ部材５２に固定してもよい。
図３には、複数の電子素子モジュール２，３及び４’ を含む素子モジュールシステム１の別の実施例の断面図が示されている。図１及び図２の実施例とは異なり、この実施形態では、電子素子モジュール４’はただ１つの多層回路基板アセンブリ４１’のみで形成されている。この回路基板アセンブリ４１’は最下層の冷却層として形成された冷却装置８の上に配置されている。この冷却装置８は素子モジュールシステム１全体の主要なヒートシンクとして実現されており、水平方向にも垂直方向にも冷却装置２３及び３３よりも大きな寸法を有している。下面８ａには冷却シートないし金属製冷却装置８は載置されておらず、したがって電子素子もコンポーネントも回路基板もない。とりわけ、この場合、冷却装置８は素子モジュールシステム１全体のハウジングのハウジング側壁として使用することができる。
図３に示されていることから分かるように、この冷却装置８には貫通した開口部８１が形成されており、この開口部８１の中にプラグインコネクタ装置９が取り付けられている。プラグインコネクタ装置９は開口部８１の中に固定して配置されたコネクタ部材９ａを有している。プラグ部材９ａは外部に通じており、コネクタ部材９ｂに挿入可能である。これにより外部との電気的接触が可能になる。冷却装置８に組み込まれたコネクタ部材９ａには、回路基板アセンブリ４１’’のＬＴＣＣ層４１ａ’と電気的に接続された電気コンタクト９１，９２及び９３が取り付け、特にはんだ付けされる。また、冷却装置２３及び３３に開口部を形成して、比較的大きなコネクタ部材９ａがこの開口部を通って延びることができるようにし、電子素子モジュール２及び３の相応する回路基板アセンブリへの電気的接触を可能にしてもよい。
また、冷却装置８の下面８ａに何も取り付けられていない場合には、別の冷却体への、ないしは、例えば素子モジュールシステム１の図示されていないハウジングの底部への面全体にわたる結合を行ってもよい。この場合には、ハウジングの底部が別の冷却体として使用される。
個々の平面ないし個々の電子素子モジュール２−４，２−４’’は異なる機能及び機能性をもつように形成されていてよい。つまり、例えば、比較的高い電圧と大きな電流で動作するパワーエレクトロニクス素子を制御機能（コントローラ）とディジタル素子から空間的に分離することにより、不所望の又は破壊的な相互作用を防ぐことができるようにしてよい。これは例えば図２の実施形態において実現されている。
図４の断面図には、電子素子モジュールシステム１の別の実施形態が示されている。図３の実施形態とは異なり、図４では、スペーサ部材５１及び５２は電気的に絶縁性をもつものとして形成されており、そのため冷却装置２３’及び３３’は異なる電位に置かれることが可能になっている。とりわけスリーブ部材５１ｂ及び５２ｂは電気的に絶縁性の材料から形成されている。コア領域５１ａ及び５２ａも、接続部材として導電性の部品が用いられている場合には、電気的に絶縁性の材料から形成されているか、又は少なくとも電気的に絶縁されている。このような電気的に絶縁性のスペーサ部材５１及び５２と、場合によってはさらにハウジングを用いることで、冷却装置２３’，３３’及び８’はそれぞれ回路技術的に有利な電位に置かれうる。このため、冷却装置２３’，３３’及び８’はさらに負荷への通電接続部としても役立ちうる。この場合、負荷は例えば溶接又は硬鑞付けされたケーブル１０ａ及び１０ｂを介して接続される。さらに、コネクタ接続により電気的接続を行ってもよい。この場合、冷却装置はジャック又はプラグの機能を担うように形成されているものとしてよい。
ケーブル１０ａ及び１０ｂのこのような電気的接触を可能にするために、図４の実施形態では、スペーサ部材５１及び５２がｘ方向に電子素子モジュール２，３及び４’の回路基板アセンブリの方へとスライドされる。冷却装置２３’，３３’及び８’はそれゆえに自由縁部を有している。それというのも、スペーサ部材５１及び５２は横方向においてもはや冷却装置２３’，３３’及び８’の縁部と面が揃うように配置されていないからである。
図５には、複数の電子素子モジュール２，３及び４’を含む素子モジュールシステム１の別の実施例が断面図で示されている。図４の実施形態では、スペーサ部材５１及び５２の電気的絶縁性のゆえに場合により熱抵抗の悪化が生じることがあるが、こうした熱抵抗の悪化は、図５の実施形態で実現されているような対流冷却により緩和することができる。このために、図５の実施形態では、水平向きの冷却プレートないし冷却装置２３’’，３３’’’及び８’’は水平方向（ｘ方向）においてスペーサ部材５１及び５２の位置を超えて突き出ることがない。さらには、冷却装置２３’’の延長された縁部２３ｅ及び２３ｇに冷却タブ２３ｆ及び２３ｈを付加的に形成してもよい。複数の冷却タブ３３ｆ及び３３ｈも冷却装置３３’’の延長された縁部３３ｅ及び３３ｇに同様にして形成される。同じことは冷却装置８’’においても相応して実現されており、冷却タブ８２ａ及び８３ａは水平方向に延長された縁部８２及び８３に形成されている。図示された実施例では、冷却タブ２３ｆ，２３ｈ，３３ｆ，３３ｈ，８２ａ及び８３ａは垂直方向（ｙ方向）に上を向いている。しかし、これは単なる例に過ぎず、これら冷却タブは垂直下向きにしてもよいし、又は別の向きにしてもよい。
これら冷却タブ２３ｆ，２３ｈ，３３ｆ，３３ｈ，８２ａ及び８３ａの配置により、冷却装置２３’’，３３’’及び８’’の表面積の増大が可能となり、したがって横方向ないし水平方向の排熱が改善される。
図６に示されている断面図には、素子モジュールシステム１の別の実施形態が示されている。この実施形態では、冷却装置２３’’’及び３３’’’ならびに８’’は互いに間隔を空けて配置されている。冷却装置２３’’’，３３’’’はカップ状に形成されており、例えば鋳物部品として実現されてよい。したがってこの実施形態では、スペーサ部材はそれぞれの冷却層２３’’’及び３３’’’に組み込まれている。このため、積層の際に、防塵・防沫性の多層ハウジングを形成することができる。界面にはシールリング１２ａ及び１２ｂが配置されている。これらのシールリング１２ａ及び１２ｂは例えばアルミニウム、銅、ヴァイトン、合成樹脂などから成るものとしてよい。さらには、組立て後に例えばパリレンなどの液相コーティング又は気相コーティングによるシーリングが可能であってもよい。冷却フィン２３ｆ及び２３ｈは冷却装置２３’’’の全表面にわたって形成してもよい。またこの場合、素子モジュールの取付けのために例えばネジ接続を行ってもよい。その際、ここでもネジ部材はボア（例えば図１のコア領域５１，５２ａ）の中にねじ込むことができ、対応するネジ山は冷却装置８’’に形成されているものとしてよい。
各平面からの損失熱を横方向に排出することにより、積層可能性とコンパクトな構造が達成される。個々の平面がモジュールのコア領域において電気的に貫通接触している間、熱接触は空間的に隔離されて周辺領域において行われる。この周辺領域は同時に機械的な安定化機能も担い、実際、完全なハウジングを形成する。もちろん、スペーサ部材を用いてこの構造を逆に中央に配置し、回路基板により包囲されるようにすることもできるが、その場合、ハウジング機能のような部分機能はもはや得られない。伝熱性スペーサ部材は水平な金属支持体（冷却層）にネジ止めされるようにしてよい。よって、モジュール組立て前に各平面を個別にテストすることが可能である。さらに、温度を均一にする又は能動的に低下させるために、スペーサ部材と平面とに循環冷媒を貫流させてもよい。冷媒は熱容量を高めるために例えば「ヒートパイプ」の原理に従って相転移を経るようにしてよい。
図７に示されている断面図には、電子素子モジュール２’’を有する素子モジュールシステム１の別の実施形態が示されている。電子部品モジュール２’’は第１の多層回路基板アセンブリ２１’と第２の多層回路基板アセンブリ２２’’を有している。第１の回路基板アセンブリ２１’と第２の回路基板アセンブリ２２’’の間には絶縁中間層２４がある。この中間層２４とは反対側の、回路基板アセンブリ２１’及び２２’’の表面には、それぞれ１つの冷却装置２５及び２６が配置されている。図示された実施形態において、第１の多層回路基板アセンブリ２１’は２つの絶縁層２１ａ’及び２１ｃ’、これらの中に埋め込まれた素子層２１ｂ’、ならびに導電路層２１ｄ’を含んでいる。導電路層２１ｄ’は中間層２４と隣接している。絶縁層２１ａ’及び２１ｃ’と同じく中間層２４も、両側に配置された層との電気的接触のために、図示されていない貫通コンタクトを、例えばいわゆるバイアを含んでいる。これらのバイアは、外部との接触を可能にするため、また導電路層２１ｄ’が通電を担うことができない又は担うべきでない場合に、冷却装置２５を介した通電を可能にするために、冷却装置２５の電気的接触も可能にする。
第２の回路基板アセンブリ２２’’は第１の回路基板アセンブリ２１’と同様に形成されている。また、第２の回路基板アセンブリ２２’’は２つの絶縁層２２ｂ’’及び２２ｄ’’を有しており、これら絶縁層の間に素子層２２ｃ’’が形成されている。絶縁層２２ｂ’’と中間層２４の間には導電路層２２ａ’’が形成されている。この導電路層２２ａ’’は絶縁層２２ｂ’’及び２２ｄ’’ならびに素子層２２ｃ’’とともに第２の回路基板アセンブリ２２’’に属している。下側の絶縁層２２ｄ’’には、さらに別の冷却装置２６が隣接して配置されている。
このような構造はＬＴＣＣ技術においてだけでなく、従来の技術においても実現することができる。素子層２１ｂ’及び２２ｃ’’はＳＭＤ部品又はリード部品から構成されている。冷却装置２５及び２６の側の又は冷却装置２５及び２６に隣接した絶縁層２１ａ’及び２２ｄ’は、高い熱伝導率をもつ電気的に絶縁性のポッティング材として実施されている。導電路層２１ｄ’及び２２ａ’’の側の絶縁層２１ｃ’’ないし２２ｂ’’は導電路層２１ｄ’及び２２ａ’’に塗布されたソルダレジストにより実現される。中間層２４は例えばＦＲ４材料又はＦＲ５材料からなるプリント回路基板により形成される。このプリント回路基板はフレックスボードと呼ばれる可撓性のあるプリント回路基板として実施してもよい。さらには、中間層２４、導電路層２１ｄ’及び２２ａ’’ならびに絶縁層２１ａ’，２１ｃ’ないし２２ｂ’’及び２２ｄ’’をモールドリードフレーム技術を用いて実現してもよい。
上に掲げた実施形態では、冷却装置２５及び２６の他に、中間層２４及び／又は絶縁層２１ａ’，２１ｃ’，２２ｂ’’及び２２ｄ’’のうちの１つもしくは複数が機械的な支持体として機能する、ないしは、素子モジュールシステム１の機械的な強度に寄与する。
冷却装置２５及び２６の縁部は回路基板アセンブリ２１’及び２２’’の側方で相互に接続されている、特に、伝熱性のスペーサ部材により相互に接続されていることが好ましい。この接続は好ましくは特に熱を伝導するように形成された図示されていない垂直向きのスペーサ部材により為されるものであってよい。上記の構造により、中間層２４の向かい合う面にそれぞれ１つの多層回路基板アセンブリ２１’，２２’’’を有する電子素子モジュール２’’が実現される。ここで、回路基板アセンブリ２１’及び２２’’’の露出した表面、特に実質的に水平な表面は、少なくとも部分的にそれぞれ１つの冷却装置２５，２６と接合している。冷却装置２５及び２６はこの表面の上に直接載っている。
図８に示されている断面図には、素子モジュールシステム１の別の実施形態が示されている。この実施形態は図７に示されている実施形態と同様であるが、垂直向きのスペーサ部材５１’を有している。スペーサ部材５１’はヒートシンクとして使用されると同時に、両方の冷却装置２５及び２６の冷却も可能にする。スペーサ部材５１には複数の冷却フィン５１ｃ’が形成されている。冷却フィン５１ｃ’は実質的に水平方向を向いており、回路基板アセンブリ２１’’及び２２’’とは逆の方向に延びている。
図９に示されている断面図には、素子モジュールシステム１の別の実施形態が示されている。図９に示されていることから分かるように、冷却装置２５’は冷媒のためのチャネル２５ａ’を含んでいる。冷却装置２５には、中間層２４が隣接して形成されており、その下にある導電路層２１ｄ’に対する電気的絶縁を行っている。素子層２１ｂ’の両面には、不所望の電気的接続を阻止する絶縁層２１ａ’及び２１ｃ’が配置されている。上記の層２１ａ’−２１ｄ’は回路基板アセンブリ２’’’に属するものである。図７及び８に示されている素子モジュールシステム１の実施形態とは対照的に、素子層２１ｂ’の冷却は両脇に配置された２つの冷却装置２５’及び２６’により行われる。
すべての実施形態において、冷却装置は水平方向においても異なる寸法と異なる形態を有している。特に素子モジュールシステム内にさらに電子素子を配置できるようにするため、冷却装置にも１つ又は複数の開口部を設けてよい。例えば、素子モジュールシステム１内にさらに点火トランスを配置してもよい。そうすれば、素子モジュールシステム１は例えばガス放電ランプの駆動に使用することができる。また、システム内に安定器やランプ駆動装置を配置してもよい。しかしまた、このような素子モジュールシステム１を自動車技術分野向けに形成し、例えばエンジン制御用に設計するようにしてもよい。
実施例では、例として、ＬＴＣＣ層上に集積回路が形成されている。しかし、集積回路に加えて、又は集積回路の代わりに、パワートランジスタ、抵抗器又は発光ダイオードなどの他の素子を配置してもよい。これら集積回路を冷却装置に接するＬＴＣＣ層に配置することには、上にあるＬＴＣＣ層を通る貫通コンタクトが不要であるという利点がある。さらに、この実施形態によれば、冷却装置での排熱を改善することが可能となる。これに関しては、横方向の隣接面が比較的大きいため、バイアを追加しなくても特に効果的な水平方向の排熱が可能である。というのも、回路基板アセンブリは冷却装置に直接接続されるからである。
本発明による電子素子モジュールの第１の実施例の断面図を示す。 本発明による電子素子モジュールの第２の実施例の断面図を示す。 本発明による電子素子モジュールの第３の実施例の断面図を示す。 本発明による電子素子モジュールの第４の実施例の断面図を示す。 本発明による電子素子モジュールの第５の実施例の断面図を示す。 本発明による電子素子モジュールの第６の実施例の断面図を示す。 本発明による電子素子モジュールの第７の実施例の断面図を示す。 本発明による電子素子モジュールの第８の実施例の断面図を示す。 本発明による電子素子モジュールの第９の実施例の断面図を示す。

Claims (19)

  1. 少なくとも１つの第１の多層回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と冷却装置（２３，３３，４３）を有する電子素子モジュールにおいて、前記冷却装置（２３，３３，４３）が前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の上面と接触しており、ここで、前記冷却装置（２３，３３，４３）は、前記電子素子モジュール（２３，３３，４３）の動作中に発生した廃熱を前記冷却装置（２３，３３，４３）を通して前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の配置に対して横方向に排出できるように形成されたものであることを特徴とする電子素子モジュール。
  2. 前記冷却装置（２３，３３，４３）は前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の少なくとも１つの面において前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の寸法を超えて横方向に延在している、請求項１記載の電子素子モジュール。
  3. 前記冷却装置（２３，３３，４３）は少なくとも部分的にプレート状に形成されている、請求項１又は２記載の電子素子モジュール。
  4. 前記冷却装置（２３，３３，４３；８）は少なくとも部分的に前記電子素子モジュール（２，３，４；２’；４’）のハウジングの側壁として形成されている、請求項１から３のいずれか１項記載の電子素子モジュール。
  5. 前記第１の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と第２の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）との間に、とりわけ絶縁中間層である中間層（２３，３３，４３；２４）が形成されており、該中間層（２３，３３，４３；２４）とは反対側の、前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２）の表面には、それぞれ１つの冷却装置（２３，３３，４３）が配置されている、請求項１から４のいずれか１項記載の電子素子モジュール。
  6. 前記少なくとも１つの多層回路基板アセンブリ（２１，２２；３１，３２；４１，４２；２１；２２’’）は、少なくとも１つの絶縁層（２１ａ’，２１ｃ’；２２ｂ’’，２２ｄ’’）、少なくとも１つの素子層（２１ｂ’，２２ｃ’’）及び少なくとも１つの導電路層（２１ｄ’，２２ａ’’）を有する、請求項５記載の電子素子モジュール。
  7. 前記導電路層（２１ｄ’，２２ａ’’）は前記中間層（２４）と接しており、前記冷却装置（２３，３３，４３；２５，２６；２５’，２６’）は前記絶縁層（２１ａ’，２１ｃ’；２２ｂ’’，２２ｄ’’）と接している、請求項６記載の電子素子モジュール。
  8. 前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’；８’’）の縁部は前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２；２２’；４１’）の側方でとりわけ伝熱性のスペーサ部材（５１，５１’；５２）により相互に接続されている、請求項５から７のいずれか１項記載の電子素子モジュール。
  9. 前記冷却装置（２３，３３，４３）は少なくとも部分的に金属で形成されている、請求項１から８のいずれか１項記載の電子素子モジュール。
  10. 前記冷却装置（２３，３３，４３）は少なくとも部分的に前記第１の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と第２の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）との間の中間層として配置されている、請求項１から９のいずれか１項記載の電子素子モジュール。
  11. さらに別の冷却装置（２３，３３，４３）と接触している少なくとも１つの第３の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）が配置されており、前記第１の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と前記第２の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）とに接触している冷却装置（２３，３３，４３）は少なくとも１つのスペーサ部材（５１，５２）により前記別の冷却装置（２３，３３，４３）と接続されている、請求項９記載の電子素子モジュール。
  12. 前記第３の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）と前記第１の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）又は前記第２の回路基板アセンブリ（２１，２２；３１，３２；４１，４２）との間の電気コンタクトとして、ボール・グリッド・アレイ（６１−６６）及び／又はバネコンタクト及び／又は差込ピンが形成されている、請求項１１記載の電子素子モジュール。
  13. 上下に配置された前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２；２２’；４１’）を接触させるために、前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）に貫通電気コンタクト（２３ａ−２３ｄ；３３ａ−３３ｄ；４３ａ−４３ｄ）が形成されており、該電気コンタクト（２３ａ−２３ｄ；３３ａ−３３ｄ；４３ａ−４３ｄ）は前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）から絶縁されている、請求項１０から１２のいずれか１項記載の電子素子モジュール。
  14. 少なくとも１つの回路基板アセンブリ（２１，２２；３１，３２；４１，４２；２２’；４１’）が、集積素子を備えた複数のＬＴＣＣ層（２１ａ−２１ｃ；２２ａ−２２ｃ；３１ａ−３１ｃ；３２ａ−３２ｃ；４１ａ−４１ｃ；４２ａ−４２ｃ；２２ａ’−２２ｃ’；４１ａ’−４１ｃ’）を有する、請求項１０記載の電子素子モジュール。
  15. 前記電子素子モジュール（２，３，４；２’；４’）の外部との電気的接触のために、前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）にプラグインコネクタ（９）が取り付けられている、請求項１１記載の電子素子モジュール。
  16. 前記スペーサ部材（５１，５２）は電気的絶縁性をもつように形成されており、前記スペーサ部材（５１，５２）により接続された前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）はそれぞれ異なる電位に置かれうる、請求項８又は１１記載の電子素子モジュール。
  17. 前記電子素子モジュールの外部への電気的接触はそれぞれ異なる電位に置かれた少なくとも２つの冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）を介して行われる、請求項１６記載の電子素子モジュール。
  18. 少なくとも前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）の縁部に冷却フィン（２３ｆ，２３ｈ；３３ｆ，３３ｈ；８２ａ，８３ａ）が形成されている、請求項１から１７のいずれか１項記載の電子素子モジュール。
  19. 前記回路基板アセンブリ（２１，２２；３１，３２；４１，４２；２１’，２２’；２２’’；４１’）のうちの少なくとも１つ及び／又は少なくとも１つの中間層（２４）及び／又は前記冷却装置（２３；３３；４３；２３’；２３’’；２３’’’；８；８’’）のうちの少なくとも１つはモールドリードフレーム技術により形成されている、請求項１から１８のいずれか１項記載の電子素子モジュール。
JP2009505850A 2006-04-19 2007-04-11 電子素子モジュール Expired - Fee Related JP4940295B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006018161A DE102006018161A1 (de) 2006-04-19 2006-04-19 Elektronisches Bauelementmodul
DE102006018161.1 2006-04-19
PCT/EP2007/053523 WO2007118831A2 (de) 2006-04-19 2007-04-11 Elektronisches bauelementmodul

Publications (2)

Publication Number Publication Date
JP2009534822A true JP2009534822A (ja) 2009-09-24
JP4940295B2 JP4940295B2 (ja) 2012-05-30

Family

ID=38536633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009505850A Expired - Fee Related JP4940295B2 (ja) 2006-04-19 2007-04-11 電子素子モジュール

Country Status (9)

Country Link
US (1) US8164904B2 (ja)
EP (1) EP2008305A2 (ja)
JP (1) JP4940295B2 (ja)
KR (1) KR101478518B1 (ja)
CN (1) CN101427371B (ja)
CA (1) CA2650547A1 (ja)
DE (1) DE102006018161A1 (ja)
TW (1) TW200810677A (ja)
WO (1) WO2007118831A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JPWO2011043493A1 (ja) * 2009-10-08 2013-03-04 日本電気株式会社 半導体装置
JP2013507760A (ja) * 2009-10-07 2013-03-04 バレオ・エチユード・エレクトロニク 自動車のための電力モジュール
JPWO2011065544A1 (ja) * 2009-11-27 2013-04-18 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
US11906799B2 (en) 2020-04-07 2024-02-20 Cisco Technology, Inc. Integration of power and optics through cold plates for delivery to electronic and photonic integrated circuits

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084589A1 (ja) * 2011-12-08 2013-06-13 富士電機株式会社 半導体装置および半導体装置製造方法
AT515100B1 (de) * 2013-12-20 2015-06-15 F & S Vermögensverwaltungs Gmbh Trägermodul mit Überbrückungselement für ein Halbleiterelement
JP2018098927A (ja) * 2016-12-14 2018-06-21 株式会社オートネットワーク技術研究所 電気接続箱
US10452102B2 (en) 2017-06-23 2019-10-22 Dell Products L.P. Power delivery contract establishment in a power storage adapter
US10381844B2 (en) 2017-06-23 2019-08-13 Dell Products L.P. Sourcing power from a battery or AC-DC converter of a power storage adapter
US10928880B2 (en) 2017-06-23 2021-02-23 Dell Products L.P. Power storage adapter for communicating battery data with a portable information handling system
US10476288B2 (en) 2017-06-23 2019-11-12 Dell Products L.P. Power storage adapter for peak shift operation with a portable information handling system
US10978896B2 (en) 2017-06-23 2021-04-13 Dell Products L.P. High efficiency power storage adapter
US10389154B2 (en) 2017-06-23 2019-08-20 Dell Products L.P. Power storage adapter using a high efficiency charging method
US10608443B2 (en) 2017-08-15 2020-03-31 Dell Products L.P. Battery management using battery temperature distribution
US10642333B2 (en) 2017-08-24 2020-05-05 Dell Products L.P. Power storage adapter for efficient supply of power of multiple portable information handling systems
US10673271B2 (en) 2017-09-01 2020-06-02 Dell Products L.P. Efficient charging of multiple portable information handling systems based on learned charging characteristics
US10620679B2 (en) 2017-09-01 2020-04-14 Dell Products L.P. Prioritizing supplying electrical power by a power storage adapter to connected devices
US10404105B2 (en) 2017-09-14 2019-09-03 Dell Products L.P. Power storage adapter for wireless power transmission
US11513928B2 (en) 2017-09-18 2022-11-29 Dell Products L.P. Power storage adapter with power cable validation
US10714797B2 (en) 2017-09-18 2020-07-14 Dell Products L.P. Multilayer thermal laminate with aerogel for battery cell enclosures
US10488906B2 (en) 2017-09-26 2019-11-26 Dell Products L.P. Power delivery based on temperature and other factors in a power storage adapter
US10278279B1 (en) * 2017-10-30 2019-04-30 Dell Products L.P. Transformer thermal radiator for power field effect transistors
JP6693986B2 (ja) * 2018-03-12 2020-05-13 ファナック株式会社 モータ駆動装置
EP3930115A1 (en) * 2020-06-23 2021-12-29 Eltek AS Outdoor power supply system including a passive cooling system
CN114914234A (zh) * 2021-02-10 2022-08-16 华为技术有限公司 一种功率结构体和制备方法以及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159752A (ja) * 1985-01-07 1986-07-19 Hitachi Ltd 半導体樹脂パツケ−ジ
JPH04257286A (ja) * 1991-02-08 1992-09-11 Hitachi Cable Ltd 複合プリント配線基板
JPH0888299A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd 半導体装置
JPH08241954A (ja) * 1995-03-01 1996-09-17 Satoshi Onodera 集積回路の実装構造
JPH11317473A (ja) * 1999-03-19 1999-11-16 Hitachi Ltd 半導体装置
JP2000133745A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 半導体装置
JP2001211663A (ja) * 2000-01-28 2001-08-03 Sanden Corp モータ駆動用インバータ装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
DE4421319A1 (de) 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5557502A (en) 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5597643A (en) * 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
SE513352C2 (sv) * 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
DE19859739A1 (de) 1998-12-23 2000-07-06 Bosch Gmbh Robert Kühlvorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät
DE19950026B4 (de) 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6518502B2 (en) * 2001-05-10 2003-02-11 Lamina Ceramics, In Ceramic multilayer circuit boards mounted on a patterned metal support substrate
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
DE102004018477B4 (de) * 2004-04-16 2008-08-21 Infineon Technologies Ag Halbleitermodul
DE102004019443B3 (de) 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
US8106505B2 (en) * 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159752A (ja) * 1985-01-07 1986-07-19 Hitachi Ltd 半導体樹脂パツケ−ジ
JPH04257286A (ja) * 1991-02-08 1992-09-11 Hitachi Cable Ltd 複合プリント配線基板
JPH0888299A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd 半導体装置
JPH08241954A (ja) * 1995-03-01 1996-09-17 Satoshi Onodera 集積回路の実装構造
JP2000133745A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 半導体装置
JPH11317473A (ja) * 1999-03-19 1999-11-16 Hitachi Ltd 半導体装置
JP2001211663A (ja) * 2000-01-28 2001-08-03 Sanden Corp モータ駆動用インバータ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013507760A (ja) * 2009-10-07 2013-03-04 バレオ・エチユード・エレクトロニク 自動車のための電力モジュール
JPWO2011043493A1 (ja) * 2009-10-08 2013-03-04 日本電気株式会社 半導体装置
JP5757573B2 (ja) * 2009-10-08 2015-07-29 日本電気株式会社 半導体装置
JPWO2011065544A1 (ja) * 2009-11-27 2013-04-18 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP5709218B2 (ja) * 2009-11-27 2015-04-30 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US11906799B2 (en) 2020-04-07 2024-02-20 Cisco Technology, Inc. Integration of power and optics through cold plates for delivery to electronic and photonic integrated circuits

Also Published As

Publication number Publication date
WO2007118831A2 (de) 2007-10-25
KR101478518B1 (ko) 2015-01-06
CN101427371A (zh) 2009-05-06
KR20090005190A (ko) 2009-01-12
US20090097208A1 (en) 2009-04-16
DE102006018161A1 (de) 2007-10-25
WO2007118831A3 (de) 2008-02-21
CN101427371B (zh) 2011-12-14
EP2008305A2 (de) 2008-12-31
US8164904B2 (en) 2012-04-24
CA2650547A1 (en) 2007-10-25
TW200810677A (en) 2008-02-16
JP4940295B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4940295B2 (ja) 電子素子モジュール
US9041196B2 (en) Semiconductor module arrangement and method for producing and operating a semiconductor module arrangement
JP4312960B2 (ja) プラスチック・ハウジング・アセンブリ
US8129734B2 (en) LED package with stepped aperture
US10159166B2 (en) Heat dissipating structure
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
JP2004319991A (ja) パワー半導体モジュール
CN110431664A (zh) 将led元件安装在平的载体上
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
US20110085314A1 (en) Electrical circuit system and method for producing an electrical circuit system
JP2007123884A (ja) 電力回路パッケージ及びその製作方法
US20090161319A1 (en) Electronic Circuit Arrangement and Method for Producing an Electronic Circuit Arrangement
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
CN107926114B (zh) 制作led设备的方法
JP2007134572A (ja) パワーモジュール
US7952204B2 (en) Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
US10251256B2 (en) Heat dissipating structure
JP6488658B2 (ja) 電子装置
KR101409622B1 (ko) 반도체 패키지
JP2003282821A (ja) パワーモジュール
EP4307843A1 (en) Printed circuit board (pcb) cooling
JP2005129624A (ja) パワーモジュール
CN115802712A (zh) 一种金属基板散热结构和光伏功率优化器
KR20110003979A (ko) 다층 기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees