JP2008199031A - 構成素子アッセンブリ - Google Patents

Abstract

【課題】構成素子アッセンブリを改良して、慣用的にキャップ化された構成素子のために、極めてスペースを節約する組付けの可能性を提供する。
【解決手段】支持体（４）が、少なくとも１つの切欠き（５）を有しており、構成素子（１）が、フリップチップ技術で支持体（４）に組み付けられており、これによってキャップ（２）が、切欠き（５）に挿入されており、構成素子（１）が、接合バンプ（６）を介して切欠き（５）の縁部領域で支持体（４）と接合されているようにした。
【選択図】図１

Description

本発明は、構成素子アッセンブリであって、キャップを備えた少なくとも１つの構成素子を有しており、構成素子のための支持体を有しており、構成素子を支持体に組み付けるため、および構成素子を電気的に接続するための接合手段を有している形式のものに関する。

多くのマイクロマシニング型の構成素子は可動の構造体を有している。この可動の構造体によって、たとえば加速度またはヨーレートを検出することができる。汚染および機械的な妨害作用に対してセンサ構造体を保護するために、この種のセンサエレメントにはキャップが設けられている。キャップ化された構成素子を備えた回路アッセンブリのための支持体として、実践では大抵、打抜き格子体、いわゆるリードフレームまたはプリント配線板も使用される。キャップ化された構成素子は通常、その下面で支持体に接着され、ワイヤボンディングを介して電気的に接触接続される。スペース上の理由から、たとえばマイクロマシニング型のセンサエレメントおよび評価ＩＣといった複数のチップが上下に積層されることもよくある。これにより確かにケーシング面は節約することはできるが、そのためにケーシングの構成高さは拡大される。

ドイツ連邦共和国特許出願公開第１０１３８７５４号明細書では、２つの半導体ＩＣ構成素子をフリップチップ技術で相互に接合し、次いでこの構成素子接合体を支持体の適切な切欠き内もしくは切欠きの上方に組み付けるということが提案される。このために２つの半導体ＩＣ構成素子のそれぞれ一方の表面が、接続面として提供されている。これらの接続面は互いに向かい合っていて、２つの半導体ＩＣ構成素子の間の電気的および機械的な接合部は、適切に配置されたコンタクトエレメントを介して簡単に製造される。２つの半導体ＩＣ構成素子の寸法および位置決めは、一方の構成素子が他方の構成素子の縁部領域を越えて突出しているように選択されている。こうして接合体の一方の構成素子を適切に支持体の適切に寸法設定された切欠きに配置することが容易に可能であり、次いでフリップチップ技術で同様に別の構成素子の接続面を介して支持体に組み付けることが容易に可能である。
ドイツ連邦共和国特許出願公開第１０１３８７５４号明細書

従って、本発明の課題は冒頭で述べた形式の構成素子アッセンブリを改良して、慣用的にキャップ化された構成素子のために、極めてスペースを節約する組付けの可能性を提供することである。

この課題を解決するために本発明の構成では、支持体が少なくとも１つの切欠きを有していて、構成素子がフリップチップ技術で支持体に組み付けられていて、これによってキャップが切欠きに挿入されていて、構成素子が、接合バンプを介して切欠きの縁部領域において支持体と接合されているようにした。

つまり本発明によって、構成素子が自由に接近可能な接続表面を備えていないにもかかわらず、フリップチップ技術を電気的な接触接続および機械的な位置固定のためにキャップ化された構成素子においても使用することが提案される。本発明による構成素子アッセンブリの僅かな構成高さは、支持体の適切な切欠き内への構成素子キャップの挿入に実質的に帰することができる。また僅かなスペース要求はフリップチップ技術を使用することに基づいてもいる。このフリップチップ技術は支持体における構成素子の極めて密な配置を許容する。

本発明による構成素子アッセンブリは、キャップ化された個別チップによって実現化することができるだけでなく、チップスタックでも実現することができる。チップスタックでは最上位のチップにキャップが設けられている。特にこの構成は、特に小さなケーシング面におけるアッセンブリの比較的僅かな構成高さを顧慮して有利であることが実証される。

本発明による構成素子アッセンブリの扱いを簡略化するために、構成素子のキャップは支持体もしくは支持体背面と同一平面を成すようにしたい。この関係では、支持体材料の厚さと接合バンプの厚さとが、キャップの高さに適合させられていると有利であると見なされる。特に接合バンプはキャップと支持体との間の簡単なレベリングを可能にする。支持体として、たとえばプリント配線板のような積層体が適しているか、またはいわゆるリードフレームである打抜き格子体も適している。積層体または打抜き格子体に、構成素子キャップのための切欠きを簡単に設けることができる。これらの支持体材料との接合において、接合バンプは、たとえばはんだバンプ、銅または金バンプまたは接着剤バンプの形で簡単に実現することができる。

本発明による構成素子アッセンブリを付加的に安定化するために、組み付けられた構成素子をさらに少なくとも部分的にモールド材料内に埋め込むことができる。

本発明による構成素子アッセンブリは、構成素子アッセンブリであって、キャップを備えた少なくとも１つの構成素子を有しており、構成素子のための支持体を有しており、構成素子を支持体に組み付け、構成素子を電気的に接続するための接合手段を有している形式のものにおいて、支持体が、少なくとも１つの切欠きを有しており、構成素子が、フリップチップ技術で支持体に組み付けられており、これによってキャップが、切欠きに挿入されており、構成素子が、切欠きの縁部領域で接合バンプを介して支持体と接合されていることを特徴とする。

本発明による構成素子アッセンブリは、有利には、構成素子がチップスタックを有している。

本発明による構成素子アッセンブリは、有利には、支持体材料の厚さと接合バンプの厚さとが、キャップの高さに適合されている。

本発明による構成素子アッセンブリは、有利には、積層体またはリードフレームが支持体として働く。

本発明による構成素子アッセンブリは、有利には、はんだバンプ、または銅または金バンプ、または接着剤バンプが、接合バンプとして働く。

本発明による構成素子アッセンブリは、有利には、組み付けられた構成素子が、少なくとも部分的にモールド材料内に埋め込まれている。

既述のように本発明の教示を有利な形式で構成し改良する種々異なる可能性がある。このために図面に基づき請求項に示す一方で以下の２つの実施例の説明に示す。

以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。

図１に示した構成素子アッセンブリ１０は、キャップ２を備えたマイクロマシニング型の構成素子１と、半導体ＩＣ構成素子３とを有している。構成素子１と半導体ＩＣ構成素子３とは１つの共通の支持体４に並列に「サイド・バイ・サイド」で組み付けられている。

支持体４には切欠き５が形成されている。この切欠き５は構成素子１のキャップ２に相応に寸法設定されている。キャップ化された構成素子１は、キャップ２と共に切欠き５に挿入され、その結果、構成素子１のキャップ２を越えて突出している縁部領域は、切欠き５を取り囲んでいる支持体４の縁部領域に重畳する。この重畳領域には接合バンプ６が配置されていて、この接合バンプ６は、構成素子１と支持体４との間の機械的な接合と電気的な接合とを形成する。さらに接合バンプ６を介してキャップ２と支持体４との間の高さ調整を実現することができる。その結果、キャップ２は支持体４の下面から突出することはない。つまりキャップ２は、接合バンプ６の厚さを加えた支持体４の厚さよりも肉厚ではないことが望まれる。

半導体ＩＣ構成素子３の背面は、支持体４に機械的に位置固定されている。電気的な接合部はここではボンディングワイヤ７を介して形成される。

図１に示した実施例では構成素子アッセンブリ１全体は、射出成形によりモールド材料８によって取り囲まれているので、２つの構成素子１，３は完全に埋め込まれていて良好に保護されている。

図１に示した「サイド・バイ・サイド」構造には、特にプリント配線板といった積層体が支持体として適している。接合バンプは、はんだバンプ、銅柱バンプ、スタッドバンプまたは接着フリップチップバンプの形で実現することができる。

図２に示した構成素子アッセンブリ２０は、支持体２４に組み付けられたチップスタック２１を有している。このチップスタック２１はキャップ２と半導体ＩＣ構成素子３とを備えたマイクロマシニング型の構成素子１から成っている。この場合、キャップ化された構成素子１は構成素子３に配置されていて、この構成素子３に接合されている。

ここでも支持体２４に切欠き２５が形成されている。この切欠き２５は構成素子１のキャップ２に対応して寸法設定されている。チップスタック２１は逆さまにキャップ２と共に切欠き２５に挿入され、その結果、キャップ２を越えて突出している構成素子１の縁部領域は、切欠き５を取り囲んでいる支持体４の縁部領域に重畳している。図１に示した実施例のように、この重畳領域には接合バンプ２６が配置されている。これらの接合バンプ２６はチップスタック２１と支持体２４との間に機械的な接合部を形成する。さらにチップスタック２１の少なくとも構成素子１は、接合バンプ２６を介して電気的に接触接続され得る。チップスタック２１の半導体ＩＣ構成素子３と支持体２４との間の電気的な接合は、ここではボンディングワイヤ２７を介して形成される。

図２に示した実施例では接合バンプ２６の厚さは、キャップ２が支持体２４の下面と同一平面を成すように選択される。これによって可能な限り僅かな構成高さが達成される。図１の事例のように構成素子アッセンブリ２０全体はさらに射出成形によりモールド材料８によって取り囲まれている。これによってチップスタック２１はキャップ２の上面にまで完全に埋め込まれていて良好に保護されている。

図２に示した構成は、有利には支持体として打抜き格子体で実現される。この場合、同様にはんだバンプ、銅柱バンプ、スタッドバンプまたは接着フリップチップバンプは、接合バンプとして働くこともできる。

本発明による構成素子アッセンブリは、キャップが幾何学的に構成素子に合わせて絶縁されて載置されていると、特に簡単に実現することができる。また本発明による構成素子アッセンブリは、構成素子が複数の同様の構成素子と一緒にウェハで構成されると実現することもできる。次いでウェハには適切に構造化されたキャップウェハが備え付けられ、これによって構成素子は個別化した後では、キャップを超えて突出する比較的狭幅の１つの縁部領域しか有していない。この種の接合体３０が図３に示されている。キャップ３２はここでは構造化されたキャップウェハの部分としてマイクロマシニング型の構成素子３１にボンディングされている。本発明によればこの接合体３０を支持体に組み付けるために、支持体に切欠きを設ける必要がある。この切欠きは実質的にキャップ形状のネガ型に相当する。さらに図３には、キャップ３２を越えて突出しているセンサエレメント３１の縁部領域における接合バンプ３６の配置が図示してある。

本発明による構成素子アッセンブリの第１の構成を概略的な断面図に示した。 本発明による構成素子アッセンブリの第２の構成を概略的な断面図で示した。 本発明による組付けのためにキャップ化された構成素子を斜め上方から見た図である。

符号の説明

１ マイクロマシニング型の構成素子、 ２ キャップ、 ３ 半導体ＩＣ構成素子、 ４ 支持体、 ５ 切欠き、 ６ 接合バンプ、 ７ ボンディングワイヤ、 ８ モールド材料、 １０ 構成素子アッセンブリ、 ２１ チップスタック、 ２４ 支持体、 ２５ 切欠き、 ２６ 接合バンプ、 ２７ ボンディングワイヤ、 ２８ モールド材料、 ３０ 接合体、 ３１ センサエレメント、 ３２ キャップ、 ３６ 接合バンプ

Claims (6)

1. 構成素子アッセンブリ（１０）であって、
   −キャップ（２）を備えた少なくとも１つの構成素子（１）を有しており、
   −該構成素子（１）のための支持体（４）を有しており、
   −該支持体（４）に構成素子（１）を組み付け、該構成素子（１）を電気的に接続するための接合手段を有している
   形式のものにおいて、
   支持体（４）が、少なくとも１つの切欠き（５）を有しており、構成素子（１）が、フリップチップ技術で支持体（４）に組み付けられており、これによってキャップ（２）が、切欠き（５）に挿入されており、構成素子（１）が、切欠き（５）の縁部領域で接合バンプ（６）を介して支持体（４）と接合されていることを特徴とする、構成素子アッセンブリ。
2. 構成素子がチップスタック（２１）を有している、請求項１記載の構成素子アッセンブリ。
3. 支持体材料の厚さと接合バンプ（６，２６）の厚さとが、キャップ（２）の高さに適合されている、請求項１または２記載の構成素子アッセンブリ。
4. 積層体またはリードフレームが支持体（４，２４）として働く、請求項１から３までのいずれか一項記載の構成素子アッセンブリ。
5. はんだバンプ、または銅または金バンプ、または接着剤バンプが、接合バンプとして働く、請求項１から４までのいずれか一項記載の構成素子アッセンブリ。
6. 組み付けられた構成素子（１，２１）が、少なくとも部分的にモールド材料（８，２８）内に埋め込まれている、請求項１から５までのいずれか一項記載の構成素子アッセンブリ。

Images