DE102007007503A1 - Bauelementanordnung - Google Patents

Bauelementanordnung Download PDF

Info

Publication number
DE102007007503A1
DE102007007503A1 DE102007007503A DE102007007503A DE102007007503A1 DE 102007007503 A1 DE102007007503 A1 DE 102007007503A1 DE 102007007503 A DE102007007503 A DE 102007007503A DE 102007007503 A DE102007007503 A DE 102007007503A DE 102007007503 A1 DE102007007503 A1 DE 102007007503A1
Authority
DE
Germany
Prior art keywords
component
carrier
cap
recess
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007007503A
Other languages
English (en)
Inventor
Frieder Haag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102007007503A priority Critical patent/DE102007007503A1/de
Priority to IT000213A priority patent/ITMI20080213A1/it
Priority to US12/069,786 priority patent/US7838981B2/en
Priority to JP2008033717A priority patent/JP2008199031A/ja
Publication of DE102007007503A1 publication Critical patent/DE102007007503A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Glass Compositions (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

Mit der vorliegenden Erfindung wird eine sehr platzsparende Montagemöglichkeit für konventionell verkappte Bauelemente vorgeschlagen. Die Bauelementanordnung (10) umfasst mindestens ein Bauelement (1) mit einer Kappe (2), einen Träger (4) für das Bauelement (1) und Verbindungsmittel zur Montage des Bauelements (1) auf dem Träger (4) und zum elektrischen Anschluss des Bauelements (1). Erfindungsgemäß weist der Träger (4) mindestens eine Aussparung (5) auf. Das Bauelement (1) ist in Flip-Chip-Technik auf dem Träger (4) montiert, so dass die Kappe (2) in die Aussparung (5) eingefügt ist und das Bauelement (1) über Verbindungsbumps (6) im Randbereich der Aussparung (5) mit dem Träger (4) verbunden ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine Bauelementanordnung umfassend mindestens ein Bauelement mit einer Kappe, einen Träger für das Bauelement und Verbindungsmittel zur Montage des Bauelements auf dem Träger und zum elektrischen Anschluss des Bauelements.
  • Viele mikromechanische Bauelemente umfassen bewegliche Strukturen, mit denen sich beispielsweise Beschleunigungen oder Drehraten erfassen lassen. Es ist bekannt, derartige Sensorelemente mit einer Kappe zu versehen, um die Sensorstruktur gegen Verschmutzung und mechanische Störeinwirkungen zu schützen. Als Träger für Schaltungsanordnungen mit verkappten Bauelementen werden in der Praxis meist Stanzgitter, sogenannte Leadframes, oder auch Leiterplatten verwendet. Verkappte Bauelemente werden in der Regel mit ihrer Unterseite auf den Träger geklebt und über Drahtbonds elektrisch kontaktiert. Aus Platzgründen werden auch häufig mehrere Chips, wie z. B. ein mikromechanisches Sensorelement und ein Auswerte-IC, übereinander gestapelt. Dadurch kann zwar Gehäusefläche eingespart werden, dafür vergrößert sich aber die Bauhöhe des Gehäuses.
  • In der deutschen Offenlegungsschrift DE 101 38 754 A1 wird vorgeschlagen, zwei Halbleiter-IC-Bauelemente in Flip-Chip-Technik miteinander zu verbinden und diesen Bauelementverbund dann in bzw. über einer entsprechenden Aussparung in einem Träger zu montieren. Dazu ist jedeweils eine Oberfläche der beiden Halbleiter-IC-Bauelemente als Anschlussseite präpariert. Diese Anschlussseiten sind einander zugewandt und die elektrische und mechanische Verbindung zwischen den beiden Halbleiter-IC-Bauelementen wird einfach über entsprechend angeordneten Kontaktelementen hergestellt. Die Abmessungen und die Positionierung der beiden Halbleiter-IC-Bauelemente sind so gewählt, dass eines der beiden Bauelemente über den Randbereich des Anderen hinausragt. Auf diese Weise ist es einfach möglich, ein Bauelement des Verbundes in einer entsprechend dimensionierten Aussparung des Trägers anzuordnen und den Verbund dann ebenfalls in Flip-Chip-Technik über die Anschlussseite des anderen Bauelements auf dem Träger zu montieren.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung wird eine sehr platzsparende Montagemöglichkeit für konventionell verkappte Bauelemente vorgeschlagen.
  • Dazu weist der Träger der Bauelementanordnung mindestens eine Aussparung auf. Das Bauelement wird erfindungsgemäß in Flipp-Chip-Technik auf dem Träger montiert, und zwar so, dass die Kappe in die Aussparung eingefügt ist und das Bauelement über Verbindungsbumps im Randbereich der Aussparung mit dem Träger verbunden ist.
  • Mit der Erfindung wird also vorgeschlagen, die Flip-Chip Technik zur elektrischen Kontaktierung und mechanischen Fixierung auch bei verkappten Bauelementen anzuwenden, obwohl diese nicht mit einer frei zugänglichen Anschlussoberfläche ausgestattet sind. Die geringe Bauhöhe der erfindungsgemäßen Bauelementanordnung ist im Wesentlichen auf das Einfügen der Bauelementkappe in einer entsprechenden Aussparung des Trägers zurückzuführen. Der geringe Platzbedarf beruht aber auch auf dem Einsatz der Flip-Chip-Technik, die eine sehr dichte Anordnung von Bauelementen auf dem Träger gestattet.
  • Die erfindungsgemäße Bauelementanordnung lässt sich nicht nur mit verkappten Einzelchips realisieren sondern auch mit Chipstacks, bei denen der oberste Chip mit einer Kappe versehen ist. Diese Variante erweist sich insbesondere im Hinblick auf eine vergleichsweise geringe Bauhöhe der Anordnung bei besonders kleiner Gehäusefläche als vorteilhaft.
  • Um das Handling der erfindungsgemäßen Bauelementanordnung zu vereinfachen, sollte die Kappe des Bauelements plan mit dem Träger bzw. der Trägerrückseite abschließen. In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die Dicke des Trägermaterials und die Dicke der Verbindungsbumps an die Höhe der Kappe angepasst sind. Insbesondere die Verbindungsbumps gestatten eine einfache Nivellierung zwischen der Kappe und dem Träger. Als Träger eignen sich beispielsweise Laminate, wie Leiterplatten, oder auch Stanzgitter, sogenannte Leadframes, die einfach mit Ausnehmungen für die Bauelementkappe versehen werden können. In Verbindung mit diesen Trägermaterialien können die Verbindungsbumps beispielsweise einfach in Form von Lotbumps, Kupfer- oder Goldbumps oder Klebemittelbumps realisiert werden.
  • Zur zusätzlichen Stabilisierung der erfindungsgemäßen Bauelementanordnung kann das montierte Bauelement noch zumindest teilweise in eine Moldmasse eingebettet werden.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die Patentansprüche und andererseits auf die nachfolgende Beschreibung zweier Ausführungsbeispiele der Erfindung anhand der Zeichnungen verwiesen.
  • 1 zeigt eine erste Variante einer erfindungsgemäßen Bauelementanordnung in einer schematischen Schnittdarstellung;
  • 2 zeigt eine zweite Variante einer erfindungsgemäßen Bauelementanordnung ebenfalls in einer schematischen Schnittdarstellung; und
  • 3 zeigt eine perspektivische Draufsicht auf ein verkapptes Bauelement für eine Montage entsprechend der vorliegenden Erfindung.
  • Ausführungsformen der Erfindung
  • Die in 1 dargestellte Bauelementanordnung 10 umfasst ein mikromechanisches Bauelement 1 mit einer Kappe 2 und ein Halbleiter-IC-Bauelement 3, die auf einem gemeinsamen Träger 4 nebeneinander „side by side" montiert sind.
  • Im Träger 4 ist eine Aussparung 5 ausgebildet, die entsprechend der Kappe 2 des Bauelements 1 dimensioniert ist. Das verkappte Bauelements 1 wurde mit der Kappe 2 in die Aussparung 5 eingesetzt, so dass der über die Kappe 2 hinausragende Randbereich des Bauelements 1 den die Aussparung 5 umgebenden Randbereich des Trägers 4 überlappt. In diesem Überlappungsbereich sind Verbindungsbumps 6 angeordnet, die sowohl eine mechanische als auch eine elektrische Verbindung zwischen dem Bauelement 1 und dem Träger 4 bilden. Außerdem kann über die Verbindungsbumps 6 ein Höhenausgleich zwischen der Kappe 2 und dem Träger 4 realisiert werden, so dass die Kappe 2 nicht aus der Unterseite des Trägers 4 hinausragt. Die Kappe 2 sollte also nicht dicker sein als die Dicke des Trägers 4 plus der Dicke der Verbindungsbumps 6.
  • Das Halbleiter-IC-Bauelement 3 ist mit seiner Rückseite mechanisch auf dem Träger 4 fixiert. Die elektrische Verbindung wird hier über Bonddrähte 7 hergestellt.
  • Bei dem in 1 dargestellten Ausführungsbeispiel wurde die gesamte Bauelementanordnung 10 noch mit einer Moldmasse 8 umspritzt, so dass die beiden Bauelemente 1 und 3 vollständig eingebettet und gut geschützt sind.
  • Für den in 1 dargestellten „side by side"-Aufbau eignen sich besonders Laminate, wie Leiterplatten, als Träger. Die Verbindungsbumps können in Form von Lotbumps, Copper Pillar Bumps, Stud Bumps oder auch Klebe-File-Chip-Bumps realisiert sein.
  • Die in 2 dargestellte Bauelementanordnung 20 umfasst einen Chipstack 21, der auf einem Träger 24 montiert ist. Der Chipstack 21 besteht aus einem mikromechanischen Bauelement 1 mit einer Kappe 2 und einem Halbleiter-IC-Bauelement 3, wobei das verkappte Bauelement 1 auf dem Bauelement 3 angeordnet und mit diesem verbunden ist.
  • Auch hier ist im Träger 24 eine Aussparung 25 ausgebildet, die entsprechend der Kappe 2 des Bauelements 1 dimensioniert ist. Der Chipstack 21 wurde kopfüber mit der Kappe 2 in die Aussparung 25 eingesetzt, so dass der über die Kappe 2 hinausragende Randbereich des Bauelements 1 den die Aussparung 5 umgebenden Randbereich des Trägers 4 überlappt. Wie bei dem in 1 dargestellten Ausführungsbeispiel sind in diesem Überlappungsbereich Verbindungsbumps 26 angeordnet, die eine mechanische Verbindung zwischen dem Chipstack 21 und dem Träger 24 bilden. Außerdem kann zumindest das Bauelement 1 des Chipstacks 21 über die Verbindungsbumps 26 elektrisch kontaktiert werden. Die elektrische Verbindung zwischen dem Halbleiter-IC-Bauelement 3 des Chipstacks 21 und dem Träger 24 wird hier über Bonddrähte 27 hergestellt.
  • Bei dem in 2 dargestellten Ausführungsbeispiel wurde die Dicke der Verbindungsbumps 26 so gewählt, dass die Kappe 2 mit der Unterseite des Trägers 24 plan abschließt, um eine möglichst geringe Bauhöhe zu erzielen. Wie im Fall der 1 wurde die gesamte Bauelementanordnung 20 noch mit einer Moldmasse 28 umspritzt, so dass der Chipstack 21 bis zur Oberseite der Kappe 2 vollständig eingebettet und gut geschützt ist.
  • Der in 2 dargestellte Aufbau wird bevorzugt mit Stanzgittern als Träger realisiert, wobei ebenfalls Lotbumps, Copper Pillar Bumps, Stud Bumps oder auch Klebe-File-Chip-Bumps als Verbindungsbumps dienen können.
  • Die erfindungsgemäße Bauelementanordnung kann besonders einfach realisiert werden, wenn die Kappe geometrisch isoliert auf dem Bauelement sitzt. Sie lässt sich aber auch realisieren, wenn das Bauelement zusammen mit einer Vielzahl von gleichartigen Bauelementen in einem Wafer ausgebildet wird, der dann mit einem entsprechend strukturierten Kappenwafer versehen wird, so dass die Bauelemente nach dem Vereinzeln lediglich einen vergleichsweise schmalen, über die Kappe hinausragenden Randbereich aufweisen. Ein derartiger Verbund 30 ist in 3 dargestellt. Die Kappe 32 ist hier als Teil eines strukturierten Kappenwafers auf ein mikromechanisches Sensorelement 31 aufgebondet. Um diesen Verbund 30 erfindungsgemäß auf einem Träger zu montieren, muss dieser mit einer Aussparung versehen werden, die im Wesentlichen dem Negativ der Kappenform entspricht. 3 veranschaulicht zudem die Anordnung von Verbindungsbumps 36 im über die Kappe 32 hinausragenden Randbereich des Sensorelements 31.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 10138754 A1 [0003]

Claims (6)

  1. Bauelementanordnung (10) umfassend – mindestens ein Bauelement (1) mit einer Kappe (2), – einen Träger (4) für das Bauelement (1) und – Verbindungsmittel zur Montage des Bauelements (1) auf dem Träger (4) und zum elektrischen Anschluss des Bauelements (1), dadurch gekennzeichnet, dass der Träger (4) mindestens eine Aussparung (5) aufweist und dass das Bauelement (1) in Flipp-Chip-Technik auf dem Träger (4) montiert ist, so dass die Kappe (2) in die Aussparung (5) eingefügt ist und das Bauelement (1) über Verbindungsbumps (6) im Randbereich der Aussparung (5) mit dem Träger (4) verbunden ist.
  2. Bauelementanordnung (20) nach Anspruch 1, dadurch gekennzeichnet, dass das Bauelement einen Chipstack (21) umfasst.
  3. Bauelementanordnung (10, 20) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Dicke des Trägermaterials und die Dicke der Verbindungsbumps (6, 26) an die Höhe der Kappe (2) angepasst sind.
  4. Bauelementanordnung (10, 20) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Laminat oder ein Leadframe als Träger (4, 24) dient.
  5. Bauelementanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass Lotbumps, Kupfer- oder Goldbumps oder Klebemittelbumps als Verbindungsbumps dienen.
  6. Bauelementanordnung (10, 20) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das montierte Bauelement (1, 21) zumindest teilweise in eine Moldmasse (7, 27) eingebettet ist.
DE102007007503A 2007-02-15 2007-02-15 Bauelementanordnung Withdrawn DE102007007503A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102007007503A DE102007007503A1 (de) 2007-02-15 2007-02-15 Bauelementanordnung
IT000213A ITMI20080213A1 (it) 2007-02-15 2008-02-12 Strutturazione di componente
US12/069,786 US7838981B2 (en) 2007-02-15 2008-02-13 Component assembly
JP2008033717A JP2008199031A (ja) 2007-02-15 2008-02-14 構成素子アッセンブリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007007503A DE102007007503A1 (de) 2007-02-15 2007-02-15 Bauelementanordnung

Publications (1)

Publication Number Publication Date
DE102007007503A1 true DE102007007503A1 (de) 2008-08-21

Family

ID=39628015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007007503A Withdrawn DE102007007503A1 (de) 2007-02-15 2007-02-15 Bauelementanordnung

Country Status (4)

Country Link
US (1) US7838981B2 (de)
JP (1) JP2008199031A (de)
DE (1) DE102007007503A1 (de)
IT (1) ITMI20080213A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885761A (zh) * 2020-08-11 2020-11-03 浙江帝森科技股份有限公司 一种可调节的数字化固态感应加热电源

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138754A1 (de) 2001-08-07 2003-02-20 Bosch Gmbh Robert Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
CA2261838A1 (en) * 1996-07-23 1998-01-29 Nobuaki Hashimoto Method for mounting encapsulated body on mounting board and optical converter
JP2002043451A (ja) * 2000-07-24 2002-02-08 Kyocera Corp 半導体装置
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
JP2006126212A (ja) * 2003-10-03 2006-05-18 Matsushita Electric Works Ltd センサ装置
JP2006245246A (ja) * 2005-03-02 2006-09-14 Sharp Corp 固体撮像装置
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138754A1 (de) 2001-08-07 2003-02-20 Bosch Gmbh Robert Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Also Published As

Publication number Publication date
JP2008199031A (ja) 2008-08-28
US20080206519A1 (en) 2008-08-28
US7838981B2 (en) 2010-11-23
ITMI20080213A1 (it) 2008-08-16

Similar Documents

Publication Publication Date Title
DE102010062887B4 (de) Mikrofonpackage und Verfahren zu dessen Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
EP1429385B1 (de) Gehäuse für Leistungshalbleitermodule
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
EP1119823B1 (de) Biometrischer sensor und verfahren zu dessen herstellung
WO2006133664A1 (de) Halbleiterleistungsbauteilstapel in flachleitertechnik mit oberflächenmontierbaren aussenkontakten und ein verfahren zur herstellung desselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102004050178B3 (de) Flip-Chip-Bauelement
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10006445C2 (de) Zwischenrahmen für einen Gehäuserahmen von Halbleiterchips
DE102017006406B4 (de) Gehäustes IC-Bauelement
DE102007031562B4 (de) Gehäuse mit einem elektrischen Modul
DE102007007503A1 (de) Bauelementanordnung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102008000889B4 (de) Wegbausensor und Verfahren zur Herstellung eines Wegbausensors mittels Einlegen und kraft-/formschlüssiger Verbindung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102006051199A1 (de) Elektrisches Bauelement mit äußerer Kontaktierung
DE10142114C1 (de) Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO1996035233A1 (de) Abdeckkappe für elektronisches bauelement

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20140218