WO1996035233A1 - Abdeckkappe für elektronisches bauelement - Google Patents

Abdeckkappe für elektronisches bauelement Download PDF

Info

Publication number
WO1996035233A1
WO1996035233A1 PCT/DE1996/000426 DE9600426W WO9635233A1 WO 1996035233 A1 WO1996035233 A1 WO 1996035233A1 DE 9600426 W DE9600426 W DE 9600426W WO 9635233 A1 WO9635233 A1 WO 9635233A1
Authority
WO
WIPO (PCT)
Prior art keywords
cover cap
base plate
cover
electronic component
cap according
Prior art date
Application number
PCT/DE1996/000426
Other languages
English (en)
French (fr)
Inventor
Michael Dobers
Original Assignee
Blaupunkt-Werke Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt-Werke Gmbh filed Critical Blaupunkt-Werke Gmbh
Publication of WO1996035233A1 publication Critical patent/WO1996035233A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the cover cap according to the invention is suitable for electronic modules with standardized dimensions, since these can be easily processed, in particular with the aid of automatic placement machines.
  • PLCC or SMD modules can be formed with the cover cap in this way.
  • base plates in which the connections of the electronic components are designed as a grid array can be provided with the cover cap, so that this module can be treated like a simple component.
  • connection pins connection pins 5.
  • Further conductor tracks and resistors 6 can also be applied on the back.
  • the base plate 2 can be designed as a multilayer board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

Erfindungsgemäss wird eine Abdeckkappe (1) zur Abdeckung einer Grundplatte (2) mit wenigstens einem auf dieser aufgebrachten elektronischen Bauelement (3) vorgeschlagen. Die Abdeckkappe ist durch Kleben, Löten oder Verrasten mit der Grundplatte, die das elektronische Bauelement trägt, fest verbunden. Eine Öffnung (7) bildet einen Entlüftungskanal, um Beschädigungen zum Beispiel beim Lötprozess zu vermeiden. Mit der Abdeckkappe können elektronische Module gebildet werden, die wie ein normales Bauelement für die Montage auf Leiterplatten verarbeitbar sind.

Description

- 1 -
Abdeckkappe für elektronisches Bauelement
Stand der Technik
Die Erfindung geht aus von einer Abdeckkappe zur Abdeckung einer Grundplatte mit wenigstens einem auf dieser aufgebrachten elektronisches Bauelement nach der Gattung des Hauptanspruchs.
Es ist schon bekannt, elektronische Schaltungen, die auf einer Grundplatte, einer Gehäuseplatte oder einem Substrat aufgebracht sind, zum Schutz gegen äußere mechanische Beschädigungen mit einer Abdeckung zu versehen. Beispielsweise werden auf diese Weise Hybridmodule mit einem Kunststoffverguß als Abdeckung ausgebildet. Bei dieser Art der Abdeckung tritt das Problem auf, daß bei der weiteren Verarbeitung des Bauteils, insbesondere beim Löten im Reflow-Verfahren eine sehr starke thermische und damit mechanische Belastung auftritt, die sich auf die integrierte Schaltung nachteilig auswirken kann. Durch die auftretenden mechanischen Spannungen zwischen dem KunstStoffverguß und dem Halbleiterchip dieser Schaltung können beispielsweise Bonddrähte abgerissen werden, so daß dadurch das Bauelement unbrauchbar wird.
Ein anderes Beispiel für einen mechanischen Schutz elektronischer Komponenten durch eine Abdeckung sind die sogenannten Overmolded Pad Array Carriers (OMPACs) z.B. der Firma Motorola, bei denen ein Halbleiter auf ein Leiterplattensubstrat gesetzt ist und durch Drahtbonden elektrisch kontaktiert ist. Im Spritzgußverfahren wird der Halbleiter mit einem massiven Kunststoffblock umgeben. Ein typisches Problem dieser Bauteile ist der sogenannte Pop-Corn-Effekt: Liegen die Bauteile zu lange in nicht speziell getrockneter Luft, so nehmen sie Feuchtigkeit auf. In einem anschließenden Lötprozeß platzen dann die Bauelemente an der Grenzfläche zwischen Kunststoffblock und Leiterplattensubstrat.
Vorteile der Erfindung
Die erfindungsgemäße Abdeckkappe mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß zwischen dem elektronischen Bauelement auf der Grundplatte, auf der das elektronische Bauelement aufgebracht ist, und der Abdeckkappe ein Hohlraum gebildet wird, so daß bei starker Erwärmung die Abdeckkappe keinen Druck auf das elektronische Bauelement oder die Bonddrähte ausüben kann.
Ebenso ist ein Pop-Corn-Effekt konstruktionsbedingt ausgeschlossen.
Besonders vorteilhaft ist weiter, daß Abdeckkappen sehr preiswert herstellbar sind und des weiteren die Herstellung derartiger Module vereinfachen, da keine aufwendigen Werkzeuge für die Montage erforderlich sind. Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Abdeckkappe möglich. Besonders vorteilhaft ist, daß die Abdeckkappe und/oder die Grundplatte mit einem Entlüftungskanal ausgebildet ist, so daß beispielsweise beim Reflow- Lötvorgang ein Druckausgleich im Hohlraum stattfindet. Dadurch wird vermieden, daß bei schneller Temperaturerhöhung die Abdeckkappe abgerissen oder beschädigt wird.
Vorteilhaft ist insbesondere, wenn die Abdeckkappe aus Metall, Keramik oder einem temperaturbeständigen Kunststoff hergestellt wird. Derartige Materialien lassen sich in herkömmlichen Tiefzieh-, Spritz- oder Preßverfahren leicht verarbeiten und sind widerstandsfähig gegen thermische und mechanische Beanspruchungen.
Eine besonders einfache Montage der Abdeckkappe kann durch Kleben, Löten oder mittels eines Rastenverschlusses erfolgen.
Die erfindungsgemäße Abdeckkappe eignet sich für elektronische Module mit genormten Abmessungen, da diese insbesondere mit Hilfe von Bestückungsautomaten einfach verarbeitet werden können. Beispielsweise können auf diese Weise PLCC- oder SMD-Module mit der Abdeckkappe gebildet werden. Aber auch Grundplatten, bei denen die Anschlüsse der elektronischen Bauelemente als Grid-Array ausgebildet sind, können mit der Abdeckkappe versehen werden, so daß dieses Modul wie ein simples Bauelement behandelt werden kann.
Zeichnung
Ein Ausführungsbeispiel ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Figur 1 ein Ausführungsbeispiel, Figur 2 zeigt eine - 4 -
Schnittdarstellung, Figur 3 zeigt eine Grundplatte mit elektronischen Bauelementen, Figur 4 zeigt eine Grundplatte mit Anschlußpins, Figur 5 zeigt ein Modul in Draufsicht, Figur 6 zeigt das Modul in Seitenansicht und Figur 7 zeigt die Unterseite des Moduls.
Beschreibung des Ausführungsbeispiels
Figur 1 zeigt eine nicht maßstabsgetreue Abdeckkappe, deren Grundfläche rechteckig oder quadratisch ausgebildet ist. Die Abmessungen der Abdeckkappe sind auf die Größe einer Grundplatte 2 abgestimmt, wie sie die Schnittdarstellung der Figur 2 zeigt. Gemäß der Figur 2 hat die Abdeckkappe 1 einen Entlüftungskanal 7. Der Entlüftungskanal 7 kann an einer geeigneten Stelle in der Abdeckkappe 1 oder auch an der Grundplatte 2 bzw. im Übergangsbereich zwischen der Abdeckplatte 1 und der Grundplatte 2 angeordnet sein. Die Kanten zwischen der Oberfläche und den Seitenflächen sind vorzugsweise abgerundet oder mit einem vorgegebenen Winkel abgeflacht. Innerhalb des von der Abdeckkappe 1 und der Grundplatte 2 eingeschlossenen Hohlraumes 8 sind elektronische Bauelemente 3, 4 angeordnet. Das Bauelement 3 stellt beispielsweise eine integrierte Schaltung dar, die über Bonddrähte 10 mit Anschlußpins 5 verbunden ist. Das Bauelement 4 ist ein SMD-Bauelement (Surface Mounted Device) oder ein PLCC-Bauelement (Plastic Leaded Chip Carrier) , wobei die Anschlüsse ebenfalls mit Anschlußpins 5 verbunden sind. Die einzelnen Leiterbahnen auf der Grundplatte 2 sind aus Übersichtlichkeitsgründen nicht dargestellt. Das Modul kann ebenfalls als PLCC-Bauelement ausgebildet sein.
Figur 3 zeigt die räumliche Anordnung der einzelnen Bauelement 3, 4 auf der Grundplatte 2. Aus
Vereinfachungsgründen sind hier ebenfalls die Leiterbahnen, die auf oder in der Grundplatte angeordnet sind und mit den Anschlußpins 5 Verbindung haben, nicht dargestellt. In Figur 4 wird die Unterseite der Grundplatte 2 mit Anschlußpins 5 gezeigt. Auf der Rückseite können noch weitere Leiterbahnen und Widerstände 6 aufgebracht sein. Insbesondere kann die Grundplatte 2 als Multilayer-Platine ausgebildet sein.
Die Figuren 5 bis 7 zeigen in schematischer Darstellung drei Ansichten eines fertig verkappten Moduls. Figur 5 zeigt in Draufsicht die auf der Grundplatte montierte Abdeckkappe 1. Die Abdeckkappe 1 kann dabei auf die Grundplatte 2 gelötet, geklebt oder durch einen Rastenverschluß befestigt sein. Wird für die Abdeckkappe 1 und die Grundplatte 2 ein lötfähiges Material verwendet, kann die Abdeckkappe 1 aufgelötet werden. Insbesondere bei Abdeckkappen 1 aus Kunststoff lassen diese sich vorteilhaft mit bekannten Klebern aufkleben oder durch Rastenverschlüsse mit Rastnasen und Rasthaken befestigen. Dabei sind die verwendeten Materialien für die Abdeckkappe 1 sowie auch für den Kleber so temperaturfest, daß sie einem Reflow-Lδtprozeß widerstehen. Geeignete Materialien für Abdeckkappen 1 sind beispielsweise auch Liquidcrystalpolymere oder Keramikverbindungen.
Wie die den Figuren 6 und 7 entnehmbar ist, sind die Anschlußpins an der Grundplatte 2 vorzugsweise als Grid- Array ausgebildet. Derartige Arrays sind als Ball-Grid-Array auf Laminat-Basis, beispielsweise auf einem Keramik ausgebildet. Das Grid-Array 9 zeigt eine Vielzahl von Anschlüssen 5, die auf der Unterseite der Grundplatte 2 angeordnet sind. Ein derartiges Modul kann wie ein handelsübliches elektronisches Bauelement insbesondere auch mit Bestückungsautomaten verarbeitet werden, da wegen der Normung der Gehäuseabmessungen übliche Montageverfahren wie Montageabstände, Kontaktabstände etc. eingehalten werden können. Somit können viele derartige Module auf einer Leiterplatte montiert werden und ergeben somit vorteilhaft eine hohe Packungsdichte.

Claims

Ansprüche
1. Abdeckkappe zur Abdeckung einer Grundplatte mit wenigstens einem auf dieser aufgebrachten elektronischen Bauelement, wobei die Grundplatte auf der nicht abgedeckten Seite Anschlußpins für das wenigstens eine elektronische Bauelement aufweist, dadurch gekennzeichnet, daß die Abdeckkappe (1) in ihrer Form an die Form der Grundplatte angepaßt und derart ausgebildet ist, daß sie mit der Grundplatte (2) fest verbunden ist und einen Hohlraum (8) umschließt, der von dem wenigstens einen elektronischen Bauelement (3, 4) nur teilweise ausgefüllt wird.
2. Abdeckkappe nach Anspruch 1, dadurch gekennzeichnet, daß die Abdeckkappe (1) und/oder die Grundplatte (2) mit einem Entlüftungskanal (7) ausgebildet sind.
3. Abdeckkappe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abdeckkappe (1) ein Metall, Keramik oder einen temperaturbeständigen Kunststoff aufweist.
4. Abdeckkappe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckkappe (1) durch
Kleben, Löten oder mittels eines Rastenverschlusses mit der Grundplatte (2) verbindbar ist.
5. Abdeckkappe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckkappe (1) für ein elektronisches Modul mit genormten Abmessungen, vorzugsweise für ein PLCC-Modul verwendbar ist.
6. Abdeckkappe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckkappe (1) zur
Abdeckung von SMD-Bauelementen (4) verwendbar ist.
7. Abdeckkappe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckkappe (1) für eine Grundplatte (2) verwendbar ist, bei der Anschlußpins (5) als Grid-Array (9) ausgebildet sind.
PCT/DE1996/000426 1995-05-05 1996-03-01 Abdeckkappe für elektronisches bauelement WO1996035233A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19516548.9 1995-05-05
DE19516548A DE19516548A1 (de) 1995-05-05 1995-05-05 Abdeckkappe für elektronisches Bauelement

Publications (1)

Publication Number Publication Date
WO1996035233A1 true WO1996035233A1 (de) 1996-11-07

Family

ID=7761182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/000426 WO1996035233A1 (de) 1995-05-05 1996-03-01 Abdeckkappe für elektronisches bauelement

Country Status (2)

Country Link
DE (1) DE19516548A1 (de)
WO (1) WO1996035233A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE521646C2 (sv) * 1999-11-23 2003-11-18 Ericsson Telefon Ab L M Täckande element för modul
DE10026756C2 (de) * 2000-05-30 2002-11-21 Bosch Gmbh Robert Elektrische Schaltung
DE10230304A1 (de) * 2002-07-05 2004-01-15 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung einer elektronischen Schaltung und elektronische Schaltung
DE102010026954B4 (de) * 2010-07-12 2013-04-11 Continental Automotive Gmbh Gehäuse einer elektronischen Schaltung für eine Kraftstoffpumpe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629664A1 (fr) * 1988-04-02 1989-10-06 Messerschmitt Boelkow Blohm Boitier pour circuits hybrides
EP0338213A2 (de) * 1988-02-22 1989-10-25 Kabushiki Kaisha Toshiba Halbleiterbauelement mit einem Metallgehäuse
WO1994022282A1 (en) * 1993-03-19 1994-09-29 Olin Corporation Polymer plug for electronic packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934177A (en) * 1975-01-09 1976-01-20 Stephen Horbach Heat sink casing for circuit board components
DE3129756A1 (de) * 1981-07-28 1983-02-17 Siemens AG, 1000 Berlin und 8000 München In einen becher eingesetztes elektrisches bauelement, bauelementegruppe oder integrierte schaltung
FR2551925B1 (fr) * 1983-09-14 1985-11-15 Dav Ind Sa Boitier electrique connectable
DE3335530A1 (de) * 1983-09-30 1985-04-18 Standard Elektrik Lorenz Ag, 7000 Stuttgart Gasdichtes gehaeuse
DE4212068C1 (de) * 1992-04-10 1993-04-29 Hella Kg Hueck & Co, 4780 Lippstadt, De

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338213A2 (de) * 1988-02-22 1989-10-25 Kabushiki Kaisha Toshiba Halbleiterbauelement mit einem Metallgehäuse
FR2629664A1 (fr) * 1988-04-02 1989-10-06 Messerschmitt Boelkow Blohm Boitier pour circuits hybrides
WO1994022282A1 (en) * 1993-03-19 1994-09-29 Olin Corporation Polymer plug for electronic packages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. BOETTI ET AL.: "hybrids and surface mounted devices for space applications", 36TH ELECTRONIC COMPONENTS CONFERENCE, 5 May 1986 (1986-05-05) - 7 May 1986 (1986-05-07), SEATTLE, pages 16 - 30, XP002003920 *
R. BISWAS ET AL.: "molded hybrid ic packages", IEEE TRANS. ON COMP.,HYBR. AND MAN. TECHN., vol. 12, no. 4, December 1989 (1989-12-01), NEW YORK, pages 514 - 520, XP002003919 *

Also Published As

Publication number Publication date
DE19516548A1 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
DE102005002813B4 (de) Steuermodul
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE2554965C2 (de)
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE4329083A1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE4305793A1 (de) Leistungsmodul
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE3708309A1 (de) Chip-packung
WO2008009524A1 (de) Elektronikanordnung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
WO1999056390A1 (de) Elektronisches bauelement
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE3627372C3 (de) Anordnung, bestehend aus einer Leiterplatte, einem Kühlkörper und zu kühlenden elektronischen Bauelementen
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE19518521A1 (de) Gehäuse eines Steuergeräts, insbesondere für ein Kraftfahrzeug
WO1996035233A1 (de) Abdeckkappe für elektronisches bauelement
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE3930858C2 (de) Modulaufbau
WO1996031103A1 (de) Leiterplattenanordnung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase