FR2629664A1 - Boitier pour circuits hybrides - Google Patents
Boitier pour circuits hybrides Download PDFInfo
- Publication number
- FR2629664A1 FR2629664A1 FR8900216A FR8900216A FR2629664A1 FR 2629664 A1 FR2629664 A1 FR 2629664A1 FR 8900216 A FR8900216 A FR 8900216A FR 8900216 A FR8900216 A FR 8900216A FR 2629664 A1 FR2629664 A1 FR 2629664A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- housing according
- housing
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
Boîtier pour circuits hybrides avec traversées électriques métalliques, procurant un encapsulage hermétique avec remplissage de gaz protecteur. Le substrat 1 forme en même temps le fond du boîtier et porte dans la zone de son bord extérieur 7 une ou plusieurs couches dont au moins une est constituée d'une matière adaptée pour la liaison avec le couvercle métallique du boîtier. Le substrat 1 est avantageusement en céramique qui porte sur la face tournée vers l'espace intérieur un dessin 11 en couche épaisse pour des circuits à intégration monolithique et d'autres éléments 9. Applications : notamment aux circuits électroniques ou opto-électroniques en couche épaisse sur substrat isolant, dans les domaines aéronautique, astronautique et de l'armement.
Description
BoLtier Dour circuits hybrides La présente Invention concerne un DOltier
pour circuits hybrides, notamment des circuits électroniques ou optoelectroniques en couche épaisse sur substrat Isolant, a traversees electriques metalliques, procurant un encapsulage hermetique avec remplissage ae gaz protecteur. De tels bottiers hermetiquement et électromagnetiquement étanches pour des composants hybrides sont utilises surtout dans les domaines aéronautique et aérospatial ainsi que dans la technique de l'armement. Il est connu de loger des circuits hybrides, constitues de composants electroniques passifs et actifs, dans un bottier métallique et de fermer ce dernier en le remplissant a'un gaz protecteur. Ici les composants sont disposes sur un substrat isolant connmmun separé. Le substrat est colle sur un fond de bottier métallique qui est pourvu de broches de traverses électriques scellées. Habituellement, les liaisons electr4ques sur les elements semi-conducteurs et les broches de connexion du boltier sont etablies en technique de connexion par fils, ce qui pose des problemes aussi bien en ce qui concerne la solidité des liaisons qu'en ce qui concerne l'espace de manoeuvre necessaire aux outils de
montage.
LVinvention a pour but de créer un bottier d'une structure simplifiée et d'une fabrication plus facile, tout en lui conferant un niveau de qualité élevé, notamment en ce qui concerne les
liaisons etabiles et l'etanchéelte du bottier.
2 5 Conformement à l'invention ce but est-atteint grace a un bottier pour circuits hybrides, dclans lequel -le substrat forme en méme temps le fond du bottier et porte dans la zone de son bord extérieur une ou plusieurs couches dclont au moins une est constituee d'une matière adaptée pour la liaison avec le couvercle éta!ique
du bottier.
Selon des modes de réalisation et aspects particuliers, non limitatifs, de l'invention: 1) le substrat formant le fond peut etre en ceramique qui porte sur la face tournee vers l'espace interieur le dessin en couche epaisse pour des circuits & Integration monolithique et d'autres éléments, 2) le dessin en couche épaisse peut etre imprime sur une face du substrat et en meme temps des traversées électriques peuvent être imprimees sous forme de couche sur les deux faces, 3) une couche métallique peut être appliquee comme protection electromagnétique sur le substrat, sur la face opposee à l'espace 1 0 intérieur, 4) des broches peuvent être soudées dans le substrat a l'endroit des traversées, a partir d'une face du substrat (a partir de l'espace intérieur), ) la couche metallique peut être evidée annulairement autour des anneaux de soudure qui entourent les broches à l'état soude, et les anneaux de soudure peuvent être formes dans le prolongement du dessin en couche épaisse sur la face du substrat opposee a la couche metallique, 6) toutes les traversées pour les broches peuvent être 2 0 disposées à l'intérieur de la superficie du substrat et du couvercle, de préférence à distance du bord extérieur de cette superficie, 7) les broches peuvent etre soudées sur une platine de support
dans le fond du bottier.
2 5 Des exemples de réalisation de l'invention son montrés dans les dessins, sur lesquels la figure 1 représente une coupe transversale du bottier avec circuit hybride, la figure 2 représente une vue en plan du circuit hybride, la figure 3 représente une vue de dessous d'une métallisation de trou, la figure 4 représente. une coupe transversale selon la figure 3, et
la figure 5 représente une vue en plan selon la figure 3.
- 3 - Comme le montre la figure 1, le bottier se compose d'un fond de bottier = substrat I en matiere isolante, comportant des trous 4 métallisés et des broches de connexion 3 soudées, et est ferme par
un couvercle métallique.
Afin d'obtenir une étanchéité hermétique du bottier, les trous de traversée sont metallisés bilateralement en sérigraphie, conmme le montre la figure 4, et les broches de connexion sont soudées dans les métallisations avec une soudure.à point de fusion élevé. Pour obtenir un blindage étanche du point de vue électromagnétique, le substrat 1 est recouvert d'une couche: Sur sa face extérieure, il est pourvu d'une couche métallique, les traversées étant formes par des évidements annulaires électriquement isolés dans la couche 5 (une distance étant prévue en 6 autour des anneaux de soudure selon la figure 3>, mais un contact électrique étant établi dans au moins un cas. Afin de pouvoir appliquer le couvercle 2 sur le bottier, le substrat 1 possede une métallisation 7 s'étendant Jusqu'a son bord, entourant l'ensemble cde l'agencement hybride et constituée d'une ou de plusieurs couches dont au moins une se compose d'une matiere
adaptée pour la liaison avec le couvercle 2.
2 0 Le substrat 1 formant le fond du bottier est en matière isolante telle que de la céramique ou du verre, des materiaux électriquement isolants habituels, tels que l'oxyde d'aluminium, le nitrite d'aluminium, l'oxyde de beryllium, l'oxyde de magnésium ou
des substrats similaires adaptes étant utilisés.
2 5 Pourles objectifs de l'invention, une résistance aux températures et une étanchéité suffisantes sont essentielles, ce qui vaut également pour le verre à utiliser. Blen entendu, 11 est possible d'utiliser égalsment du verre quartzeux, du S102, une vitroceramique ou une céramique de milicium, telle que du Si3N4 ou du SiC. Il est possible d'utllier des substrats constitués de mélanges ainsi que des aubstrats de céramique ou de verre préfabriqués, unilatéralement métallisés. Le métal pour le couvercle 2 est de préférence constitué par des métaux pouvant etre facilement reliés à la céramique, notamment un alliage disponible -4- sous la désignation commerciale "Kovar". Cet alliage ou des alliages similaires sont utilisés de préférence, car ils présentent un coefficient de dilatation thermique adapté a la ceramique. Le couvercle est relié au substrat à l'aide d'une couche de soudure, notamment sous forme d'une soudure à base d'étain dont le point de fusion se situe de préférence au- dessous de 200'C. La soudure peut etre reliée au substrat 1, dans la zone de bord 7 de ce dernier,
soit directement soit par une ou plusieurs couches intermédiaires.
Cette couche ou ces couches de liaison 7 sont de préférence 1 0 appliquées avec le circuit en couche épaisse au cours dune seule operation en serigraphie sur la face supérieure du substrat, comme le montrent les figures 1 et 2. Bien entendu, 11 est possible d'utiliser également d'autres matières qui sont connues pour la liaison entre du métal et des couches de métal et de céramique et
1 5 pour la liaison entre du métal et des couches de métal et de verre.
Dans ce cas, on choisit une soudure avec un point de fusion
superieur de 150'C, notamment une soudure a base de plomb.
Conviennent également d'autres soudures avec des points de fusion situés au-dessus de 250'C, notamment 300'C à 400'C. Lors de la sélection de la matière de liaison, 11 faut veiller à ce que pendant la fermeture hermétique du bottier à l'aide du couvercle 2, des contacts, liaisons par soudure et autres liaisons (fils de liaison)
ne soient pas chauffés plus que nécessaire.
Lors de la fabrication, on applique d'abord sur le substrat 1, 2 5 servant de fond de bottier, le circuit en couche épaisse en procedé de sérigraphie à l'aide de matières en couche épaisse connues, notamment en utilisant des pates de sérigraphie contenant des métaux précieux. Ces pâtes sont ensuite séchées dans un four approprié. La figure 4 montre un détail de la façon dont les matières de traversée ou la soudure sont appliquées dclans les trous 4 pour souder des broches 3 de section ronde, carrée ou rectangulaire, et 11 est visible que la métallisation est effectuée à partir des deux faces du substrat. Cette liaison par soudure est également complètement étanche. Ensuite, un robot de montage SMD (Surface
-- 5 -
Mounter Device) lnstalle les composants semi-conducteurs sur le dessin en couche épaisse 11. Les liaisons peuvent etre établies au moyen de fils de liaison 10 allant du composant 8 au dessin en couche épaisse 11. Selon la figure 5, des anneaux de soudure sont formes sur la face de l'espace intérieur du substrat 1, dans le
prolongement du dessin en couche épaisse.
Les avantages obtenus avec l'invention sont notamment les suivants: simplification de la structure des bottiers; - diminution des coOts de fabrication éleves des boltiers; - élimination des coOts d'outillage éleves pour des dimensions spécifiques; - élimination du scellement coûteux des broches de traversée; - élimination de résistances de contact thermiques, comme elles 1 5 apparaissent lors du collage en raison de la couche de colle; - augmentation de la fiabilité par l'élimination du degazage de la colle; - elimination des liaisons 10 par fils du substrat I aux broches de traversée 3, ces liaisons étant remplacées par les liaisons Il par
pistes conductives beaucoup plus fiables, imprimées en.
sérigraphie; - les broches de connexion peuvent etre montées directement à l'endroit ou elles sont nécessaires, ce qui permet d'obtenir des trajets électriques courts optimaux entre le composant et une 2 5 platine de support, non représentée, pour le bottier; - tout en conservant la même surface de base du substrat, on dispose de plus de place pour les pistes conductives et les composants; - dans l'ensemble, l'élimination du fond de bottier métallique
permet d'obtenir une diminution de poids considérable.
Claims (8)
1. Boîtier pour circuits hybrides, notamment des circuits électroniques ou opto-électroniques en couche épaisse sur substrat isolant, à traversées électriques métalliques, procurant un encapsulage hermétique dans lequel le substrat forme en même temps le fond du boîtier, caractérisé en ce que le substrat (1) porte dans la zone de son bord extérieur (7) une ou plusieurs couches dont au moins une est constituée d'une matière adaptée au coefficient de dilation du substrat pour la liaison avec le couvercle métallique (2) du boîtier, et que le substrat (1) comporte une couche métallique (5) déposée sur sa face extérieure au
boîtier et formant protection électromagnétique.
2. Boîtier selon la revendication 1, caractérisé en ce que le substrat (1) formant le fond est en céramique qui porte sur la face tournée vers l'espace intérieur le dessin (11) en couche épaisse pour des circuits à intégration
monolithique et d'autres éléments (9).
3. Boîtier selon la revendication 1 ou 2, caractérisé en ce que le dessin (11) en couche épaisse est imprimé sur une face du substrat (1) et en même temps des traversées électriques (4) sont imprimées sous forme de couche sur les
deux faces (fig. 4).
4. Boîtier selon l'une quelconque des revendications
précédentes, caractérisé en ce qu'une couche métallique (5) est appliquée comme protection électromagnétique sur le
substrat (1), sur la face opposée à l'espace intérieur.
5. Boîtier selon l'une quelconque des revendications
précédentes, caractérisé en ce que des broches (3) sont soudées dans le substrat (1) à l'endroit des traversées (4), à partir d'une face du substrat (à partir de l'espace intérieur).
6. Boîtier selon la revendication 5, caractérisé en ce que la couche métallique (5) est évidée annulairement (6) (fig.3) autour des anneaux de soudure qui entourent les broches (3) à l'état soudé, et les anneaux de soudure (fig. 5) sont formés dans le prolongement du dessin (11) en couche épaisse sur la face du substrat (1) opposée à la
couche métallique (5).
7. Boîtier selon la revendication 5 ou 6, caractérisé en ce que toutes les traversées (4) pour les broches (3)'sont disposées à l'intérieur de la surperficie du substrat (1) et du couvercle (2), de préférence à distance du bord
extérieur de cette superficie.
8. Boîtier selon l'une quelconque des revendications
à 7, caractérisé en ce que les broches (3) peuvent être
soudées sur une platine de support dans le fond du boitier.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3811313A DE3811313A1 (de) | 1988-04-02 | 1988-04-02 | Gehaeuse fuer hybrid-schaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2629664A1 true FR2629664A1 (fr) | 1989-10-06 |
FR2629664B1 FR2629664B1 (fr) | 1993-12-03 |
Family
ID=6351355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8900216A Expired - Fee Related FR2629664B1 (fr) | 1988-04-02 | 1989-01-10 | Boitier pour circuits hybrides |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3811313A1 (fr) |
FR (1) | FR2629664B1 (fr) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2654891A1 (fr) * | 1989-11-20 | 1991-05-24 | Alcatel Radiotelephone | Blindage pour circuit radiofrequence. |
EP0484032A2 (fr) * | 1990-10-29 | 1992-05-06 | Hewlett-Packard Company | Micro-plaquette comprenant un élément électrique dans une vavité scellée |
EP0519767A2 (fr) * | 1991-09-19 | 1992-12-23 | Nokia Mobile Phones Ltd. | Un assemblage sur une plaque de circuit |
WO1996035233A1 (fr) * | 1995-05-05 | 1996-11-07 | Blaupunkt-Werke Gmbh | Capot pour composant electronique |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3941680A1 (de) * | 1989-12-18 | 1991-06-20 | Telefunken Electronic Gmbh | Kunststoffgehaeuse fuer elektronische bauteile |
DE4345594B4 (de) * | 1993-06-14 | 2011-08-11 | EMI-tec Elektronische Materialien GmbH, 12277 | Verfahren zur Herstellung eines eine Abschirmung gegen elektromagnetische Abstrahlung aufweisenden Gehäuses |
DE4436903C2 (de) * | 1994-10-15 | 2003-10-30 | Daimler Chrysler Ag | Anordnung zur elektromagnetischen Abschirmung von elektronischen Schaltungen und Verfahren zur Herstellung einer solchen Anordnung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1361176A (en) * | 1971-07-05 | 1974-07-24 | Smiths Industries Ltd | Electrical devices |
DE3304215A1 (de) * | 1983-01-20 | 1984-07-26 | LGZ Landis & Gyr Zug AG, Zug | Keramikgehaeuse fuer einen hybridschaltkreis |
FR2585881A1 (fr) * | 1985-08-02 | 1987-02-06 | Rose Elektrotech Gmbh | Boitier pour un circuit hybride |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3604882A1 (de) * | 1986-02-15 | 1987-08-20 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul und verfahren zur herstellung des moduls |
-
1988
- 1988-04-02 DE DE3811313A patent/DE3811313A1/de active Granted
-
1989
- 1989-01-10 FR FR8900216A patent/FR2629664B1/fr not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1361176A (en) * | 1971-07-05 | 1974-07-24 | Smiths Industries Ltd | Electrical devices |
DE3304215A1 (de) * | 1983-01-20 | 1984-07-26 | LGZ Landis & Gyr Zug AG, Zug | Keramikgehaeuse fuer einen hybridschaltkreis |
FR2585881A1 (fr) * | 1985-08-02 | 1987-02-06 | Rose Elektrotech Gmbh | Boitier pour un circuit hybride |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2654891A1 (fr) * | 1989-11-20 | 1991-05-24 | Alcatel Radiotelephone | Blindage pour circuit radiofrequence. |
EP0429037A1 (fr) * | 1989-11-20 | 1991-05-29 | Alcatel Radiotelephone | Blindage pour circuit radiofréquence |
EP0484032A2 (fr) * | 1990-10-29 | 1992-05-06 | Hewlett-Packard Company | Micro-plaquette comprenant un élément électrique dans une vavité scellée |
EP0484032A3 (en) * | 1990-10-29 | 1992-12-23 | Hewlett-Packard Company | Microchip with electrical element in sealed cavity |
US5490628A (en) * | 1990-10-29 | 1996-02-13 | Hewlett-Packard Company | Microchip assembly with electrical element in sealed cavity |
EP0519767A2 (fr) * | 1991-09-19 | 1992-12-23 | Nokia Mobile Phones Ltd. | Un assemblage sur une plaque de circuit |
EP0519767A3 (en) * | 1991-09-19 | 1993-01-20 | Nokia Mobile Phones Ltd. | A circuit board assembly |
US5400949A (en) * | 1991-09-19 | 1995-03-28 | Nokia Mobile Phones Ltd. | Circuit board assembly |
US5442521A (en) * | 1991-09-19 | 1995-08-15 | Nokia Mobile Phones Ltd. | Circuit board assembly |
WO1996035233A1 (fr) * | 1995-05-05 | 1996-11-07 | Blaupunkt-Werke Gmbh | Capot pour composant electronique |
Also Published As
Publication number | Publication date |
---|---|
DE3811313C2 (fr) | 1992-12-10 |
DE3811313A1 (de) | 1989-10-19 |
FR2629664B1 (fr) | 1993-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1655803B1 (fr) | Dispositif d'antenne haute fréquence et procédé de fabrication | |
KR100504451B1 (ko) | 이종 재료 접합체 및 그 제조 방법 | |
US20040266048A1 (en) | Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices | |
US20020090803A1 (en) | Electrical or electronic component encapsulated in a sealed manner and process for producing it | |
FR2740610A1 (fr) | Dispositif a semiconducteurs comportant un dispositif de puissance et un dispositif de commande formes sur des cadres de montage | |
KR100271113B1 (ko) | 글래스/금속 패키지 및 그 제조 방법 | |
JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
KR20160065864A (ko) | 금속-세라믹 땜납 연결을 생성하는 방법 | |
US7524704B2 (en) | Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam | |
FR2629664A1 (fr) | Boitier pour circuits hybrides | |
US3941916A (en) | Electronic circuit package and method of brazing | |
US5942796A (en) | Package structure for high-power surface-mounted electronic devices | |
EP0660449A2 (fr) | Traversée électrique, sa fabrication et appareil utilisant cette traversée | |
US7884289B2 (en) | Method for manufacturing an electronic assembly; an electronic assembly, a cover and a substrate | |
US5926084A (en) | Electric fuse and method of making the same | |
FR2822338A1 (fr) | Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee | |
FR2659494A1 (fr) | Composant semiconducteur de puissance, dont la puce est montee a l'envers. | |
JPH01168045A (ja) | 気密封止回路装置 | |
US5201456A (en) | Process for assembly of a metal can on a substrate bearing an integrated circuit | |
JP2005274560A (ja) | 放射線検出器用フィルタの実装方法 | |
USH260H (en) | Metallization for hermetic sealing of ceramic modules | |
JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
FR3144483A1 (fr) | Module électronique de puissance multi-étages et hermétique | |
JPS5917542B2 (ja) | 半導体装置の気密封止組立方法 | |
KR100618540B1 (ko) | 금속덮개 봉지형 반도체 칩 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CA | Change of address | ||
CD | Change of name or company name | ||
ST | Notification of lapse | ||
CA | Change of address | ||
CD | Change of name or company name |