DE10138754A1 - Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung - Google Patents

Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Info

Publication number
DE10138754A1
DE10138754A1 DE10138754A DE10138754A DE10138754A1 DE 10138754 A1 DE10138754 A1 DE 10138754A1 DE 10138754 A DE10138754 A DE 10138754A DE 10138754 A DE10138754 A DE 10138754A DE 10138754 A1 DE10138754 A1 DE 10138754A1
Authority
DE
Germany
Prior art keywords
component
semiconductor
carrier substrate
contact elements
connection side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10138754A
Other languages
English (en)
Inventor
Wolfgang Nuechter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10138754A priority Critical patent/DE10138754A1/de
Publication of DE10138754A1 publication Critical patent/DE10138754A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird vorgeschlagen, bei einer Anordnung, umfassend ein Trägersubstrat (1) mit darauf aufgebrachten Kontaktflächen (7) und wenigstens ein Halbleiter-IC-Bauelement (2), das mit ersten Kontaktelementen (8), welche von seiner dem Trägersubstrat (1) zugewandten Anschlußseite (12) abstehen, mit den Kontaktflächen (7) des Trägersubstrats (1) elektrisch leitend verbunden ist, wenigstens ein Halbleiter-Bauelement (3) mit zweiten Kontaktelementen (9), welche von seiner dem Halbleiter-IC-Bauelement (2) zugewandten Seite (13) abstehen, mit der dem Trägersubstrat (1) zugewandten Anschlußseite (12) des Halbleiter-IC-Bauelements (2) elektrisch leitend zu verbinden.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelementen mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen sowie ein Verfahren zur Herstellung einer solchen Anordnung.
  • Es ist bereits bekannt, ungehäuste Halbleiter-IC-Bauelemente in der sogenannten Flip-Chip-Technik auf ein Trägersubstrat aufzubringen. Hierbei werden die Halbleiter-IC-Bauelemente auf der Anschlußseite mit Kontaktelementen in Form von Löthöckern (Solder bumps) oder mit elektrisch leitfähigen Klebertropfen versehen und anschließend mit der Anschlußseite nach unten gewandt und mit Kontaktflächen auf dem Trägersubstrat elektrisch leitend verbunden. Als Trägersubstrate werden Leiterplatten aus Epoxidharz oder keramische Träger verwandt. Derartige Anordnungen von Halbleiter-IC-Bauelementen auf Trägersubstraten sind beispielsweise aus der EP 977 253 A2 bekannt. Vorteile der Flip-Chip-Technik sind der geringe Raumbedarf der elektrischen Kontaktierung zwischen den Halbleiter-IC-Bauelementen und dem Trägersubstrat und die kurzen elektrischen Verbindungswege, welche recht unempfindlich gegen elektromagnetische Störeinstrahlungen sind. Mehrere Halbleiter-IC-Bauelemente und weitere Halbleiter-Bauelemente, wie beispielsweise Halbleiter-Sensoren werden im Stand der Technik nebeneinander auf die Bestückungsseite des Trägersubstrats aufgebracht, wobei die elektrische Verbindung zwischen den Bauelementen über die Leiterbahnverdrahtung des Trägersubstrats in einer oder in mehreren Verdrahtungsebenen des Trägersubstrats erfolgt.
    • Vorteile der Erfindung
  • Die erfindungsgemäße Anordnung mit den kennzeichnenden Merkmalen des Anspruchs 1 hat den Vorteil, daß am Bestückungsort eines Halbleiter-IC-Bauelements auf dem Trägersubstrat wenigstens ein Halbleiter-IC-Bauelement und zusätzlich ein auf dieses aufgesetztes Halbleiter-Bauelement angeordnet wird, wodurch der zur Aufbringung benötigte Platzbedarf auf der Bestückungsseite des Trägersubstrats stark reduziert werden kann. Erreicht wird dies dadurch, daß das Halbleiter-Bauelement mit der Anschlußseite des Halbleiter-IC-Bauelement in Flip-Chip-Technik elektrisch und mechanisch verbunden wird, mit welcher Anschlußseite das Halbleiter-IC-Bauelement dem Trägersubstrat zugewandt ist. Das Halbleiter-Bauelement ist entweder in dem schmalen Spalt zwischen der Anschlußseite des Halbleiter-IC-Bauelements und der Bestückungsseite des Trägersubstrats angeordnet oder in einer Aussparung des Trägersubstrats unterhalb der Anschlußseite des Halbleiter-IC- Bauelements. Vorteilhaft sind das Halbleiter-IC-Bauelement und das Halbleiter-Bauelement über kurze Kontaktelemente in Form von Solder bumps oder elektrisch leitende Klebertropfen miteinander elektrisch leitend verbunden, so daß Signallaufzeiten zwischen den beiden Bauelementen verkürzt und Störeinflüsse durch die kurzen Verbindungswege minimiert werden.
  • Weiterentwicklungen und vorteilhafte Ausführungsbeispiele der Erfindung sind in den nachgeordneten Ansprüchen beschrieben.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung erläutert. Es zeigt
  • Fig. 1 einen Ausschnitt aus einem Querschnitt durch eine Anordnung mit einem Trägersubstrat und mit einem Halbleiter-IC- Bauelement nach dem Stand der Technik,
  • Fig. 2 einen Ausschnitt aus einem Querschnitt durch ein erstes Ausführungsbeispiel einer erfindungsgemäße Anordnung mit einem Trägersubstrat und einem Halbleiter-IC-Bauelementen mit einem daran festgelegten weiteren Halbleiter-IC-Bauelement,
  • Fig. 2 einen Ausschnitt aus einem Querschnitt durch ein zweites Ausführungsbeispiel einer erfindungsgemäße Anordnung mit einem Trägersubstrat und einem Halbleiter-IC-Bauelementen mit einem daran festgelegten weiteren Halbleiter-IC-Bauelement.
    • Beschreibung der Ausführungsbeispiele
  • Fig. 1 zeigt eine im Stand der Technik bekannte Anordnung mit einem Flip-Chip-Bauelement auf einem Trägersubstrat, welches beispielsweise eine Leiterplatte sein kann. Das Trägersubstrat 1 weist auf seiner zur Aufbringung von Halbleiter-IC- Bauelementen 2 vorgesehenen Bestückungsseite 5 Kontaktflächen 7 auf, welche mit Leiterbahnen 17 auf der Bestückungsseite 5 elektrisch leitend verbunden sind. Die elektrische Verbindung der übrigen elektronischen Schaltungsteile auf der Bestückungsseite 5 mit den Halbleiter-IC-Bauelementen 2 erfolgt über die Leiterbahnverdrahtung auf der Bestückungsseite und/oder den inneren Lagen des Trägersubstrats 1. Ein Halbleiter-IC-Bauelement 2, welches als Flip-Chip-Bauelement ausgebildet ist, weist eine Anschlußseite 12 und eine davon abgewandte Seite 11 auf. Das Halbleiter-IC-Bauelement 2 ist auf der Anschlußseite 12 mit Kontaktelementen 8 in Form von Lötkontakten, sogenannten Solder bumps versehen, welche von der Anschlußseite 12 abstehen. Das Halbleiter-IC-Bauelement 2 ist mit der Anschlußseite 12 nach unten gewandt und mit den Kontaktelementen 8 auf Kontaktflächen 7 des Trägersubstrats 1 aufgesetzt. Nach der Bestückung mit mehreren Halbleiter-IC- Bauelementen wird das Trägersubstrat einem Reflow-Ofen zugeführt, in dem durch Erwärmen der ganzen Anordnung die Lötkontakte 8 aufgeschmolzen und die Halbleiter-IC-Bauelemente 2 mit den Kontaktflächen 7 des Trägersubstrats elektrisch verbunden werden. Zur mechanischen Stabilisierung wird anschließend ein kapillar fließfähiger Kleber 20 in den Spalt zwischen der Anschlußseite 12 des Halbleiter-IC-Bauelements 2 und der Bestückungsseite 5 des Trägersubstrats eingebracht, welcher den Spalt vollständig ausfüllt. Anstelle der Lötkontakte 8 ist es im Stand der Technik auch bekannt Tropfen eines elektrisch leitfähigen Klebers zu verwenden, der nach Aufbringung des Halbleiter-IC-Bauelements 2 auf das Trägersubstrat ausgehärtet wird.
  • Fig. 2 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Anordnung. Die dem Trägersubstrat 12 zugewandte Anschlußseite 12 eines Halbleiter-IC-Bauelements 2 ist über mehrere Kontaktelemente 9 in Form von Lötkontakten mit einem Halbleiter-Bauelement 3 verbunden, welches in diesem Ausführungsbeispiel ein zweites Halbleiter-IC-Bauelement ist. Beide Halbleiter-IC-Bauelemente sind in diesem Ausführungsbeispiel als ungehäuste Flip-Chip-Bauelemente ausgebildet. Mit dem jeweiligen integrierten Schaltkreis (IC) des Halbleiter-IC- Bauelements verbundene Anschlußmetallisierungen zur Aufbringung von Kontaktelementen sind jeweils auf der Anschlußseite 12, 13 der Flip-Chip-Bauelemente ausgebildet. Wie in Fig. 2 zu erkennen ist, sind die seitlichen Abmessungen des zweiten Halbleiter-IC-Bauelements 3 kleiner als die seitlichen Abmessungen des ersten Halbleiter-IC-Bauelements 2, so daß die Anschlußseite 12 des ersten Halbleiter-IC-Bauelements 2 seitlich ein Stück über die Abmessungen des zweiten Halbleiter- IC-Bauelements 3 hinausragt. Der über das zweite Halbleiter- IC-Bauelement 3 hinausragende Bereich der Anschlußseite 12 des ersten Halbleiter-IC-Bauelements 2 ist mit ersten Kontaktelementen 8 in Form von Lötkontakten versehen, welche mit Kontaktflächen 7 auf der Bestückungsseite 5 des Trägersubstrats 1 durch Reflow-Löten verlötet sind.
  • Wie in Fig. 2 zu erkennen ist, ist das zweite Halbleiter-IC- Bauelement 3 vorteilhaft in einer Aussparung 10 unterhalb des ersten Halbleiter-IC-Bauelements 2 angeordnet. Durch die in Fig. 2 gezeigte Anordnung wird insgesamt ein recht kompakter Aufbau ermöglicht, welcher weder in seiner Flächenausdehnung auf der Bestückungsseite 5 des Trägersubstrats noch im Abstand von der Bestückungsseite mehr Raum beansprucht als der in Fig. 1 gezeigte bekannte Aufbau. Falls das zweite Halbleiter-IC-Bauelement 3 sehr schmal ausgebildet ist und die ersten Kontaktelemente 8 recht große Löthöcker ausbilden, kann auf die Aussparung 10 auch verzichtet werden. Das zweite Halbleiter-IC-Bauelement 3 ist dann in dem schmalen Spalt zwischen der Anschlußseite 12 des ersten Halbleiter-IC- Bauelements 2 und der Bestückungsseite 5 des Trägersubstrats 1 angeordnet.
  • Wie weiterhin in Fig. 2 zu erkennen ist, ist ein kapillar fließfähiger Kleber 20 in den Spalt zwischen dem Halbleiter- IC-Bauelement 2 und der Bestückungsseite 5 eingebracht, wobei der Kleber 20 auch in die Aussparung 10 eindringen kann, so daß die der Innenwandung der Aussparung zugewandten Seitenwände 15 des zweiten Halbleiter-IC-Bauelements 3 über den Kleber 20 mit der Innenwandung der Aussparung verbunden sind.
  • Das Halbleiter-Bauelement 3 kann, wie in diesem Ausführungsbeispiel ein zweites Halbleiter-IC-Bauelement sein, beispielsweise eine Speichererweiterung des ersten Halbleiter- IC-Bauelements 2. In einem anderen Ausführungsbeispiel kann das Halbleiter-Bauelement auch ein Sensor-Bauelement auf Halbleiterbasis sein, beispielsweise ein mikromechanischer Sensor und insbesondere ein Drehratensensor oder Beschleunigungssensor. Das zweite Halbleiter-Bauelement kann aber auch ein anderes elektronisches Bauelement auf Halbleiter-Basis sein, welches in Flip-Chip-Technik mit dem Halbleiter-IC- Bauelement verbunden werden kann.
  • Die ersten Kontaktelemente 8 und die zweiten Kontaktelemente 9 können in mehreren Reihen angeordnet sein. Fig. 3 zeigt ein Ausführungsbeispiel mit insgesamt vier Reihen von ersten Kontaktelementen 8, von denen jeweils zwei Reihen in bezug auf die Aussparung 10 gegenüberliegend angeordnet sind. Dazwischen sind die zweiten Kontaktelemente 9 in mehreren Reihen angeordnet. Anstelle der als Lötkontakte ausgebildeten Kontaktelemente 8, 9 können auch Klebertropfen aus einem elektrisch leitfähigen Kleber verwandt werden.
  • Bei der Herstellung der in Fig. 2 oder Fig. 3 gezeigten Anordnung wird wie folgt verfahren. Zunächst wird das Halbleiter-IC-Bauelement 2 zusammen mit weiteren Halbleiter-IC- Bauelementen auf einem Halbleiter-Wafer im Nutzen gefertigt. Anschließend werden vor dem Vereinzeln auf der Anschlußseite 12 vorhandene Anschlußmetallisierungen der Halbleiter-IC- Bauelemente 2 mit Löthöckern versehen. Schließlich werden die Halbleiter-Bauelemente 3, beispielsweise weitere Halbleiter-IC-Bauelemente, mit ihren auf der zur Kontaktierung vorgesehenen Seite 13 vorhandenen Anschlußmetallisierungen auf die Kontaktelemente 9 des zugeordneten ersten Halbleiter-IC- Bauelemente 2 aufgesetzt und in einem ersten Reflow-Lötverfahren mit diesen verlötet. Nun kann in den Zwischenraum zwischen der Anschlußseite 12 eines ersten Halbleiter-IC- Bauelements 2 und der dem ersten Halbleiter-IC-Bauelement 2 zugewandten Seite 13 eines zweiten Halbleiter-IC-Bauelements 3 ein Kleber eingebracht werden. Die Einbringung eines Klebers in diesem Stadium ist optional und kann auch entfallen. So weit noch nicht geschehen, wird nun das erste Halbleiter- IC-Bauelement 2 in seinem Randbereich mit den ersten Kontaktelementen 8 in Form von Löthöckern versehen. Es ist jedoch vorteilhaft, die ersten Kontaktelemente 8 gleichzeitig mit den zweiten Kontaktelementen 9 auf dem ersten Halbleiter-IC- Bauelement 2 herzustellen. Während des ersten Reflow- Lötverfahrens werden die ersten Kontaktelemente 8 dann lediglich aufgeschmolzen und erstarren anschließend wieder.
  • Die ersten Halbleiter-IC-Bauelemente 2 werden schließlich vereinzelt, so daß mehrere Baugruppen aus jeweils einem ersten Halbleiter-IC-Bauelement 2 und einem mit diesem verbundenen zweiten Halbleiter-IC-Bauelement 3 entstehen. Die auf diese Weise aus erstem Halbleiter-IC-Bauelement 2 und zweitem Halbleiter-IC-Bauelement 3 gebildete Baugruppe wird mit den ersten Kontaktelementen 8 direkt auf die Kontaktflächen 7 eines Trägersubstrats 1 aufgesetzt, wobei das zweite Halbleiter-IC-Bauelement 3 mit der nach unten gewandten Seite 14 in eine Aussparung 10 des Trägersubstrats eindringt. Schließlich wird das erste Halbleiter-IC-Bauelement 2 in einem zweiten Reflow-Lötprozeß mit den Kontaktflächen 7 verlötet und danach ein Kleber 20 in den Zwischenraum zwischen der Anschlußseite 12 des ersten Halbleiter-IC-Bauelements 2 und der Bestückungsseite 5 des Trägersubstrats eingebracht, welcher auch in die Aussparung 10 eindringen kann und den Bereich zwischen den Seitenwänden 15 und der Innenwandung der Ausnehmung 10 auffüllen kann.
  • Natürlich ist es auch möglich die ersten Kontaktelemente 8 zunächst auf den Kontaktflächen 7 des Trägersubstrats 1 zu erzeugen und anschließend die aus dem ersten Halbleiter-IC- Bauelement und dem zweiten Halbleiter-IC-Bauelement gebildete Baugruppe mit der Anschlußseite 12 des ersten Halbleiter-IC- Bauelements 2 auf die Kontaktelemente 8 auf dem Trägersubstrat aufzusetzen. Die ersten Kontaktelemente 8 können daher zeitlich auch vor den zweiten Kontaktelementen 9 hergestellt werden. Weiterhin ist es möglich, die zweiten Kontaktelemente 9 auf der zur Kontaktierung vorgesehenen Seite 13 des zweiten Halbleiter-IC-Bauelements 3 zu erzeugen und das zweite Halbleiter-IC-Bauelement 3 dann mit den davon abstehenden zweiten Kontaktelementen 9 auf die zugeordneten Metallisierungen auf der Anschlußseite 12 des ersten Halbleiter-IC-Bauelements 2 aufzusetzen.

Claims (10)

1. Anordnung, umfassend ein Trägersubstrat (1) mit darauf aufgebrachten Kontaktflächen (7) und wenigstens ein Halbleiter-IC-Bauelement (2), das mit ersten Kontaktelementen (8), welche von seiner dem Trägersubstrat (1) zugewandten Anschlußseite (12) abstehen, direkt mit den Kontaktflächen (7) des Trägersubstrats (1) elektrisch leitend verbunden ist, dadurch gekennzeichnet, daß wenigstens ein Halbleiter- Bauelement (3) mit zweiten Kontaktelementen (9), welche von seiner dem Halbleiter-IC-Bauelement (2) zugewandten Seite (13) abstehen, mit der dem Trägersubstrat (1) zugewandten Anschlußseite (12) des Halbleiter-IC-Bauelements (2) elektrisch leitend verbunden ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiter-Bauelement (3) in einer Aussparung (10) des Trägersubstrats (1) angeordnet ist.
3. Anordnung nach einem der Ansprüche 1 bis 2 dadurch gekennzeichnet, daß in den Zwischenraum zwischen der dem Trägersubstrat (1) zugewandten Anschlußseite (12) des wenigstens einen Halbleiter-IC-Bauelementes (2) und der dem Halbleiter-IC-Bauelement (2) zugewandten Seite (5) des Trägersubstrats (1) ein Kleber (20), insbesondere ein Kapillarkleber, eingebracht ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Kleber (20) soweit in die Aussparung (10) eingebracht ist, daß die der Innenwandung der Aussparung (10) zugewandten Seitenwände (15) des Halbleiter-Bauelements (3) über den Kleber (20) mit der Innenwandung der Aussparung verbunden sind.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten und/oder zweiten Kontaktelemente (8, 9) aus Lot oder aus einem elektrisch leitfähigen Klebet hergestellt sind.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Halbleiter-Bauelement ein zweites Halbleiter-IC-Bauelement oder ein Sensorelement auf Halbleiterbasis ist.
7. Verfahren zur Herstellung einer Anordnung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Schritte:
1. Erzeugung von zweiten Kontaktelementen (9) auf der Anschlußseite (12) eines Halbleiter-IC-Bauelements (2) und/oder auf der zur Kontaktierung vorgesehenen Seite (13) eines Halbleiter-Bauelementes (3),
- Herstellen einer elektrischen Verbindung zwischen der zur Kontaktierung vorgesehenen Seite (13) des Halbleiter- Bauelements (3) und der Anschlußseite (12) des Halbleiter- IC-Bauelements (2) mittels der zweiten Kontaktelemente (9), Erzeugung von ersten Kontaktelementen (8) auf der Anschlußseite (12) des Halbleiter-IC-Bauelements (2) außerhalb des für die Aufbringung des Halbleiter-Bauelements (3) vorgesehenen Bereichs und/oder auf den Kontaktflächen (7) des Trägersubstrats (1), welcher Schritt vor, nach oder insbesondere gleichzeitig mit der Erzeugung der zweiten Kontaktelemente (9) durchgeführt werden kann,
- Aufsetzen der aus dem Halbleiter-IC-Bauelement (2) und dem Halbleiter-Bauelement (3) gebildeten Baugruppe auf das Trägersubstrat (1) und Herstellen einer elektrischen Verbindung zwischen der Anschlußseite (12) des Halbleiter-IC- Bauelements (2) und den Kontaktflächen (7) auf der Bestückungsseite (5) des Trägersubstrats (1) mittels der ersten Kontaktelemente (8).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach der Herstellung einer elektrischen Verbindung zwischen der zur Kontaktierung vorgesehenen Seite (13) des Halbleiter-Bauelements (3) und der Anschlußseite (12) des Halbleiter-IC-Bauelements (2) ein Kleber (20), insbesondere ein Kapillarkleber, in den Zwischenraum zwischen der Anschlußseite (12) des Halbleiter-IC-Bauelements (2) und der zur Kontaktierung vorgesehenen Seite (13) des Halbleiter-Bauelements (3) eingebracht wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach dem Herstellen einer elektrischen Verbindung zwischen der Anschlußseite (12) des Halbleiter-IC-Bauelements (2) und den Kontaktflächen (7) in den Zwischenraum zwischen der Anschlußseite (12) des Halbleiter-IC-Bauelementes (2) und der dem Halbleiter-IC-Bauelement zugewandten Seite (5) des Trägersubstrats ein Kleber (20), insbesondere ein Kapillarkleber, eingebracht wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß beim Aufsetzten der aus dem Halbleiter-IC- Bauelement (2) und dem Halbleiter-Bauelement (3) gebildeten Baugruppe auf das Trägersubstrat (1) das Halbleiter- Bauelement (3) in eine Aussparung (10) des Trägersubstrats eingesetzt wird.
DE10138754A 2001-08-07 2001-08-07 Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung Ceased DE10138754A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10138754A DE10138754A1 (de) 2001-08-07 2001-08-07 Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10138754A DE10138754A1 (de) 2001-08-07 2001-08-07 Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Publications (1)

Publication Number Publication Date
DE10138754A1 true DE10138754A1 (de) 2003-02-20

Family

ID=7694671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10138754A Ceased DE10138754A1 (de) 2001-08-07 2001-08-07 Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Country Status (1)

Country Link
DE (1) DE10138754A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007007503A1 (de) 2007-02-15 2008-08-21 Robert Bosch Gmbh Bauelementanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007007503A1 (de) 2007-02-15 2008-08-21 Robert Bosch Gmbh Bauelementanordnung
US7838981B2 (en) 2007-02-15 2010-11-23 Robert Bosch Gmbh Component assembly

Similar Documents

Publication Publication Date Title
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE19928788A1 (de) Elektronische Keramikkomponente
DE102005046280A1 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE4326104A1 (de) Elektrische Baugruppe
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE10138754A1 (de) Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
WO2005074337A1 (de) Elektronisches bauelement auf einem trägerelement
DE19744297A1 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10343255B4 (de) Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
WO2010118945A1 (de) Multichip-sensormodul und verfahren zu dessen herstellung
DE10048489C1 (de) Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE19962628A1 (de) Halbleiterbautelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection