DE19744297A1 - Gehäustes Bauelement und Verfahren zu dessen Herstellung - Google Patents

Gehäustes Bauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19744297A1
DE19744297A1 DE19744297A DE19744297A DE19744297A1 DE 19744297 A1 DE19744297 A1 DE 19744297A1 DE 19744297 A DE19744297 A DE 19744297A DE 19744297 A DE19744297 A DE 19744297A DE 19744297 A1 DE19744297 A1 DE 19744297A1
Authority
DE
Germany
Prior art keywords
substrate
component
main surface
opening
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19744297A
Other languages
English (en)
Inventor
Herbert Prof Dr Dr Reichl
Rolf Dipl Phys Aschenbrenner
Frank Dr Ing Ansorge
Karl-Friedrich Dipl Ing Becker
Ralf Dipl Ing Ehrlich
Hermann Dr Ing Oppermann
Ghassem Dipl Ing Azdasht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19744297A priority Critical patent/DE19744297A1/de
Publication of DE19744297A1 publication Critical patent/DE19744297A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein gehäustes Bauelement, insbesondere auf ein stapelbares, gehäustes elektronisches Bauelement, und auf ein Verfahren zur Her­ stellung desselben.
Im Stand der Technik sind eine Vielzahl von kunststoffver­ kapselten Gehäusen für Einzelchips bekannt. Diese bekannten kunststoffverkapselten Gehäuse schließen beispielsweise DIP-Gehäuse (DIP = Dual-In-Line Package = Doppelreihenan­ schluß-Gehäuse), PLCC-Gehäuse (PLCC = . . .), sowie QFP-Ge­ häuse (QFP = . . .) ein. Für den Aufbau von Mehrfach-Chip-Mo­ dulen (MCM = Multi-Chip-Modul) und von Einzelchips mit einer hohen Anzahl von Eingängen und Ausgängen (hohe I/O-Zahl; I/O = Input/Output = Eingang/Ausgang) ist die BGA-Gehäusegeome­ trie (BGA = Ball Grid Array) bekannt. Verschiedene CSP-Bau­ steine (CSP = Chip Size Package = Gehäuse mit Chip-Größe) sind im Stand der Technik bekannt und sind für die dreidi­ mensionale Montage geeignet. Ein CSP-Baustein basiert auf Anschlußleitungsrahmen (Leadframes) und ermöglicht eine dreidimensionale Montage. Dieser auf Anschlußleitungsrahmen basierende CSP-Baustein ist jedoch lediglich für eine ge­ ringe Anzahl von Eingängen/Ausgängen (niedrige I/O-Zahl) ge­ eignet. Ein weiterer CSP-Baustein, der für eine dreidimen­ sionale Montage geeignet ist, ermöglicht diese mittels peri­ pher angebrachter Lotkugeln. Wiederum ein weiterer CSP-Bau­ stein weist eine Waferebene auf, mittels der eine Umver­ drahtung von innerhalb des Bausteins verlaufenden Leitungen auf die Rückseite des Gehäuses erfolgt.
Die Nachteile der oben beschriebenen Gehäusungen für Einzel­ chips oder Mehr-Chip-Module bestehen zum einen in dem großen Flächenbedarf der Standard-Kunststoffgehäuse und der BGA-Ge­ häuse, was aus dem ebenen (zweidimensionalen) Aufbau der Schaltungen resultiert. Ein Nachteil der CSP-Bausteine be­ steht darin, daß diese ausschließlich für Einzelchiplösungen verwendbar sind. Wiederum ein weiterer Nachteil besteht dar­ in, daß die oben beschriebene Umverdrahtung auf die Rücksei­ te eines Bauteils insbesondere für Multi-Chip-Module nur mit einem sehr hohen technischen Aufwand erreichbar ist. Nach­ teilhaft ist ferner, daß bei der Verwendung von zueinander nicht vollständig kompatiblen Bauteilen, wie beispielsweise Durchgangslöchern und SMD-Bausteinen (SMD = Surface Mounted Device = oberflächenbefestigtes Bauelement), verschiedene Verbindungsarten für den Aufbau von Schaltungen erforderlich sind, was den Aufbau kompliziert und die damit verbundenen Kosten in die Höhe treibt.
Ausgehend von diesem Stand der Technik liegt der vorliegen­ den Erfindung die Aufgabe zugrunde, ein vereinfachtes gehäu­ stes Bauelement und ein vereinfachtes Verfahren zu dessen Herstellung zu schaffen, welches einen geringen Flächenbe­ darf aufweist, die Integration von nicht vollständig kompa­ tiblen Bauelementen sowie die Umverdrahtung einer vorgege­ benen Anschlußgeometrie eines Bauelements auf eine beliebige äußere Anschlußgeometrie ermöglicht.
Diese Aufgabe wird durch ein gehäustes Bauelement gemäß An­ spruch 1 und durch ein Verfahren zur Herstellung eines ge­ häusten Bauelements gemäß Anspruch 8 gelöst.
Die vorliegende Erfindung schafft ein gehäustes Bauelement, insbesondere ein stapelbares, gehäustes elektronisches Bau­ element, mit
einem ersten Substrat mit einer Öffnung, die sich von einer ersten Hauptoberfläche zu einer zweiten Hauptober­ fläche des ersten Substrats erstreckt;
einem zweiten Substrat, welches mit der zweiten Haupt­ oberfläche des ersten Substrats verbunden ist, und eine Leiterstruktur aufweist, welche benachbart zum Bereich der Öffnung des ersten Substrats angeordnet ist, und eine Mehrzahl von Anschlußflächen umfaßt, welche benachbart zu einem die Öffnung umgebenden Abschnitt des ersten Sub­ strats angeordnet sind;
einer Mehrzahl von leitfähigen Verbindungen, die sich im Bereich der Mehrzahl von Anschlußflächen zumindest durch das erste Substrat erstrecken, um eine leitfähige Verbin­ dung zwischen den Anschlußflächen und der ersten Haupt­ oberfläche des ersten Substrats zu schaffen; und
zumindest einem Bauelement, das auf der Leiterstruktur des zweiten Substrats in der Öffnung des ersten Substrats angeordnet und kontaktiert ist.
Die vorliegende Erfindung schafft ein Verfahren zur Herstel­ lung eines gehäusten Bauelements, insbesondere eines stapel­ baren, gehäusten elektronischen Bauelements, mit folgenden Schritten:
  • a) Bereitstellen eines ersten Substrat, welches eine Öffnung aufweist, die sich von einer ersten Hauptoberfläche des Substrats zu einer zweiten Hauptoberfläche des Substrats erstreckt;
  • b) Bereitstellen eines zweiten Substrats, welches auf einer ersten Hauptoberfläche eine vordefinierte Leiterstruktur mit einer Mehrzahl von Anschlußflächen aufweist;
  • c) Verbinden des ersten Substrats und des zweiten Substrats, derart, daß die zweite Hauptoberfläche des ersten Sub­ strats benachbart zu der ersten Hauptoberfläche des zwei­ ten Substrats angeordnet ist, daß die Leiterstruktur des zweiten Substrats benachbart zu der Öffnung des ersten Substrats angeordnet ist, und daß die Anschlußflächen des zweiten Substrats benachbart zu einem die Öffnung im er­ sten Substrat umgebenden Abschnitt des ersten Substrats angeordnet sind;
  • d) Bilden einer leitfähigen Verbindung zwischen der Mehrzahl von Anschlußflächen auf dem zweiten Substrat mit der er­ sten Hauptoberfläche des ersten Substrats;
  • e) Anordnen und Kontaktieren zumindest eines Bauelements in der Öffnung des ersten Substrats und auf der Leiterstruk­ tur des zweiten Substrats.
Ein Vorteil der vorliegenden Verbindung besteht darin, daß beispielsweise integrierte Schaltungen (IC = Integrated Circuit) mit beliebig gestalteter Anschlußgeometrie gehäust werden können, und daß die IC-Anschlußgeometrie auf eine be­ liebige äußere Anschlußgeometrie, wie beispielsweise eine BGA-Geometrie, umverdrahtet werden kann.
Ein weiterer Vorteil besteht darin, daß durch die vorliegen­ de Erfindung auf einfache Art und Weise Multichipmodule auf­ gebaut werden können, und gleichzeitig auch diskrete Bauele­ mente bzw. Bausteine integriert werden können.
Wiederum ein weiterer Vorteil der vorliegenden Erfindung be­ steht in der vollständigen SMD-Kompatibilität des resultie­ renden Bauelements.
Ein weiterer Vorteil besteht darin, daß die vorliegende Er­ findung ein gehäustes Bauelement schafft, welches stapelbar ist, so daß durch den vertikalen Aufbau von vorbestimmten Systemkomponenten die auf einem Substrate benötigte Grund­ fläche erheblich reduziert werden kann.
Wiederum ein weiterer Vorteil besteht darin, daß durch die vorliegende Erfindung ein Standard-Bauelement geschaffen wird, welches eine definierte Gehäusegeometrie bezüglich der Bauelementdimensionen und der Geometrie der äußeren Kontakt­ flächen aufweist, die auch bei Änderungen des internen Auf­ baus des Bauteils beibehalten bleiben. Solche Änderungen schließen beispielsweise das Schrumpfen eines Chips sowie die Integration mehrerer Funktionen in einer integrierten Schaltung ein.
Ein weiterer Vorteil der vorliegenden Erfindung besteht dar­ in, daß die Signalwege in dem gehäusten Bauelement sehr kurz sind, so daß dieses auch für den Einsatz im Hochfrequenzbe­ reich geeignet ist.
Ein weiterer Vorteil besteht darin, daß die Prozeß- bzw. Herstellungskosten im Vergleich zu aus dem Stand der Technik bekannten Verfahren durch Vermeiden von überflüssigen Pro­ zeßschritten, durch Verwendung von kostengünstigem Trägerma­ terial und durch die Verringerung des Bauraums, erheblich abgesenkt werden.
Wiederum ein weiterer Vorteil der vorliegenden Erfindung be­ steht darin, daß durch die freie Gestaltung der Anschlußgeo­ metrie diese auch so gestaltet werden kann, daß sie für den Einsatz eines Bussystems, wie z. B. eines CAN-Busses (CAN = . . .) geeignet ist.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird das auf einem Substrat angeordnete Bauelement verkapselt. Die Verkapselung des Bauelements erfolgt bevor­ zugterweise durch ein Spritzpreßverfahren (Transfer-Mold- Technologie).
Der Vorteil der Verkapselung mittels der Transfer-Mold-Tech­ nologie bzw. der Verwendung des Versteifungselements besteht darin, daß dadurch eine hohe mechanische Stabilität des ge­ häusten Bauelements erreicht wird. Ein weiterer Vorteil be­ steht darin, daß durch die Verwendung der Standardverkap­ selungsprozesse der Aufbau von kostengünstigen Multi-Chip- Modulen ermöglicht wird.
Bevorzugte Weiterbildungen sind in den Unteransprüchen de­ finiert.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1A-E ein erstes Ausführungsbeispiel des erfindungsge­ mäßen Verfahrens zur Herstellung eines gehäusten Bauelements;
Fig. 2A-D ein zweites Ausführungsbeispiel des erfindungsge­ mäßen Verfahrens zur Herstellung eines gehäusten Bauelements; und
Fig. 3 die Stapelung einer Mehrzahl von erfindungsge­ mäßen gehäusten Bauelementen.
Anhand der Fig. 1 wird nachfolgend ein bevorzugtes Ausfüh­ rungsbeispiel des erfindungsgemäßen Verfahrens näher be­ schrieben.
Wie in Fig. 1A dargestellt ist, wird zunächst ein erstes Substrat 102 bereitgestellt, welches eine Öffnung 104 auf­ weist, die sich von einer ersten Hauptoberfläche 106 des er­ sten Substrats 102 zu einer zweiten Hauptoberfläche 108 des ersten Substrats 102 erstreckt. Bei dem in Fig. 1 darge­ stellten Ausführungsbeispiel ist das erste Substrat 102 durch ein starres Material, wie z. B. ein FR-4 Material (FR-4 = . . .) gebildet. Die Öffnung 104 im ersten Substrat 102 ist durch einen Abschnitt 110 des Substrats 102 umgeben, wodurch das Substrat 102 in der Form eines Rahmens gebildet ist.
Neben dem ersten Substrat 102 ist gemäß dem dargestellten Ausführungsbeispiel ein zweites Substrat 112 vorgesehen, welches vorzugsweise durch eine flexible Folie (Flex-Folie) gebildet ist. Das zweite Substrat 112 weist eine erste Hauptoberfläche 114 sowie eine zweite Hauptoberfläche 116 auf. Das zweite Substrat 112 und das erste Substrat 102 sind miteinander verbunden, derart, daß die zweite Hauptoberflä­ che 108 des ersten Substrats benachbart zu der ersten Haupt­ oberfläche 114 des zweiten Substrats 112 angeordnet ist. Die Verbindung des ersten und des zweiten Substrats 102, 112 er­ folgt beispielsweise durch Laminieren der Flex-Folie 112 auf die zweite Hauptoberfläche 108 des ersten Substrats 102. Die erste Hauptoberfläche 114 des zweiten Substrat 112 weist in einem Bereich, welcher benachbart zur Öffnung 104 im ersten Substrat 102 angeordnet ist, eine Leiterstruktur 118 auf, die eine Mehrzahl von Anschlußflächen 120 umfaßt.
Die gemäß der vorliegenden Erfindung vorzugsweise verwendete einseitig vorstrukturierte Flex-Folie 112 weist eine Umver­ drahtung in der Form der Leiterstruktur 118 und der An­ schlußflächen 120 auf, durch welche festliegende Anschluß­ leitungen eines Bauelements auf ein beliebiges Anschlußflä­ chenmuster umverdrahtet werden können, welches durch die An­ schlußflächen 120 realisiert ist.
In einem nachfolgenden Verfahrensschritt, wie er in Fig. 1B dargestellt ist, wird eine leitfähige Verbindung zwischen den Anschlußflächen 120 (siehe Fig. 1A) und der ersten Hauptoberfläche 106 des ersten Substrats gebildet. Im Be­ reich der Anschlußflächen 120 werden Löcher 122 gebohrt, die sich in einem bevorzugten Ausführungsbeispiel zusätzlich auf die zweite Hauptoberfläche 116 des zweiten Substrats 112 er­ strecken. Die Löcher 122 werden zur Herstellung einer leit­ fähigen Verbindung metallisiert und sind auf der ersten Hauptoberfläche 106 des ersten Substrats sowie auf der zwei­ ten Hauptoberfläche 116 des zweiten Substrats mit Kontakt­ flächen 124 abgeschlossen. Die Löcher 122 können beispiels­ weise auch durch metallisierte Durchgangslöcher gebildet sein. Durch die in Fig. 1B dargestellte elektrische Verbin­ dung zwischen den beiden Hauptoberflächen des herzustel­ lenden Gehäuses wird sichergestellt, daß auf beiden Haupt­ oberflächen des sich ergebenden Gehäuses Kontaktflächen 124 mit einem identischen Raster gebildet sind, so daß eine ein­ fache Stapelung einer Mehrzahl der erfindungsgemäßen Gehäuse ermöglicht wird.
In einem nachfolgenden Verfahrensschritt, wie er in Fig. 1C dargestellt ist, wird in der Öffnung im Substrat 104, welche durch das Aufbringen des zweiten Substrats 112 in ein Sack­ loch umfunktioniert wurde, eine integrierte Schaltung in der Form eines Chips oder SMD-Bauelemente auf die strukturierte Flex-Folie kontaktiert. In Fig. 1C ist eine integrierte Schaltung 126 dargestellt, welche auf der ersten Hauptober­ fläche 114 des zweiten Substrats 112, genauer gesagt auf der Leiterstruktur 118 angeordnet ist, und über herkömmliche Bonddrähte 128 mit der Leiterstruktur 118 verbunden ist.
Die integrierten Schaltungen, Chips oder SMD-Bauelemente (SMD = Surface Mount Device = Oberflächenbefestigtes Bauele­ ment) können mittels der Flip-Chip-Technologie, mittels Drahtbonden, mittels Laserlöten, mittels Thermokompressions­ bonden oder mittels Kleben kontaktiert werden.
Fig. 1D zeigt . . .
In Fig. 1E ist ein abschließender Schritt zur Herstellung des gehäusten Bauelements gemäß dem Ausführungsbeispiel des erfindungsgemäßen Verfahrens dargestellt. In diesem ab­ schließenden Schritt wird die Öffnung, welche den kontak­ tierten Chip oder die kontaktierten SMD-Bauelemente enthält, mit einer Abdeckmasse 130 abgedeckt, wobei die Abdeckung 130 derart erfolgt, daß eine von dem zweiten Substrat abgewandte Oberfläche 132 der Abdeckung im wesentlichen bündig mit der ersten Hauptoberfläche 106 des ersten Substrats 102 ist. Es wird jedoch darauf hingewiesen, daß sich bei dem Schritt des Abdeckens um eine optionalen Schritt handelt, welcher bei­ spielsweise weggelassen werden kann, wenn das einzubringende Bauelement eine Höhe aufweist, die der Tiefe der Öffnung entspricht.
Anhand der Fig. 2 wird nachfolgend ein zweites bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung eines gehäusten Bauelements näher beschrieben.
Identische Verfahrensschritt, welche bereits an der Fig. 1 beschrieben wurden, werden nicht erneut beschrieben, und wie aus der Fig. 2 zu entnehmen ist, unterscheidet sich das dort dargestellte Verfahren lediglich durch die Kontaktierungsart des einzubringenden Chips bzw. der einzubringenden inte­ grierten Schaltung, wie dies in Fig. 2C gezeigt ist. Es wird darauf hingewiesen, daß in Fig. 2 für die gleichen Elemente, die bereits anhand der Fig. 1 beschrieben wurden, auch glei­ che Bezugszeichen verwendet werden.
Wie in Fig. 2C zu sehen ist, ist dort ein Bauelement 134 in die Öffnung 104 eingebracht und über Anschlußflächen 136, die auf der dem zweiten Substrat zugewandten Oberfläche 138 des Bauelements 134 angeordnet sind, mit der Leiterstruktur 118 auf der ersten Hauptoberfläche 114 des zweiten Substrats 112 verbunden.
Bei der Herstellung des erfindungsgemäßen gehäusten Bauele­ ments, wie es anhand der Fig. 1 oder 2 beispielhaft be­ schrieben wurde, werden Materialien und Prozesse verwendet, wie sie auch bei der herkömmlichen Verkapselung von mikro­ elektronischen Bauteilen bzw. Bauelementen zur Anwendung kommen. Bevorzugt wird ein flexibles Trägermaterial verwen­ det, welches die Anwendung eines Reel-To-Reel-Fertigungsver­ fahren (Reel-To-Reel = Zweispulen) ermöglicht, welches eine preisgünstige und schnelle Bauelementherstellung erlaubt.
Zum Kontaktieren der Bauelemente auf dem Substrat können nahezu alle bekannten Verfahren zur Kontaktierung von mikro­ elektronischen Bauelementen verwendet werden. Hierzu gehört das Drahtbonden, das Thermokompressionsbonden, das Laserlö­ ten und verschiedene Klebetechnologien für Flip-Chips. Diese umfassen das Kleben mit isotrop leitfähigen Klebstoffen, das Kleben mit anisotrop leitfähigen Klebstoffen, und das Kleben mit nicht leitfähigen Klebstoffen. Dies Klebungen können so­ wohl mit Paste als auch mit Folien durchgeführt werden.
Die Verwendung eines Transfer-Mold-Prozesses zur Verkapse­ lung bietet den Vorteil, daß die auf dem flexiblen Schal­ tungsträger kontaktierten integrierten Schaltungen und/oder SMD-Bauelemente von der Gußmasse vor einer mechanischen Be­ schädigung geschützt werden.
Gegenüber den im Stand der Technik bekannten Verfahren be­ steht der Vorteil des erfindungsgemäßen gehäusten Bauele­ ments darin, daß auf einfache Art und Weise ein dreidimen­ sionaler Schaltungsaufbau herbeigeführt werden kann, welcher mittels eines kostengünstigen Bauelements erfolgt.
Mittels des erfindungsgemäßen Bauelements wird die Herstel­ lung eines in z-Achse stapelbaren Bauelements ermöglicht, eines sogenannten StackPack's. Die Verwendung eines flex­ iblen Schaltungsträgers ermöglicht eine einfache Umverdrah­ tung der Kontaktflächen für die zu kontaktierenden Bauele­ mente auf äußere Kontaktflächen auf beiden Seiten des Flex­ substrates.
Gemäß einem weiteren, nicht dargestellten Ausführungsbei­ spiel kann zur Erleichterung des Aufbaus von Schaltungen mit dem gehäusten Bauelement eine oder mehrere Justierhilfen auf dem gehäusten Bauelement angebracht werden, um so das Zu­ sammenfügen von mehreren gehäusten Bauelementen zu verein­ fachen. Beispielsweise kann hier an der Bauelementoberseite ein Konus vorgesehen sein, und auf der Unterseite des Bau­ elements sind entsprechende Ausnehmungen vorgesehen. Beim Zusammenbau greifen diese ineinander, so daß das Stapeln der gehäusten Bauelemente vereinfacht wird.
Anhand der Fig. 3 wird nachfolgend die Stapelung einer Mehr­ zahl von gehäusten Bauelementen gemäß der vorliegenden Er­ findung näher beschrieben. In Fig. 3 werden für Elemente und Bauteile, die bereits anhand der Fig. 1 und 2 beschrieben wurden, identische Bezugszeichen verwendet werden, und eine erneute Beschreibung derselben nicht erfolgt.
In Fig. 3 ist ein erstes gehäustes Bauelement 300 darge­ stellt, welches gemäß dem in Fig. 1 oder Fig. 2 beschrie­ benen Verfahren hergestellt wurde. Wie zu erkennen ist, ist das erste Substrat 102 in der Form eines Rahmens gebildet, und auf der in Fig. 3 nicht dargestellten Hauptoberfläche des ersten Substrats 102 ist das zweite Substrat 112 ange­ ordnet. Wie zu erkennen ist, sind im Rahmenbereich 110 des ersten Substrats 102 eine Mehrzahl von Löchern 122 angeord­ net, deren Öffnungen von Kontaktflächen 124 umgeben sind. Anstelle der dargestellten Löcher 122 können diese auch vollständig mit einer Metallisierung versehen sein, so daß die Anschlußflächen 124 vollständig ausgebildet sind. Bei dem gehäusten Bauelementen 300 ist ein nicht dargestelltes Bauelement auf dem zweiten Substrat 112 angeordnet, und die Öffnung ist mittels einer Abdeckmasse verschlossen, wobei die obere Oberfläche 132 der Abdeckmasse bündig mit der Oberfläche 106 des ersten Substrat 102 ist.
Ein zweites gehäustes Bauelement 302 ist im wesentlichen identisch zu den gehäusten Bauelement 300 aufgebaut, jedoch ist dort auf eine Abdeckung des Bauelements 134 verzichtet worden.
In Fig. 3 ist ein weiteres Bauteil 304 dargestellt, welches noch kein Bauelement auf der ersten Hauptoberfläche 114 des zweiten Substrats 112 aufweist.
Die drei Bauteile 300, 302 und 304 weisen, was in Fig. 3 nicht dargestellt ist, auch auf den in Fig. 3 nicht darge­ stellten unteren Oberflächen des Substrats 112 Kontaktflä­ chen 124 auf, welche identisch zu den Kontaktflächen auf der Hauptoberfläche 106 des ersten Substrats 102 angeordnet sind. Die Stapelung erfolgt derart, daß das Bauteil 302 auf das Bauteil 300 aufgebracht wird, wie dies durch den Pfeil 308 dargestellt ist, und daß das Bauteil 304 auf das Bauteil 302 aufgebracht wird, wie dies durch den Pfeil 310 darge­ stellt ist.
Hinsichtlich des Stapelns einer Mehrzahl von Bauteilen wird darauf hingewiesen, daß gemäß einem Ausführungsbeispiel zu­ nächst nur eine Struktur aus erstem Substrat 102 und zweitem Substrat 112 mit den elektrischen Verbindungen zwischen den beiden Hauptoberflächen auf ein bereits fertiggestelltes Bauelement aufgebracht wird, und anschließend die Befesti­ gung und Kontaktierung eines Bauelements auf der ersten Hauptoberfläche 114 des zweiten Substrats 112 erfolgt. Eben­ so ist es jedoch möglich, zunächst die Bauelemente vollstän­ dig fertigzustellen, wie dies anhand der Fig. 1 und 2 be­ schrieben wurde, und die so fertig gestellten gehäusten Bau­ elemente zu stapeln.

Claims (14)

1. Gehäustes Bauelement, insbesondere stapelbares gehäustes elektronisches Bauelement, gekennzeichnet durch:
ein erstes Substrat (102) mit einer Öffnung (104), die sich von einer ersten Hauptoberfläche (106) zu einer zweiten Hauptoberfläche (108) des ersten Substrats (102) erstreckt;
ein zweites Substrat (112), welches mit der zweiten Hauptoberfläche (108) des ersten Substrats (102) verbun­ den ist, und eine Leiterstruktur (118) aufweist, welche benachbart zum Bereich der Öffnung (104) des ersten Sub­ strats (112) angeordnet ist, und eine Mehrzahl von An­ schlußflächen (120) umfaßt, welche benachbart zu einem die Öffnung (104) umgebenen Abschnitt (110) des ersten Substrats (102) angeordnet sind;
eine Mehrzahl von leitfähigen Verbindungen (121) die sich im Bereich der Mehrzahl von Anschlußflächen (120) zumindest durch das erste Substrat (102) erstrecken, um eine leitfähige Verbindung zwischen den Anschlußflächen (120) und der ersten Hauptoberfläche (106) des ersten Substrats (102) zu schaffen; und
zumindest ein Bauelement (126; 134), das auf der Leiter­ struktur (108) des zweiten Substrats (112) in der Öff­ nung (104) des ersten Substrat (102) angeordnet und kon­ taktiert ist.
2. Gehäustes Bauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Öffnung (104) und das darin angeordnete Bauele­ ment (126; 134) mit einer Abdeckmasse (130) abgedeckt sind.
3. Gehäustes Bauelement nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die leitfähigen Verbindungen durch metallisierte Durchgangslöcher gebildet sind, die sich von einer dem ersten Substrat (102) abgewandten Hauptoberfläche (116) des zweiten Substrats (112) zu der ersten Hauptoberflä­ che (106) des ersten Substrats (102) erstrecken, so daß auf den Hauptoberflächen des gehäusten Bauelements ein identisches Anschlußflächenraster (124) gebildet ist.
4. Gehäustes Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß das erste Substrat (102) aus einem starren Material hergestellt und in der Form eines Rahmen gebildet ist; und
daß das zweite Substrat (112) aus einem flexiblen Mate­ rial hergestellt ist.
5. Gehäustes Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mittels der Leiterstruktur (118) des zweiten Sub­ strats (112) eine Umverdrahtung von Anschlußleitungen des zumindest einen Bauelements (126; 134) auf die An­ schlußflächen (120) erfolgt.
6. Gehäustes Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste und das zweite Substrat (102, 112) durch Laminieren desselben verbunden sind.
7. Verfahren zur Herstellung eines gehäusten Bauelements, insbesondere eines stapelbaren, gehäusten elektronischen Bauelements, gekennzeichnet durch folgende Schritte:
  • a) Bereitstellen eines ersten Substrats (102), welches eine Öffnung (104) aufweist, die sich von einer er­ sten Hauptoberfläche (106) des Substrats (102) zu einer zweiten Hauptoberfläche (108) des ersten Sub­ strats (102);
  • b) Bereitstellen eines zweiten Substrats (112), welches auf einer ersten Hauptoberfläche (114) eine vordefi­ nierte Leiterstruktur (118) mit einer Mehrzahl von Anschlußflächen (120) aufweist;
  • c) Verbinden des ersten Substrats (102) und des zweiten Substrats (112), derart, daß die zweite Hauptober­ fläche (108) des ersten Substrats (102) benachbart zu der ersten Hauptoberfläche (114) des zweiten Sub­ strats (112) angeordnet ist, daß die Leiterstruktur (118) des zweiten Substrats (112) benachbart zu der Öffnung (104) des ersten Substrats (102) angeordnet ist, und daß die Anschlußflächen (120) des zweiten Substrats (112) benachbart zu einem die Öffnung (104) im ersten Substrat (102) umgebenden Abschnitt (110) des ersten Substrats (102) angeordnet sind;
  • d) Bilden einer leitfähigen Verbindung (122) zwischen der Mehrzahl von Anschlußflächen (120) auf dem zwei­ ten Substrat (112) und der ersten Hauptoberfläche (106) des ersten Substrats (102); und
  • e) Anordnen und Kontaktieren zumindest eines Bauelements (126; 134) in der Öffnung (104) des ersten Substrats (102) und auf der Leiterstruktur (118) des zweiten Substrats (112).
8. Verfahren nach Anspruch 7, gekennzeichnet durch folgen­ den Schritt:
  • f) Abdecken der Öffnung (104) in dem ersten Substrat (102) und des darin angeordneten Bauelements (126; 134).
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeich­ net, daß der Schritt d) das Bilden von metallisierten Durch­ gangslöchern einschließt, die sich von einer zweiten Hauptoberfläche (116) des zweiten Substrats (112) zu der ersten Hauptoberfläche (106) des ersten Substrats (102) erstrecken, so daß auf den Hauptoberflächen des ge­ häusten Bauelements ein identisches Anschlußflächenmu­ ster (124) gebildet ist.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch ge­ kennzeichnet,
daß das erste Substrat (102) aus einem starren Material hergestellt wird und in der Form eines Rahmen gebildet ist;
daß das zweite Substrat (112) aus einem flexiblen Mate­ rial hergestellt ist.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch ge­ kennzeichnet, daß mittels der Leiterstruktur (118) des zweiten Sub­ strats (112) eine Umverdrahtung von Anschlußleitungen des zumindest einem Bauelements (126; 134) auf die An­ schlußflächen (120).
12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch ge­ kennzeichnet, daß das erste und das zweite Substrat (102, 112) mitein­ ander laminiert sind.
13. Verfahren zum Stapeln einer Mehrzahl von gehäusten Bau­ elementen, welche gemäß einem der Ansprüche 7 bis 12 hergestellt wurden, dadurch gekennzeichnet, daß die Mehrzahl von gehäusten Bauelementen (300, 302, 304) mit ihren Hauptoberflächen (106, 116) benachbart zueinander angeordnet werden, derart, daß die Anschluß­ flächenraster (124) miteinander ausgerichtet sind.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß vor dem Schritt des Anordnens und Kontaktierens des zumindest einem Bauelements, das auf den Stapel aufzu­ bringende Bauteil (304) mit einem vorhergehenden Bauele­ ment (302) verbunden wird, und erst dann das zumindest eine Bauelement in dem neu aufgebrachten Bauteil (304) angeordnet und kontaktiert wird.
DE19744297A 1997-10-07 1997-10-07 Gehäustes Bauelement und Verfahren zu dessen Herstellung Withdrawn DE19744297A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19744297A DE19744297A1 (de) 1997-10-07 1997-10-07 Gehäustes Bauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19744297A DE19744297A1 (de) 1997-10-07 1997-10-07 Gehäustes Bauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE19744297A1 true DE19744297A1 (de) 1999-04-15

Family

ID=7844857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19744297A Withdrawn DE19744297A1 (de) 1997-10-07 1997-10-07 Gehäustes Bauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE19744297A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks
DE10135572A1 (de) * 2001-07-20 2003-02-13 Infineon Technologies Ag Löt- und klebbares Gehäuse für Chipmodul und Chipmodul
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
DE102006037691A1 (de) * 2006-08-11 2008-02-14 Robert Bosch Gmbh Moldgehäuse in Einpresstechnik
DE102007061161A1 (de) * 2007-12-17 2009-06-18 Advanced Chip Engineering Technology Inc. Elektronische 3D-Packungsstruktur mit einem leitenden Trägersubstrat

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks
DE10135572A1 (de) * 2001-07-20 2003-02-13 Infineon Technologies Ag Löt- und klebbares Gehäuse für Chipmodul und Chipmodul
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US7505276B2 (en) 2003-10-15 2009-03-17 Infineon Technologies Ag Semiconductor module provided with contacts extending through the package
DE102006037691A1 (de) * 2006-08-11 2008-02-14 Robert Bosch Gmbh Moldgehäuse in Einpresstechnik
US8174834B2 (en) 2006-08-11 2012-05-08 Robert Bosch Gmbh Molded housing used in force fit method
DE102007061161A1 (de) * 2007-12-17 2009-06-18 Advanced Chip Engineering Technology Inc. Elektronische 3D-Packungsstruktur mit einem leitenden Trägersubstrat

Similar Documents

Publication Publication Date Title
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE69935628T2 (de) Hybridmodul
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102007002707A1 (de) System-in Package-Modul
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
EP1518267A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102004001829A1 (de) Halbleitervorrichtung
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
EP1106040B1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE19744297A1 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: OPPERMANN, HERMANN, DR.-ING., 10965 BERLIN, DE

Inventor name: AZDASHT, GHASSEM, DIPL.-ING., 14052 BERLIN, DE

8130 Withdrawal