JP2002057237A - 絶縁フィルムを用いたbga型半導体装置 - Google Patents
絶縁フィルムを用いたbga型半導体装置Info
- Publication number
- JP2002057237A JP2002057237A JP2000239657A JP2000239657A JP2002057237A JP 2002057237 A JP2002057237 A JP 2002057237A JP 2000239657 A JP2000239657 A JP 2000239657A JP 2000239657 A JP2000239657 A JP 2000239657A JP 2002057237 A JP2002057237 A JP 2002057237A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- air
- semiconductor device
- type semiconductor
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000740 bleeding effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
導体装置の積層フイルム間に介在するエア抜きに関す
る。 【解決手段】 この発明は、基板としてのベースフィル
ム1のスルーホール2間にエア抜き孔aを穿設し、配線
パターン3上面に張設した絶縁フィルム4と配線パター
ン3との間に形成された空隙s内のエアをエア抜き孔a
から抜気し、チップボンデイングをして構成した電子素
子を封止樹脂5でパッケージしたことを特徴とする絶縁
フィルムを用いたBGA型半導体装置を提供するものであ
る。
Description
用いたBGA型半導体装置に関するものである。
体装置は次の製造工程よりなる。即ち、スルーホールを
穿設したベースフィルムを基板に用いると共に、その上
面に配線印刷をして配線印刷上に絶縁フィルムを張設
し、更に絶縁フィルム上面にチップを載設してボンデイ
ングを行い、これらの電子素子を封止樹脂にてパッケー
ジし、ベースフィルムの裏側のスルーホールに半田ボー
ルを溶着して製造する。
ルムの基板に配線印刷し更にその上面に絶縁フィルムを
張設した場合に、印刷配線のパターンによって形成され
る凹凸によって、配線と配線との間およびその上面を覆
う絶縁フィルムとの間に間隙が形成されて空気が貯留
し、かかる状態で電子素子を封止樹脂でパッケージした
場合、この間隙に貯留した空気が膨張し、それに応じて
ベースフィルム部分が膨れるため半田ボールの高さが不
均一となり、実装時に正確に端子接続が行われず半導体
としての機能を充分に果たしえない欠点があった。
のベースフィルムのスルーホール間にエア抜き孔を穿設
し、配線パターン上面に張設した絶縁フィルムと配線パ
ターンとの間に形成された凹部内のエアをエア抜き孔か
ら抜気し、チップボンデイングをして構成した電子素子
を封止樹脂でパッケージしたことを特徴とする絶縁フィ
ルムを用いたBGA型半導体装置を提供せんとするもので
ある。
作製する際にスルーホールとは別にその間に位置するエ
ア抜き孔を穿設しておき、このベースフィルムに配線パ
ターンを印刷し、更に上面に絶縁フィルムを張設し、か
かる状態でエア抜き孔よりエア抜きを行うと、配線パタ
ーンの配線と配線との間の凹部およびその上面に張設し
た絶縁フィルムとの間に形成された空隙に存在するエア
が抜気されて、ベースフィルムと絶縁フィルムとの間に
空隙が全く介在しない状態となる。
てパッキングすれば、硬化した封止樹脂内には空気溜ま
りが全く消失しているので、モールド時の熱や、実装し
て使用中の周辺発熱によって空気が膨張しベースフィル
ムのスルーホールに移載した半田ボール端子の端子面が
不均一となり、実装レベルに不具合が生じるおそれがな
く、実装時に端子が非導通状態となるのを防止できるも
のである。
る。
面図を示すものであり、次のように構成されている。
には、半田ボール端子と導通するためのスルーホール2
が多数穿設されており、このベースフィルム1上面には
配線パターン3が印刷されており、この配線パターン3
上面にはポリミド付の絶縁フィルム4が張設されてい
る。
チップボンディングされている。
ベースフィルム1のスルーホール2間にはエア抜き孔a
が穿設されており、このエア抜き孔aは、ベースフィル
ム1と絶縁フィルム4との間に形成される空隙sに連通
している。
れた配線パターン3の配線と配線との間には一定の間隔
の凹部が形成されているため、その上面を覆った絶縁フ
ィルム4によって、配線パターン3の各配線と絶縁フィ
ルム4間には空隙sが形成されている。
形成された凹部とその上面を覆った絶縁フィルム4との
間には一定の空隙sが形成されて、この空隙s内にはエ
アが貯留している。
れる空隙s内に貯留したエアは、ベースフィルム1の裏
側に開口したスルーホール2からバキュームを介して抜
気されるため、各配線間の凹部と絶縁フィルム4とによ
って形成された空隙sが解消されてエアの貯留はなくな
り、かかる状態でチップボンディングをしたのち封止樹
脂5でパッケージされる。
スルーホール2には、フラックスを介して半田ボール6
が移載され、リフロー工程を経て半田ボール6がスルー
ホール2に溶着される。
に構成されているものであり、配線パターン3と絶縁フ
ィルム4との間のエアを抜いたBGA型半導体装置Aを製
造する工程は次のとおりである。
てスルーホール2の形成と同時に、スルーホール2間に
エア抜き孔aを穿設しておく。
かそれよりも小径に形成しておき、しかも各スルーホー
ル2の位置の略中間位置に形成しておく。
の配線パターン3の印刷時に、印刷配線と導通する位置
になるため、スルーホール2の位置に印刷配線が位置す
ると、その上面をコーテイングする絶縁フィルム4と各
スルーホール2の間にエア抜きを必要とする空隙sが形
成されるためである。
にエア抜き孔aを位置せしめておくことにより、エア抜
き孔aが次工程の絶縁フィルム4により形成される空隙
sと可及的に連通するようにしている。
たベースフィルム1上面には配線パターン3が印刷され
る。
の絶縁フィルム4を張設すると、配線パターン3の各配
線間に形成される凹部と絶縁フィルム4とによりその間
に一定の空隙sが形成された状態となる。
に形成したエア抜き孔aと連通して大気に開放状態とな
っている。
は、ベースフィルム1、配線パターン3、及びその上面
に張設した絶縁フィルム4よりなる電子素子を真空室に
収納して真空室内のエアをバキュームによって吸気する
ことにより空隙s内のエアを抜気する。
が配線パターン3の各配線間の凹部内に密着した状態と
なり、空隙sは完全に消失しているため再度この凹部内
にエアが流入することはないが、必要であれば、抜気し
た後にエア抜き孔aを閉塞するための手段、例えばエア
抜き孔aの開口端に閉塞塗料を塗布する等の手段を講じ
てもよい。
ボンディング工程を経てチップ7を載設し、ワイヤーボ
ンデング8する。
ッケージされる。
ホール2に半田ボール6を移載し、リフロー工程を経て
ボールの溶着を完了する。
Aは、パッケージ内にエアが全くない状態となっている
ので、発熱で半導体装置内のエアが膨張することもな
く、従って、リフロー工程時や実装時に発する熱により
ベースフィルムに反りが発生するおそれがなく、半田ボ
ールが均一に整列して実装時の端子の導通不良を解消で
き、更には、エアの熱膨張によるパッケージへのクラッ
ク発生を防止できる効果がある。
フィルムのスルーホール間にエア抜き孔を穿設し、配線
パターンの上面に張設した絶縁フィルムと配線パターン
の配線間凹部との間に貯留したエアをバキュームにて抜
気するために、ベースフィルムと絶縁フィルムとの間に
エアが貯留されることなく、電子素子を封止樹脂にて封
止する場合に空気が熱膨張してベースフィルムが膨れて
半田ボールの高さが不均一となり、実装時の端子の導通
不良が発生するのを解消できる効果がある。
置の断面説明図。
置に用いるベースフィルムの平面図。
明図
Claims (1)
- 【請求項1】 基板としてのベースフィルム(1)のスル
ーホール(2)間にエア抜き孔(a)を穿設し、配線パターン
(3)上面に張設した絶縁フィルム(4)と配線パターン(3)
との間に形成された空隙(s)内のエアをエア抜き孔(a)か
ら抜気し、チップボンデイングをして構成した電子素子
を封止樹脂(5)でパッケージしたことを特徴とする絶縁
フィルムを用いたBGA型半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000239657A JP2002057237A (ja) | 2000-08-08 | 2000-08-08 | 絶縁フィルムを用いたbga型半導体装置 |
US09/925,092 US6573594B2 (en) | 2000-08-08 | 2001-08-08 | BGA semiconductor device using insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000239657A JP2002057237A (ja) | 2000-08-08 | 2000-08-08 | 絶縁フィルムを用いたbga型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002057237A true JP2002057237A (ja) | 2002-02-22 |
Family
ID=18731157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000239657A Pending JP2002057237A (ja) | 2000-08-08 | 2000-08-08 | 絶縁フィルムを用いたbga型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6573594B2 (ja) |
JP (1) | JP2002057237A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113270330A (zh) * | 2021-04-14 | 2021-08-17 | 汤雪蜂 | 一种电子元件的消泡型封装工艺 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2722915B1 (fr) * | 1994-07-21 | 1997-01-24 | Sgs Thomson Microelectronics | Boitier bga a moulage par injection |
US5710071A (en) * | 1995-12-04 | 1998-01-20 | Motorola, Inc. | Process for underfilling a flip-chip semiconductor device |
US6283846B1 (en) * | 2000-03-01 | 2001-09-04 | Ray T. Townsend | Method and means for making sausages |
-
2000
- 2000-08-08 JP JP2000239657A patent/JP2002057237A/ja active Pending
-
2001
- 2001-08-08 US US09/925,092 patent/US6573594B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113270330A (zh) * | 2021-04-14 | 2021-08-17 | 汤雪蜂 | 一种电子元件的消泡型封装工艺 |
Also Published As
Publication number | Publication date |
---|---|
US6573594B2 (en) | 2003-06-03 |
US20020079565A1 (en) | 2002-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100498174B1 (ko) | 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 | |
JPH11186294A (ja) | 半導体パッケージ及びその製造方法 | |
JP2003007917A (ja) | 回路装置の製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
JP3939847B2 (ja) | 半導体装置の製造方法 | |
JPH10223686A (ja) | 半導体実装方法 | |
JP2002057237A (ja) | 絶縁フィルムを用いたbga型半導体装置 | |
US20020079578A1 (en) | Semiconductor device having exposed adhesive sheet and method for manufacturing the same | |
JPH1065300A (ja) | インタポーザ基板及びその製造方法 | |
KR20080083024A (ko) | 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법 | |
JPH11145592A (ja) | 回路基板のスルーホール充填方法 | |
JP3126210B2 (ja) | 発光ダイオード装置の製造方法 | |
JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
KR100627563B1 (ko) | 몰드 플러시 제어 구조 | |
JP3684517B2 (ja) | 半導体装置 | |
JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
JPH1065043A (ja) | ボールグリッドアレイ型パッケージ基板及びその製造方法 | |
KR100476668B1 (ko) | 공기방출구를갖는볼그리드어레이패키지용인쇄회로기판구조 | |
JP2001110934A (ja) | 半導体装置、それに用いる半導体チップ支持基板及び半導体装置の製造方法 | |
JPH10189820A (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
JPH10125727A (ja) | パッケージの実装方法 | |
JP2003007924A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH1056097A (ja) | 半導体装置及びその製造方法 | |
JP2000164756A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040826 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |