JPH08203942A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08203942A JPH08203942A JP3134695A JP3134695A JPH08203942A JP H08203942 A JPH08203942 A JP H08203942A JP 3134695 A JP3134695 A JP 3134695A JP 3134695 A JP3134695 A JP 3134695A JP H08203942 A JPH08203942 A JP H08203942A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- ceramic substrate
- semiconductor element
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】量産に適し、安価で高機能な半導体集積回路装
置及びその製造方法の提供。 【構成】半導体素子搭載面に内部配線が施されており、
他の面には格子状の外部電極を有するセラミックス基板
に半導体素子の内部電極と電気的及び機械的に接続し、
セラミックス基板に半導体素子搭載面よりも樹脂枠が高
くなりかつ、セラミックス基板の格子状電極よりも高く
なるように樹脂枠をはめ込み、その後半導体素子および
接続部電極が樹脂で覆われるように樹脂を注入して製造
される。
置及びその製造方法の提供。 【構成】半導体素子搭載面に内部配線が施されており、
他の面には格子状の外部電極を有するセラミックス基板
に半導体素子の内部電極と電気的及び機械的に接続し、
セラミックス基板に半導体素子搭載面よりも樹脂枠が高
くなりかつ、セラミックス基板の格子状電極よりも高く
なるように樹脂枠をはめ込み、その後半導体素子および
接続部電極が樹脂で覆われるように樹脂を注入して製造
される。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に半導体素子をセラミックス基板に搭載する際の
取付け構造を改良した半導体集積回路装置に関する。
し、特に半導体素子をセラミックス基板に搭載する際の
取付け構造を改良した半導体集積回路装置に関する。
【０００２】
【従来の技術】図４は、この種の従来の半導体集積回路
容器を示す断面図である。
容器を示す断面図である。
【０００３】図４を参照して、半導体素子４１は、セラ
ミックス容器基板４２に半田等の共晶ロー材またはエポ
キシ樹脂等による接着剤によって固着される。セラミッ
クス容器基板（「セラミックス基板」ともいう）４２は
半導体素子４１の内部電極４８と金属細線（ボンディン
グ・ワイヤ）４４によって電気的に接続される内部電極
４３を有し、内部電極４３と容器の外部電極４５とは、
セラミックス容器基板４２に設けられた容器内部金属配
線４６により電気的に接続されている。なお、内部電極
４３と半導体素子４１の内部電極４８との電気的接続
は、半導体素子４１をセラミックス容器基板４２へ固着
した後に行なわれる。
ミックス容器基板４２に半田等の共晶ロー材またはエポ
キシ樹脂等による接着剤によって固着される。セラミッ
クス容器基板（「セラミックス基板」ともいう）４２は
半導体素子４１の内部電極４８と金属細線（ボンディン
グ・ワイヤ）４４によって電気的に接続される内部電極
４３を有し、内部電極４３と容器の外部電極４５とは、
セラミックス容器基板４２に設けられた容器内部金属配
線４６により電気的に接続されている。なお、内部電極
４３と半導体素子４１の内部電極４８との電気的接続
は、半導体素子４１をセラミックス容器基板４２へ固着
した後に行なわれる。
【０００４】その後、金属細線４４により電極間接続後
半導体素子を保護するため抵抗溶接または共晶ロー材等
によって、金属蓋４７により封止される。
半導体素子を保護するため抵抗溶接または共晶ロー材等
によって、金属蓋４７により封止される。
【０００５】あるいは、図５に示すように、パッケージ
コストを下げるためにセラミックス容器基板に段差を設
ける（図４参照）ことなく、セラミックス基板５１を板
状とし、半導体素子５２を搭載して固着した後、半導体
素子５２の内部電極５６とセラミックス容器基板５１の
内部電極５５との電気接続を行い、その後、気密封止を
することなく樹脂５４にて半導体素子面及び金属細線５
３を覆うことにより、半導体素子５２を保護している。
コストを下げるためにセラミックス容器基板に段差を設
ける（図４参照）ことなく、セラミックス基板５１を板
状とし、半導体素子５２を搭載して固着した後、半導体
素子５２の内部電極５６とセラミックス容器基板５１の
内部電極５５との電気接続を行い、その後、気密封止を
することなく樹脂５４にて半導体素子面及び金属細線５
３を覆うことにより、半導体素子５２を保護している。
【０００６】図４及び図５に示す従来の半導体集積回路
容器は、通常セラミックＢＧＡ（Ball Grid Array、ボ
ール・グリッド・アレイ）と称呼される構成からなり、
外部電極４５、５７は、略球形（ボール）の形状とされ
セラミックス容器基板４２の一側端面に格子状（アレイ
状）に配設されている。なお、セラミックス容器基板４
２、５１としては多層セラミック基板を用いることがで
きる。
容器は、通常セラミックＢＧＡ（Ball Grid Array、ボ
ール・グリッド・アレイ）と称呼される構成からなり、
外部電極４５、５７は、略球形（ボール）の形状とされ
セラミックス容器基板４２の一側端面に格子状（アレイ
状）に配設されている。なお、セラミックス容器基板４
２、５１としては多層セラミック基板を用いることがで
きる。
【０００７】ＢＧＡとしては、他にプラスチックＢＧＡ
等もあり、これは、両面プリント配線基板の一側にＬＳ
Ｉベアチップを搭載し、一側の配線はスルーホールを介
して他側に通じ、他側に球形の半田を取付け、球形の半
田をパッケージ端子として格子状（２次元アレイ状）に
配設してなるものであるが、トランスファモールド（熱
硬化性樹脂を加熱室で可塑化させ加熱した金型キャビテ
ィに圧入して成形する）で封止を行なっており、高密度
配線が難しいことの他、基板の反り等により半田端子底
面の高さのバラツキが生じる等プラスチックＢＧＡ特有
の問題がある。
等もあり、これは、両面プリント配線基板の一側にＬＳ
Ｉベアチップを搭載し、一側の配線はスルーホールを介
して他側に通じ、他側に球形の半田を取付け、球形の半
田をパッケージ端子として格子状（２次元アレイ状）に
配設してなるものであるが、トランスファモールド（熱
硬化性樹脂を加熱室で可塑化させ加熱した金型キャビテ
ィに圧入して成形する）で封止を行なっており、高密度
配線が難しいことの他、基板の反り等により半田端子底
面の高さのバラツキが生じる等プラスチックＢＧＡ特有
の問題がある。
【０００８】
【発明が解決しようとする課題】図４を参照して説明し
たセラミックス材料を基材とした半導体装置は、本来気
密封止型のパッケージが多く、このためパッケージの材
料費及び半導体素子の組立てに要する費用が高くつき、
量産性に乏しく高価格であるという問題を有する。
たセラミックス材料を基材とした半導体装置は、本来気
密封止型のパッケージが多く、このためパッケージの材
料費及び半導体素子の組立てに要する費用が高くつき、
量産性に乏しく高価格であるという問題を有する。
【０００９】また、価格の低減を目的として、半導体素
子の表面を樹脂で覆い、気密封止しない半導体装置も現
れてはいる（図５参照）。この場合、基板に搭載された
半導体素子及び金属細線等を覆うための樹脂として、一
般に液状の樹脂が用いられている。
子の表面を樹脂で覆い、気密封止しない半導体装置も現
れてはいる（図５参照）。この場合、基板に搭載された
半導体素子及び金属細線等を覆うための樹脂として、一
般に液状の樹脂が用いられている。
【００１０】しかしながら、液状の樹脂を用いた場合樹
脂が流れ出し、半導体素子をうまく覆うことができずに
半導体素子周辺にも樹脂が流れ出してしまうという問題
が生じることになる。
脂が流れ出し、半導体素子をうまく覆うことができずに
半導体素子周辺にも樹脂が流れ出してしまうという問題
が生じることになる。
【００１１】この問題点を克服するための方法として、
例えば、粘度の高い第１の樹脂で半導体素子表面を覆
い、ついで、第１の樹脂よりも少し粘度の低い第２の樹
脂で全体を覆うといった２段階で行うものがあるが、こ
の場合、１回目の樹脂をベークして固まってから２回目
の樹脂で覆うことになるため、工程が増えると共に安定
した形状に封止することが非常に難しくなり、自動化に
は全く不向きでコスト悪化の原因になる。
例えば、粘度の高い第１の樹脂で半導体素子表面を覆
い、ついで、第１の樹脂よりも少し粘度の低い第２の樹
脂で全体を覆うといった２段階で行うものがあるが、こ
の場合、１回目の樹脂をベークして固まってから２回目
の樹脂で覆うことになるため、工程が増えると共に安定
した形状に封止することが非常に難しくなり、自動化に
は全く不向きでコスト悪化の原因になる。
【００１２】本発明は上記した従来技術の問題点に鑑み
てなされたものであって、セラミックス材料を基材とし
たパッケージを樹脂で保護する低価格の半導体装置を提
供することを目的とする。
てなされたものであって、セラミックス材料を基材とし
たパッケージを樹脂で保護する低価格の半導体装置を提
供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体素子を搭載するセラミックス基板
の一側端面に該半導体素子に形成された電極と導線によ
り電気的に接続された電極を有し、該セラミックス基板
の前記一側端面と相対する他側端面に格子状に配設され
た電極を有し、該半導体素子が該セラミックス基板に固
着されてなる半導体集積回路装置を提供する。
め、本発明は、半導体素子を搭載するセラミックス基板
の一側端面に該半導体素子に形成された電極と導線によ
り電気的に接続された電極を有し、該セラミックス基板
の前記一側端面と相対する他側端面に格子状に配設され
た電極を有し、該半導体素子が該セラミックス基板に固
着されてなる半導体集積回路装置を提供する。
【００１４】また、本発明は、セラミックス材料を基材
とした半導体装置の半導体素子表面を樹脂で保護するこ
とを目的とし、半導体素子表面よりも高く半導体装置外
形よりも大きい樹脂枠によって半導体装置を囲み、その
樹脂枠内部へ樹脂を充填し樹脂ベークを行う半導体集積
回路装置の製造方法を提供する。
とした半導体装置の半導体素子表面を樹脂で保護するこ
とを目的とし、半導体素子表面よりも高く半導体装置外
形よりも大きい樹脂枠によって半導体装置を囲み、その
樹脂枠内部へ樹脂を充填し樹脂ベークを行う半導体集積
回路装置の製造方法を提供する。
【００１５】また、本発明においては、半導体素子面と
対向する面に素子電極と電気的に接続された格子状に配
置している電極を有するが、樹脂枠寸法は電極面までに
は至らないことを特徴としている。
対向する面に素子電極と電気的に接続された格子状に配
置している電極を有するが、樹脂枠寸法は電極面までに
は至らないことを特徴としている。
【００１６】本発明においては、このような樹脂枠形状
を取ることによって電極面へ樹脂が流れ込むことなく、
素子表面のみを覆うことができることを特徴とする。
を取ることによって電極面へ樹脂が流れ込むことなく、
素子表面のみを覆うことができることを特徴とする。
【００１７】
【作用】本発明によれば、半導体装置は、半導体素子搭
載面に素子の電極と接続される電極を有し、その裏面に
は、格子状に配列された、半田または銅及びそれに準ず
る合金からなる球状の外部電極を有するセラミックス基
板に、共晶合金または導電性ペーストによって半導体素
子を固着後、金属細線にて接続することにより電気的及
び機械的な接続が完了する。
載面に素子の電極と接続される電極を有し、その裏面に
は、格子状に配列された、半田または銅及びそれに準ず
る合金からなる球状の外部電極を有するセラミックス基
板に、共晶合金または導電性ペーストによって半導体素
子を固着後、金属細線にて接続することにより電気的及
び機械的な接続が完了する。
【００１８】次に、半導体装置を保護するために、半導
体素子面よりも高く、半導体装置の外形寸法よりも大き
い樹脂枠を半導体装置素子面側より装着する。
体素子面よりも高く、半導体装置の外形寸法よりも大き
い樹脂枠を半導体装置素子面側より装着する。
【００１９】樹脂枠の高さについては、外部電極面を越
えることはないものとする。
えることはないものとする。
【００２０】そして、樹脂枠内部に半導体素子搭載面か
らエポキシまたはそれに準ずる熱硬化型樹脂を充填し、
樹脂ベークを行うことにより半導体装置の保護が完了す
る。なお、樹脂枠と充填する樹脂は、低応力で密着性と
耐熱性及び絶縁性に優れた特性を有するものとする。
らエポキシまたはそれに準ずる熱硬化型樹脂を充填し、
樹脂ベークを行うことにより半導体装置の保護が完了す
る。なお、樹脂枠と充填する樹脂は、低応力で密着性と
耐熱性及び絶縁性に優れた特性を有するものとする。
【００２１】本発明によれば、上記樹脂枠を用いること
により、樹脂封止工程は従来の２段階から１回の工程で
処理できることになる。
により、樹脂封止工程は従来の２段階から１回の工程で
処理できることになる。
【００２２】また、本発明によれば、樹脂封止後にセラ
ミックス基板へ球状の外部電極を取付けることが必要と
される場合、半導体素子面及び金属細線を破損すること
なく容易に外部電極の取付が行えるという利点がある。
ミックス基板へ球状の外部電極を取付けることが必要と
される場合、半導体素子面及び金属細線を破損すること
なく容易に外部電極の取付が行えるという利点がある。
【００２３】さらに、本発明によれば、樹脂封止用の治
具を用いることによって、樹脂封止工程の自動化が可能
になり生産効率を著しく向上させることが出来る。
具を用いることによって、樹脂封止工程の自動化が可能
になり生産効率を著しく向上させることが出来る。
【００２４】樹脂封止用の治具を用いた封止方法につい
ては、まず１５０℃付近の温度にて常時加熱している治
具へ、樹脂充填面を下面に、半導体装置装着面を上面に
向けて樹脂枠を装着し、続いて半導体装置を装着する。
ては、まず１５０℃付近の温度にて常時加熱している治
具へ、樹脂充填面を下面に、半導体装置装着面を上面に
向けて樹脂枠を装着し、続いて半導体装置を装着する。
【００２５】樹脂枠への半導体装置の装着は、半導体素
子面が下面に、外部電極取付面が上面になるよう装着す
る。
子面が下面に、外部電極取付面が上面になるよう装着す
る。
【００２６】そして樹脂枠と半導体装置の装着が全て完
了した後、治具の型締めを行う。
了した後、治具の型締めを行う。
【００２７】次に、予熱によって軟化させた樹脂が圧力
をかけて樹脂充填面から樹脂枠内へ約２分から３分の短
時間で充填し、圧入完了後直ちに樹脂ベークを行うこと
により、樹脂枠及び樹脂により保護された半導体装置が
多量に一体成形されるものである。
をかけて樹脂充填面から樹脂枠内へ約２分から３分の短
時間で充填し、圧入完了後直ちに樹脂ベークを行うこと
により、樹脂枠及び樹脂により保護された半導体装置が
多量に一体成形されるものである。
【００２８】このように、本発明によれば、樹脂封止工
程の自動化が可能になり、小型で量産性があるセラミッ
クス材料を基材とした半導体装置の供給が可能とされ
る。すなわち、本発明は、樹脂枠を用いたことにより、
半導体素子周辺への樹脂の流出が回避されると共に、粘
度の高い樹脂を用いた後にそれよりも多少粘度の低い樹
脂で覆うといった２段階の樹脂ベーク工程を必要とする
ことがなく、１回の樹脂ベーク工程で済み、さらにベー
ク治具を用いて樹脂ベークを行うことにより自動化が可
能になる。
程の自動化が可能になり、小型で量産性があるセラミッ
クス材料を基材とした半導体装置の供給が可能とされ
る。すなわち、本発明は、樹脂枠を用いたことにより、
半導体素子周辺への樹脂の流出が回避されると共に、粘
度の高い樹脂を用いた後にそれよりも多少粘度の低い樹
脂で覆うといった２段階の樹脂ベーク工程を必要とする
ことがなく、１回の樹脂ベーク工程で済み、さらにベー
ク治具を用いて樹脂ベークを行うことにより自動化が可
能になる。
【００２９】さらに、本発明によれば、樹脂選定につい
ても粘度を考慮する必要がないことから、選択肢が広が
り安価で特性レベルの高い材料を選ぶことができる。
ても粘度を考慮する必要がないことから、選択肢が広が
り安価で特性レベルの高い材料を選ぶことができる。
【００３０】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００３１】図１は、本発明の実施例を示す縦断面図で
ある。
ある。
【００３２】図１を参照して、半導体装置１２を、半導
体素子面１４′が上面、外部電極１３が下面になるよう
に設置する。なお、半導体素子１４の内部電極１６とセ
ラミックス容器基材（単に「セラミックス基板」ともい
う）１０上の内部電極１７とは金属細線１８にて電気的
に接続され、内部電極１７とセラミックス容器基材１０
の下面に設けられた外部電極１３とは容器内部金属配線
１９により電気的に接続されている。外部電極１３は、
半田又は銅あるいはこれに準ずる合金からなり、球形の
形状を有し、格子状（２次元アレイ状）に配設されてい
る。
体素子面１４′が上面、外部電極１３が下面になるよう
に設置する。なお、半導体素子１４の内部電極１６とセ
ラミックス容器基材（単に「セラミックス基板」ともい
う）１０上の内部電極１７とは金属細線１８にて電気的
に接続され、内部電極１７とセラミックス容器基材１０
の下面に設けられた外部電極１３とは容器内部金属配線
１９により電気的に接続されている。外部電極１３は、
半田又は銅あるいはこれに準ずる合金からなり、球形の
形状を有し、格子状（２次元アレイ状）に配設されてい
る。
【００３３】半導体素子面１４′を保護するため樹脂枠
１１を上面から覆い、続いて、半導体素子面１４′方向
から樹脂枠１１の内部に樹脂１５を充填する。
１１を上面から覆い、続いて、半導体素子面１４′方向
から樹脂枠１１の内部に樹脂１５を充填する。
【００３４】樹脂枠１１と充填する樹脂１５は、好まし
くは、熱硬化型エポキシまたはそれに準ずる樹脂からな
り、それらの樹脂の特性は、低応力、かつ密着性と耐熱
性及び絶縁性に優れているものとする。
くは、熱硬化型エポキシまたはそれに準ずる樹脂からな
り、それらの樹脂の特性は、低応力、かつ密着性と耐熱
性及び絶縁性に優れているものとする。
【００３５】図２は、本実施例における樹脂枠の構成を
説明する図である。図２（ａ）は樹脂枠の側面図を、図
２（ｂ）は樹脂枠の平面図を示している。
説明する図である。図２（ａ）は樹脂枠の側面図を、図
２（ｂ）は樹脂枠の平面図を示している。
【００３６】図２を参照して、樹脂枠２１の上側端面は
樹脂充填面２２を、下側端面は半導体装置を設置する側
を表わしており、樹脂充填面２２から樹脂を充填する際
に樹脂が十分流れ込むように、樹脂充填面２２から半導
体装置設置面２３に向かって、断面の幅が次第に拡大す
るような構成とされている。
樹脂充填面２２を、下側端面は半導体装置を設置する側
を表わしており、樹脂充填面２２から樹脂を充填する際
に樹脂が十分流れ込むように、樹脂充填面２２から半導
体装置設置面２３に向かって、断面の幅が次第に拡大す
るような構成とされている。
【００３７】また、樹脂枠２１の高さ寸法は、半導体装
置の外部端子面（下側端面）に至らないような構造とさ
れる。これは、図１を参照して、半導体装置１２は下側
端面に格子状に形成された球状の外部電極１３を有し、
外部電極１３は不図示のプリント回路基板と半田接合さ
れるが、その際、樹脂枠１１が外部電極１３より下方に
突出して外部電極１３とプリント回路基板との半田接合
を困難にするという問題を回避するものである。
置の外部端子面（下側端面）に至らないような構造とさ
れる。これは、図１を参照して、半導体装置１２は下側
端面に格子状に形成された球状の外部電極１３を有し、
外部電極１３は不図示のプリント回路基板と半田接合さ
れるが、その際、樹脂枠１１が外部電極１３より下方に
突出して外部電極１３とプリント回路基板との半田接合
を困難にするという問題を回避するものである。
【００３８】図３は、本実施例における樹脂ベーク治具
を説明するための断面図である。図３及び図１を参照し
て、本実施例の半導体装置の製造方法を説明する。
を説明するための断面図である。図３及び図１を参照し
て、本実施例の半導体装置の製造方法を説明する。
【００３９】図３を参照して、治具本体３１は、上治具
３４と下治具３５の二つの主要部材からなり、上治具３
４は、下治具３５の樹脂充填口３３を介して樹脂を圧入
する際にセラミックス基板を固定する働きを有する。上
治具３４と下治具３５は位置合わせ用フック３６によ
り、設置位置にズレが生じないように位置合わせして型
締めされる。そして、樹脂圧入時点でセラミックス基板
に外部電極が取付られていない場合には上治具３４は平
板とされ、樹脂圧入時点でセラミックス基板に外部電極
が取付られている場合には、上治具３４の端面には外部
電極１３の形状及び電極の数に従いザグリ部が設けられ
ている。
３４と下治具３５の二つの主要部材からなり、上治具３
４は、下治具３５の樹脂充填口３３を介して樹脂を圧入
する際にセラミックス基板を固定する働きを有する。上
治具３４と下治具３５は位置合わせ用フック３６によ
り、設置位置にズレが生じないように位置合わせして型
締めされる。そして、樹脂圧入時点でセラミックス基板
に外部電極が取付られていない場合には上治具３４は平
板とされ、樹脂圧入時点でセラミックス基板に外部電極
が取付られている場合には、上治具３４の端面には外部
電極１３の形状及び電極の数に従いザグリ部が設けられ
ている。
【００４０】図３を参照して、まず、治具本体３１の下
治具３５に設けられた樹脂枠固定位置３２へ樹脂枠（不
図示）を装着し（図２の樹脂充填面２２が下側とな
る）、続いて半導体装置（不図示）を装着する。その
際、セラミックス基板の縁が樹脂枠の肩部２４（図２参
照）に当接する。
治具３５に設けられた樹脂枠固定位置３２へ樹脂枠（不
図示）を装着し（図２の樹脂充填面２２が下側とな
る）、続いて半導体装置（不図示）を装着する。その
際、セラミックス基板の縁が樹脂枠の肩部２４（図２参
照）に当接する。
【００４１】樹脂枠及び半導体装置を装着した後、治具
本体３１を型締めし、樹脂充填口３３から樹脂枠の内部
へ樹脂を充填させる。このような工程により、樹脂封止
工程の自動化が達成される。
本体３１を型締めし、樹脂充填口３３から樹脂枠の内部
へ樹脂を充填させる。このような工程により、樹脂封止
工程の自動化が達成される。
【００４２】なお、本実施例においては、セラミックス
基板として好ましくは多層セラミック基板が用いられ
る。
基板として好ましくは多層セラミック基板が用いられ
る。
【００４３】
【発明の効果】以上説明したように、本発明の製造方法
によれば、樹脂枠を用いたことにより、半導体素子周辺
への樹脂の流出が回避されると共に、粘度の高い樹脂を
用いた後に多少粘度の低い樹脂で覆うといった２段階の
樹脂ベーク工程を必要とすることなく１回の樹脂ベーク
工程で済み、さらにベーク治具を用いて樹脂ベークを行
うことにより自動化が可能とされ、量産に適し、安価で
高機能な半導体集積回路装置を提供することができる。
によれば、樹脂枠を用いたことにより、半導体素子周辺
への樹脂の流出が回避されると共に、粘度の高い樹脂を
用いた後に多少粘度の低い樹脂で覆うといった２段階の
樹脂ベーク工程を必要とすることなく１回の樹脂ベーク
工程で済み、さらにベーク治具を用いて樹脂ベークを行
うことにより自動化が可能とされ、量産に適し、安価で
高機能な半導体集積回路装置を提供することができる。
【００４４】また、本発明によれば、製造コストが低減
され、小型かつ電気的特性の良好な半導体集積回路を提
供することができる。
され、小型かつ電気的特性の良好な半導体集積回路を提
供することができる。
【００４５】さらに、本発明によれば、樹脂選定につい
ても粘度を考慮する必要がないことから、選択肢が広が
り安価で特性レベルの高い材料を選ぶことができるとい
う利点を有する。
ても粘度を考慮する必要がないことから、選択肢が広が
り安価で特性レベルの高い材料を選ぶことができるとい
う利点を有する。
【図１】本発明の一実施例を示す断面図である。
【図２】本発明における樹脂枠の構成を説明する図であ
る。 （ａ） 樹脂枠の側面図である。 （ｂ） 樹脂枠の平面図である。
る。 （ａ） 樹脂枠の側面図である。 （ｂ） 樹脂枠の平面図である。
【図３】本発明の一実施例における樹脂ベーク治具の例
を示す図である。
を示す図である。
【図４】従来の気密封止型の半導体装置を示す断面図で
ある。
ある。
【図５】従来の非気密封止型の半導体装置を示す断面図
である。
である。
１０ セラミックス容器基板 １１ 樹脂枠 １２ 半導体装置 １３ 外部電極 １４ 半導体素子 １４′ 半導体素子面 １５ 樹脂 １６ 半導体素子の内部電極 １７ 内部電極 １８ 金属細線 １９ 容器内部金属配線 ２１ 樹脂枠 ２２ 樹脂充填面 ２３ 半導体装置設置面 ３１ 治具本体 ３２ 樹脂枠固定位置 ３３ 樹脂充填口 ４１ 半導体素子 ４２ セラミックス容器基板 ４３ 内部電極 ４４ 金属細線 ４５ 外部電極 ４６ 容器内部金属配線 ４７ 金属蓋
フロントページの続き (72)発明者 森重 季夫 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (6)
- 【請求項１】半導体素子を搭載するセラミックス基板の
一側端面に該半導体素子上に形成された電極と導線によ
り電気的に接続された電極を有し、該セラミックス基板
の前記一側端面と相対する他側端面に格子状に配設され
た電極を有し、該半導体素子が該セラミックス基板に固
着されてなる半導体集積回路装置。 - 【請求項２】前記半導体素子を搭載する前記セラミック
ス基板に樹脂枠を嵌合し、前記半導体素子及び導線が前
記樹脂枠の開口端から注入された樹脂で覆われてなるこ
とを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】前記格子状に配設された電極が、半田、
銅、又はこれに準ずる合金から成り、略球形の形状とさ
れたことを特徴とする請求項１又は２記載の半導体集積
回路装置。 - 【請求項４】前記樹脂枠は、一側が前記セラミックス基
板の前記一側端面よりも突出され、他側が前記セラミッ
クス基板の他側端面に至らないように形成されたことを
特徴とする請求項２記載の半導体集積回路装置。 - 【請求項５】半導体装置を搭載するセラミックス基板の
一側端面に該半導体装置に形成された電極と金属細線に
より電気的に接続された電極を有し、該セラミックス基
板の相対する他側端面には格子状の電極を有し、該半導
体装置が該セラミックス基板に固着されてなる半導体集
積回路装置の製造方法であって、 前記セラミックス基板に樹脂枠を嵌合し、 前記樹脂枠の開口端から樹脂を注入し前記半導体素子面
及び前記金属細線を覆うことを特徴とする半導体集積回
路装置の製造方法。 - 【請求項６】前記樹脂枠は、その上面が前記セラミック
ス基板の上面より突出し、その下面が前記セラミックス
基板の下面より突出しないよう形成されたことを特徴と
する請求項５記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7031346A JP2834017B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7031346A JP2834017B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203942A true JPH08203942A (ja) | 1996-08-09 |
| JP2834017B2 JP2834017B2 (ja) | 1998-12-09 |
Family
ID=12328675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7031346A Expired - Fee Related JP2834017B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834017B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338949B1 (ko) * | 1999-12-14 | 2002-05-31 | 박종섭 | 반도체 패키지의 배선 구조 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206183A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | 半導体装置の製造方法 |
| JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
-
1995
- 1995-01-27 JP JP7031346A patent/JP2834017B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206183A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | 半導体装置の製造方法 |
| JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338949B1 (ko) * | 1999-12-14 | 2002-05-31 | 박종섭 | 반도체 패키지의 배선 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834017B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177725B1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5891759A (en) | Method of making a multiple heat sink resin sealing type semiconductor device | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| CN101609826A (zh) | 功率半导体模块及其制造方法 | |
| JPH06275773A (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
| US20200144140A1 (en) | Power semiconductor module | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP5233853B2 (ja) | 半導体装置 | |
| CN112750801B (zh) | 功率半导体装置 | |
| US6758200B2 (en) | Ignition coil driver chip on printed circuit board for plughole coil housing | |
| JP5898575B2 (ja) | 半導体装置 | |
| JP3140330B2 (ja) | 半導体装置の製造方法 | |
| CN215220694U (zh) | 功率模块 | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JP2834017B2 (ja) | 半導体装置及びその製造方法 | |
| CN113113364A (zh) | 功率模块及其封装方法 | |
| CN108735614B (zh) | 半导体装置及半导体装置的制造方法 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN221057406U (zh) | 一种具有银浆烧结层的功率模块 | |
| WO1999056313A1 (fr) | Dispositif semi-conducteur et son procede de production | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP3477073B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| CN104465606B (zh) | 可拆卸、可组装的半导体封装体堆叠结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| LAPS | Cancellation because of no payment of annual fees |