JP5565372B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP5565372B2 JP5565372B2 JP2011095894A JP2011095894A JP5565372B2 JP 5565372 B2 JP5565372 B2 JP 5565372B2 JP 2011095894 A JP2011095894 A JP 2011095894A JP 2011095894 A JP2011095894 A JP 2011095894A JP 5565372 B2 JP5565372 B2 JP 5565372B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- cavity
- mold
- mold resin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
矩形板状のモールド樹脂(80)を成形するための矩形板状の空間形状をなすキャビティ(101)と、キャビティ(101)の一辺側からキャビティ(101)にモールド樹脂(80)を注入する第1のゲート(110)および第2のゲート(120)とを有する金型(100)と、を用意する用意工程と、
金型(100)のキャビティ(101)内に構造体(1)を設置して、キャビティ(101)にモールド樹脂(80)を注入することにより、少なくとも回路基板(10)の一面(11)側をワイヤ(20)とともにモールド樹脂(80)で封止するモールド工程とを備える電子装置の製造方法において、
第1のゲート(110)は、金型(100)におけるキャビティ(101)の一辺側の一方のコーナー部に対応する位置に設けられ、第2のゲート(120)は、金型(100)におけるキャビティ(101)の一辺側の他方のコーナー部に対応する位置に設けられたものであり、
第1のゲート(110)からのモールド樹脂(80)の注入方向および第2のゲート(120)からのモールド樹脂(80)の注入方向を、キャビティ(101)の一辺に対して斜めとすることで、これら両ゲート(110、120)から注入されるモールド樹脂(80)の流れをキャビティ(101)内で合流させるようになっており、
第1のゲート(110)の注入流量を第2のゲート(120)の注入流量よりも大きいものとすることにより、モールド工程では、キャビティ(101)内におけるモールド樹脂(80)の合流部の位置を第2のゲート(120)側に偏らせるものであり、
用意工程では、構造体(1)として、回路基板(10)の一面(11)のうち前記キャビティ(101)の前記一辺に対向する他辺側における第1のゲート(110)側に寄った位置に、ワイヤ(20)を設けたものを用意することを特徴とする。
エアベント(130、140)のうち第1のゲート(110)の対角に位置する第1のエアベント(130)は、第2のゲート(120)の対角に位置する第2のエアベント(140)よりも大容量であることを特徴とする。
第2のゲート(120)に対応するランナー(103)のうち第2のゲート(120)の直前に位置する部位を絞られた形状とすることにより、第1のゲート(110)の注入流量を第2のゲート(120)の注入流量よりも大きいものとしていることを特徴とする。
図1は本発明の第1実施形態に係る電子装置の概略平面構成を示す図であり、図2は同電子装置の概略断面構成を示す図である。なお、図1では、モールド樹脂80を透過してその内部を示している。
図6は、本発明の第2実施形態に係る電子装置の製造方法に用いる金型100の要部の概略断面構成を示す図であり、(a)は第2のゲート120およびその近傍のランナー103部分を示し、(b)は第1のゲート110およびその近傍のランナー103部分を示している。
ここで、上記各実施形態に示した製造方法は、1個のキャビティ101を有する金型100だけでなく、複数個のキャビティ101が連続する多連タイプの金型100としても適用できる。図7は、その多連タイプの金型100による製造方法を示す概略平面図である。
10 回路基板
11 回路基板の一面
20 実装用ワイヤ
80 モールド樹脂
100 金型
101 キャビティ
103 ランナー
110 第1のゲート
120 第2のゲート
130 第1のエアベント
140 第2のエアベント
Claims (5)
- 回路基板(10)および前記回路基板(10)の一面(11)上に位置するようにワイヤボンディングにより形成されたワイヤ(20)を備える構造体(1)と、
矩形板状のモールド樹脂(80)を成形するための矩形板状の空間形状をなすキャビティ(101)と、前記キャビティ(101)の一辺側から前記キャビティ(101)に前記モールド樹脂(80)を注入する第1のゲート(110)および第2のゲート(120)とを有する金型(100)と、を用意する用意工程と、
前記金型(100)の前記キャビティ(101)内に前記構造体(1)を設置して、前記キャビティ(101)に前記モールド樹脂(80)を注入することにより、少なくとも前記回路基板(10)の一面(11)側を前記ワイヤ(20)とともに前記モールド樹脂(80)で封止するモールド工程とを備える電子装置の製造方法において、
前記第1のゲート(110)は、前記金型(100)における前記キャビティ(101)の前記一辺側の一方のコーナー部に対応する位置に設けられ、前記第2のゲート(120)は、前記金型(100)における前記キャビティ(101)の前記一辺側の他方のコーナー部に対応する位置に設けられたものであり、
前記第1のゲート(110)からの前記モールド樹脂(80)の注入方向および前記第2のゲート(120)からの前記モールド樹脂(80)の注入方向を、前記キャビティ(101)の前記一辺に対して斜めとすることで、これら両ゲート(110、120)から注入される前記モールド樹脂(80)の流れを前記キャビティ(101)内で合流させるようになっており、
前記第1のゲート(110)の注入流量を前記第2のゲート(120)の注入流量よりも大きいものとすることにより、前記モールド工程では、前記キャビティ(101)内における前記モールド樹脂(80)の合流部の位置を前記第2のゲート(120)側に偏らせるものであり、
前記用意工程では、前記構造体(1)として、前記回路基板(10)の一面(11)のうち前記キャビティ(101)の前記一辺に対向する他辺側における第1のゲート(110)側に寄った位置に、前記ワイヤ(20)を設けたものを用意することを特徴とする電子装置の製造方法。 - 前記金型(100)において、前記キャビティ(101)の前記一辺に対向する他辺側の両コーナー部に対応する位置には、前記キャビティ(101)から溢れた前記モールド樹脂(80)を溜めるエアベント(130、140)がそれぞれ設けられており、
前記エアベント(130、140)のうち前記第1のゲート(110)の対角に位置する第1のエアベント(130)は、前記第2のゲート(120)の対角に位置する第2のエアベント(140)よりも大容量であることを特徴とする請求項1に記載の電子装置の製造方法。 - 前記金型(100)において、前記第1のゲート(110)を前記第2のゲート(120)よりも開口面積が大きいものとすることにより、前記第1のゲート(110)の注入流量を前記第2のゲート(120)の注入流量よりも大きいものとしていることを特徴とする請求項1または2に記載の電子装置の製造方法。
- 前記金型(100)において、前記第1のゲート(110)の上流側および前記第2のゲート(120)の上流側には、それぞれ当該各ゲート(110、120)に供給される前記モールド樹脂(80)を流通させる経路としてのランナー(103)が設けられており、
前記第2のゲート(120)に対応する前記ランナー(103)のうち前記第2のゲート(120)の直前に位置する部位を絞られた形状とすることにより、前記第1のゲート(110)の注入流量を前記第2のゲート(120)の注入流量よりも大きいものとしていることを特徴とする請求項1または2に記載の電子装置の製造方法。 - 前記構造体(1)において、前記ワイヤ(20)は、当該ワイヤの両端が前記回路基板(10)の一面(11)上に位置するように複数本配列されているものであることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095894A JP5565372B2 (ja) | 2011-04-22 | 2011-04-22 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095894A JP5565372B2 (ja) | 2011-04-22 | 2011-04-22 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227463A JP2012227463A (ja) | 2012-11-15 |
JP5565372B2 true JP5565372B2 (ja) | 2014-08-06 |
Family
ID=47277270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011095894A Expired - Fee Related JP5565372B2 (ja) | 2011-04-22 | 2011-04-22 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565372B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5591150U (ja) * | 1978-12-20 | 1980-06-24 | ||
JPH0314657Y2 (ja) * | 1984-12-28 | 1991-04-02 | ||
JPH08153743A (ja) * | 1994-11-29 | 1996-06-11 | Nitto Denko Corp | 半導体装置の製法およびそれに用いる成形型 |
JP2821439B2 (ja) * | 1996-08-16 | 1998-11-05 | 山形日本電気株式会社 | トランスファ成形装置及びこれを用いた半導体装置の製造方法 |
DE69637809D1 (de) * | 1996-11-28 | 2009-02-26 | Mitsubishi Electric Corp | Halbleiteranordnung |
JPH11274191A (ja) * | 1998-03-20 | 1999-10-08 | Sumitomo Heavy Ind Ltd | 半導体素子の樹脂封止装置 |
JP2000058573A (ja) * | 1998-08-10 | 2000-02-25 | Sony Corp | 樹脂封止金型および樹脂封止方法 |
JP2009147168A (ja) * | 2007-12-14 | 2009-07-02 | Denso Corp | 半導体装置の樹脂封止方法及びこの方法によって使用される金型 |
-
2011
- 2011-04-22 JP JP2011095894A patent/JP5565372B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012227463A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
JP5845336B2 (ja) | 半導体装置及びその製造方法 | |
US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
US6593169B2 (en) | Method of making hybrid integrated circuit device | |
JP5930070B2 (ja) | 半導体装置 | |
JP2002270638A (ja) | 半導体装置および樹脂封止方法および樹脂封止装置 | |
JP2017170627A (ja) | モールド製品の製造方法およびモールド製品 | |
JP2017224736A (ja) | 半導体装置、製造方法、及び導電性ポスト | |
JP2019091922A (ja) | 半導体装置 | |
JP2007088160A (ja) | 半導体デバイスの製造方法、半導体デバイス、及び電子機器 | |
JP2012028513A (ja) | 半導体装置及びその製造方法 | |
JP2011253900A (ja) | 半導体装置及びその製造方法 | |
JP4039298B2 (ja) | 樹脂封止型半導体装置およびその製造方法ならびに成形型 | |
KR20180083789A (ko) | 회로 부품의 제조 방법 및 회로 부품 | |
JP5565372B2 (ja) | 電子装置の製造方法 | |
JP2014204082A (ja) | 半導体装置の製造方法 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
JP6032171B2 (ja) | モールドパッケージの製造方法 | |
JP2021027348A (ja) | 半導体装置 | |
JP2010212628A (ja) | 半導体装置の製造方法 | |
JP2008124116A (ja) | 半導体装置 | |
CN112640096A (zh) | 半导体装置 | |
JP2015018934A (ja) | プリント基板およびその製造方法 | |
JP5857556B2 (ja) | マルチチップ用複合リードフレーム及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5565372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |