CN113257797A - 一种共阳极二极管器件及其制备方法 - Google Patents

一种共阳极二极管器件及其制备方法 Download PDF

Info

Publication number
CN113257797A
CN113257797A CN202110707360.5A CN202110707360A CN113257797A CN 113257797 A CN113257797 A CN 113257797A CN 202110707360 A CN202110707360 A CN 202110707360A CN 113257797 A CN113257797 A CN 113257797A
Authority
CN
China
Prior art keywords
anode
copper sheet
cathode
diode chip
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110707360.5A
Other languages
English (en)
Other versions
CN113257797B (zh
Inventor
陆爱华
黄华兴
陈松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Weien Semiconductor Shanghai Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202110707360.5A priority Critical patent/CN113257797B/zh
Publication of CN113257797A publication Critical patent/CN113257797A/zh
Application granted granted Critical
Publication of CN113257797B publication Critical patent/CN113257797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

本发明提供一种共阳极二极管器件及其制备方法，该器件包括：导电支架，包括散热片及设于散热片一侧的至少两个管脚；第一二极管芯片，其阴极朝下阳极朝上的焊接于散热片之上；阳极铜片，层叠焊接于第一二极管芯片的阳极之上；第二二极管芯片，其阴极朝上阳极朝下的层叠焊接于阳极铜片之上；阴极铜片，层叠焊接于第二二极管芯片的阴极之上；其中，阳极铜片和阴极铜片分别与一个所述管脚焊接。本发明通过将二个二极管芯片的阳极面对面焊接到中间的阳极铜片上，并将阳极铜片焊接至铜支架的其中一管脚上，以便于引出塑封体，实现共阳极，使二个二极管芯片的阴极朝外、而阳极则大面积焊接铜片，能够明显提高器件的散热能力及浪涌能力。

Description

一种共阳极二极管器件及其制备方法
技术领域
本发明涉及电子器件技术领域，特别涉及一种共阳极二极管器件及其制备方法。
背景技术
二极管是最常用的电子元件之一，它最大的特性就是单向导电，也就是电流只可以从二极管的一个方向流过，二极管的作用有整流电路，检波电路，稳压电路，各种调制电路，主要都是由二极管来构成的。
在有些电路当中，需采用两个二极管实现共阳连接关系，则需要加入共阳极二极管器件。目前，共阳极二极管器件通常由两个二极管和铜支架封装得到。
由于二极管芯片散热主要通过阴极来散热，但目前的封装方式中二极管阴极不能直接连接到铜散热片上或者只能直接连接部分铜散热片从而导致产品散热能力较差，并且目前的封装方式中，二极管阳极通过铝线焊接或者较小接触面积的铜连接片实现二极管导通，承载电流能力较差从而导致浪涌能力较差。
发明内容
基于此，本发明的目的是提供一种具有良好散热能力和浪涌能力的共阳极二极管器件及其制备方法。
根据本发明实施例当中的一种共阳极二极管器件，包括：
导电支架，包括散热片及设于所述散热片一侧的至少两个管脚；
第一二极管芯片，其阴极朝下阳极朝上的焊接于所述散热片之上；
阳极铜片，层叠焊接于所述第一二极管芯片的阳极之上；
第二二极管芯片，其阴极朝上阳极朝下的层叠焊接于所述阳极铜片之上；
阴极铜片，层叠焊接于所述第二二极管芯片的阴极之上；
其中，所述阳极铜片和所述阴极铜片分别与一个所述管脚焊接。
进一步地，所述阳极铜片和所述阴极铜片的一侧均外延形成一外延部，以通过所述外延部与对应的所述管脚焊接。
进一步地，所述管脚与所述外延部焊接的一端延伸出焊盘，所述外延部与所述焊盘焊接。
进一步地，所述管脚的数量为3个，3个所述管脚分别与所述散热片、所述阳极铜片和所述阴极铜片连接。
进一步地，所述焊盘与所述散热片共面设置，所述外延部朝向所述焊盘折弯之后与所述焊盘焊接。
进一步地，所述阴极铜片和所述散热片的厚度相同。
进一步地，所述共阳极二极管器件还包括用于对所述共阳极二极管器件进行封装的封装层。
进一步地，所述封装层为薄膜材质。
进一步地，其中：所述散热片与所述第一二极管芯片的阴极之间设有第一锡膏；
所述阳极铜片与所述第一二极管芯片的阳极之间设有第二锡膏；
所述阳极铜片与所述第二二极管芯片的阳极之间设有第三锡膏；
所述阴极铜片与所述第二二极管芯片的阴极之间设有第四锡膏。
根据本发明实施例当中的一种共阳极二极管器件的制备方法，用于制备上述的共阳极二极管器件，所述制备方法包括：
步骤S01、提供一导电支架；
步骤S02、在所述导电支架的散热片之上设置第一锡膏；
步骤S03、将第一二极管芯片的阴极朝下阳极朝上的放置于所述第一锡膏上焊接；
步骤S04、在所述第一二极管芯片的阳极之上设置第二锡膏；
步骤S05、将阳极铜片放置于所述第二锡膏上焊接，并使所述阳极铜片与所述导电支架的其中一管脚焊接；
步骤S06、在所述阳极铜片之上设置第三锡膏；
步骤S07、将第二二极管芯片的阴极朝上阳极朝下的放置于所述第三锡膏上焊接；
步骤S08、在所述第二二极管芯片的阴极之上设置第四锡膏；
步骤S09、将阴极铜片放置于所述第四锡膏上焊接，并使所述阴极铜片与所述导电支架的另一管脚焊接；
步骤S10，对步骤S09得到的整体进行封装，形成所述共阳极二极管器件。
与现有技术相比：通过将二个二极管芯片的阳极面对面焊接到中间的阳极铜片上，并将阳极铜片焊接至铜支架的其中一管脚上，以便于引出塑封体，实现共阳极，同时由于二个二极管芯片的阴极朝外，并且底下的二极管芯片的阴极全面接触散热片，而顶上的二极管芯片的阴极全面接触阴极铜片，能够明显提高共阳极二极管器件的散热能力，同时二个二极管芯片的阳极均大面积焊在中间的阳极铜片上，能够明显提高共阳极二极管器件的浪涌能力，使得器件的整体使用寿命明显提高，在应用端能减少一半器件的使用数量，具有明显的降本优势。
附图说明
图1为本发明实施例一当中的共阳极二极管器件封装前的正面结构示意图；
图2为本发明实施例一当中的导电支架的结构示意图；
图3为本发明实施例一当中的第一二极管芯片的结构示意图；
图4为本发明实施例一当中的阳极铜片的结构示意图；
图5为本发明实施例一当中的第二二极管芯片的结构示意图；
图6为本发明实施例一当中的阴极铜片的结构示意图；
图7为图1当中A-A线的剖视图；
图8为本发明实施例一当中的共阳极二极管器件封装后的正面结构示意图；
图9为本发明实施例一当中的共阳极二极管器件封装后的背面结构示意图；
图10为本发明实施例二当中的共阳极二极管器件的制备方法各步骤对应的产品结构图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1-图7，所示为本发明实施例一中的共阳极二极管器件，包括导电支架10、第一二极管芯片20、阳极铜片30、第二二极管芯片40以及阴极铜片50，其中：
导电支架10包括散热片11及设于散热片11一侧的至少两个管脚12，第一二极管芯片20以阴极朝下阳极朝上的摆放方式焊接于散热片11之上，使得第一二极管芯片20的阴极全面散热片11，从而提升第一二极管芯片20的阴极的散热效果。阳极铜片30层叠并焊接于第一二极管芯片20的阳极之上，以使第一二极管芯片20的阳极能够大面积接触阳极铜片30，第二二极管芯片40以阴极朝上阳极朝下的摆放方式层叠并焊接于阳极铜片30之上，以使第二二极管芯片40的阳极能够大面积接触阳极铜片30，阴极铜片50层叠并焊接于第二二极管芯片40的阴极之上，使得第二二极管芯片40的阴极全面接触阴极铜片50，而阴极铜片50具有优良的散热能力，从而提升第二二极管芯片40的阴极的散热效果。阳极铜片30和阴极铜片50分别与一个管脚12焊接。
示例而非限定，在本实施例一些情况当中，管脚12的数量为3个，3个管脚12并排布置，并且3个管脚12分别与散热片11、阳极铜片30和阴极铜片50连接。为了便于后续描述，3个管脚12分别定义为第一管脚12a及设于第一管脚12a两侧的第二管脚12b和第三管脚12c，在本实施例一种优选情况当中，第一管脚12a与阳极铜片30焊接，第二管脚12b自散热片11的端缘延伸而出，第三管脚12c与阴极铜片50焊接。由于，散热片11、阳极铜片30和阴极铜片50具有高低落差，则第一管脚12a、第二管脚12b和第三管脚12c也可以相应的高低错落布置。具体地，阳极铜片30和阴极铜片50的一侧均外延形成一外延部a，第一管脚12a和第三管脚12c的一端均延伸出焊盘b，外延部a与对应的焊盘b焊接。同时，散热片11与第一二极管芯片20的阴极之间设有第一锡膏，阳极铜片30与第一二极管芯片20的阳极之间设有第二锡膏，阳极铜片30与第二二极管芯片40的阳极之间设有第三锡膏，阴极铜片50与第二二极管芯片40的阴极之间设有第四锡膏。同时，外延部a与焊盘b之间也设置有锡膏。
在一些可选实施例当中，各管脚也可以和散热片11布置在同一水平面上，此时焊盘与散热片11将共面设置，由于，散热片11、阳极铜片30和阴极铜片50具有高低落差，为了保证焊接，在这种情况下，外延部11需朝向焊盘折弯之后再与焊盘焊接，即通过不同的折弯深度设计来保证精准焊接，构成3D封装结构。
在具体实施时，导电支架10可一体成型，并且导电支架10优选采用铜材料，即采用铜支架作为共阳极二极管器件的基座。除此之外，共阳极二极管器件还包括用于对共阳极二极管器件进行封装的封装层60，封装层60具体可以为薄膜材质。具体封装结构不做限制，可以根据实际需要进行适应性封装，封装后的共阳极二极管器件的结构如图8-图9所示。
作为优选的方案，阳极铜片的截面积只需要满足二极管的浪涌能力即可，为了确保共阳极的二极管保持一致的散热能力，阴极铜片需要和散热片保持同样的厚度，阴极铜片在制作允许的情况下应尽可能大，以保证最佳的散热能力。
综上所述，本实施例当中的共阳极二极管器件，通过将二个二极管芯片的阳极面对面焊接到中间的阳极铜片上，并将阳极铜片焊接至铜支架的其中一管脚上，以便于引出塑封体，实现共阳极，同时由于二个二极管芯片的阴极朝外，并且底下的二极管芯片的阴极全面接触散热片，而顶上的二极管芯片的阴极全面接触阴极铜片，能够明显提高共阳极二极管器件的散热能力，同时二个二极管芯片的阳极均大面积焊在中间的阳极铜片上，能够明显提高共阳极二极管器件的浪涌能力，使得器件的整体使用寿命明显提高，在应用端能减少一半器件的使用数量，具有明显的降本优势。
实施例二
请参阅图10，本发明实施例二提出一种共阳极二极管器件的制备方法，用于制备上述实施例一当中的共阳极二极管器件，所述方法包括步骤S01-步骤S10，其中：
步骤S01、提供一导电支架10。
其中，该导电支架10优选为铜支架。
步骤S02、在所述导电支架10的散热片11之上点或刷第一锡膏1。
步骤S03、将第一二极管芯片20的阴极朝下阳极朝上的放置于所述第一锡膏1上焊接。
步骤S04、在所述第一二极管芯片20的阳极之上点或刷第二锡膏2。
步骤S05、将阳极铜片30放置于所述第二锡膏2上焊接，并使所述阳极铜片30与所述导电支架10的其中一管脚12焊接。
步骤S06、在所述阳极铜片30之上点或刷第三锡膏3。
步骤S07、将第二二极管芯片40的阴极朝上阳极朝下的放置于第三锡膏3上焊接。
步骤S08、在所述第二二极管芯片40的阴极之上点或刷第四锡膏4。
步骤S09、将阴极铜片50放置于所述第四锡膏4上焊接，并使所述阴极铜片50与所述导电支架10的另一管脚12焊接。
步骤S10，对步骤S09得到的整体进行封装，形成所述共阳极二极管器件。
在具体实施时，可以使用薄膜塑封模具对步骤S09得到的整体进行塑封。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种共阳极二极管器件，其特征在于，包括：
导电支架，包括散热片及设于所述散热片一侧的至少两个管脚；
第一二极管芯片，其阴极朝下阳极朝上的焊接于所述散热片之上；
阳极铜片，层叠焊接于所述第一二极管芯片的阳极之上；
第二二极管芯片，其阴极朝上阳极朝下的层叠焊接于所述阳极铜片之上；
阴极铜片，层叠焊接于所述第二二极管芯片的阴极之上；
其中，所述阳极铜片和所述阴极铜片分别与一个所述管脚焊接。
2.根据权利要求1所述的共阳极二极管器件，其特征在于，所述阳极铜片和所述阴极铜片的一侧均外延形成一外延部，以通过所述外延部与对应的所述管脚焊接。
3.根据权利要求2所述的共阳极二极管器件，其特征在于，所述管脚与所述外延部焊接的一端延伸出焊盘，所述外延部与所述焊盘焊接。
4.根据权利要求1-3任一项所述的共阳极二极管器件，其特征在于，所述管脚的数量为3个，3个所述管脚分别与所述散热片、所述阳极铜片和所述阴极铜片连接。
5.根据权利要求3所述的共阳极二极管器件，其特征在于，所述焊盘与所述散热片共面设置，所述外延部朝向所述焊盘折弯之后与所述焊盘焊接。
6.根据权利要求1所述的共阳极二极管器件，其特征在于，所述阴极铜片和所述散热片的厚度相同。
7.根据权利要求1所述的共阳极二极管器件，其特征在于，所述共阳极二极管器件还包括用于对所述共阳极二极管器件进行封装的封装层。
8.根据权利要求7所述的共阳极二极管器件，其特征在于，所述封装层为薄膜材质。
9.根据权利要求1所述的共阳极二极管器件，其特征在于，其中：
所述散热片与所述第一二极管芯片的阴极之间设有第一锡膏；
所述阳极铜片与所述第一二极管芯片的阳极之间设有第二锡膏；
所述阳极铜片与所述第二二极管芯片的阳极之间设有第三锡膏；
所述阴极铜片与所述第二二极管芯片的阴极之间设有第四锡膏。
10.一种共阳极二极管器件的制备方法，其特征在于，用于制备权利要求1-9任一项所述的共阳极二极管器件，所述制备方法包括：
步骤S01、提供一导电支架；
步骤S02、在所述导电支架的散热片之上设置第一锡膏；
步骤S03、将第一二极管芯片的阴极朝下阳极朝上的放置于所述第一锡膏上焊接；
步骤S04、在所述第一二极管芯片的阳极之上设置第二锡膏；
步骤S05、将阳极铜片放置于所述第二锡膏上焊接，并使所述阳极铜片与所述导电支架的其中一管脚焊接；
步骤S06、在所述阳极铜片之上设置第三锡膏；
步骤S07、将第二二极管芯片的阴极朝上阳极朝下的放置于所述第三锡膏上焊接；
步骤S08、在所述第二二极管芯片的阴极之上设置第四锡膏；
步骤S09、将阴极铜片放置于所述第四锡膏上焊接，并使所述阴极铜片与所述导电支架的另一管脚焊接；
步骤S10，对步骤S09得到的整体进行封装，形成所述共阳极二极管器件。
CN202110707360.5A 2021-06-25 2021-06-25 一种共阳极二极管器件及其制备方法 Active CN113257797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110707360.5A CN113257797B (zh) 2021-06-25 2021-06-25 一种共阳极二极管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110707360.5A CN113257797B (zh) 2021-06-25 2021-06-25 一种共阳极二极管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113257797A true CN113257797A (zh) 2021-08-13
CN113257797B CN113257797B (zh) 2022-04-22

Family

ID=77189511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110707360.5A Active CN113257797B (zh) 2021-06-25 2021-06-25 一种共阳极二极管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113257797B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342880A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置
JP2007027404A (ja) * 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
CN201413823Y (zh) * 2009-05-21 2010-02-24 绍兴旭昌科技企业有限公司 表面贴装双芯片二极管整流器件
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN205881891U (zh) * 2016-06-24 2017-01-11 扬州扬杰电子科技股份有限公司 框架、包含该框架的二极管
CN206505909U (zh) * 2017-02-22 2017-09-19 捷捷半导体有限公司 一种双芯片垂直并联方式的二极体封装结构
CN206864465U (zh) * 2017-06-29 2018-01-09 上海金克半导体设备有限公司 一种双芯片叠加二极管
CN208622719U (zh) * 2018-11-20 2019-03-19 山东晶导微电子股份有限公司 一种共阳极半桥封装结构
CN110504220A (zh) * 2019-08-26 2019-11-26 珠海格力电器股份有限公司 功率器件封装方法及功率器件封装结构
CN212485342U (zh) * 2020-05-28 2021-02-05 河源创基电子科技有限公司 一种结构可靠的贴片式二极管
CN212542421U (zh) * 2020-07-23 2021-02-12 苏州达晶半导体有限公司 贴片式双向tvs器件
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342880A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置
JP2007027404A (ja) * 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
CN201413823Y (zh) * 2009-05-21 2010-02-24 绍兴旭昌科技企业有限公司 表面贴装双芯片二极管整流器件
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN205881891U (zh) * 2016-06-24 2017-01-11 扬州扬杰电子科技股份有限公司 框架、包含该框架的二极管
CN206505909U (zh) * 2017-02-22 2017-09-19 捷捷半导体有限公司 一种双芯片垂直并联方式的二极体封装结构
CN206864465U (zh) * 2017-06-29 2018-01-09 上海金克半导体设备有限公司 一种双芯片叠加二极管
CN208622719U (zh) * 2018-11-20 2019-03-19 山东晶导微电子股份有限公司 一种共阳极半桥封装结构
CN110504220A (zh) * 2019-08-26 2019-11-26 珠海格力电器股份有限公司 功率器件封装方法及功率器件封装结构
CN212485342U (zh) * 2020-05-28 2021-02-05 河源创基电子科技有限公司 一种结构可靠的贴片式二极管
CN212542421U (zh) * 2020-07-23 2021-02-12 苏州达晶半导体有限公司 贴片式双向tvs器件
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Also Published As

Publication number Publication date
CN113257797B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US7880283B2 (en) High reliability power module
JP6623811B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US7948069B2 (en) Surface mountable hermetically sealed package
US6621152B2 (en) Thin, small-sized power semiconductor package
KR100214549B1 (ko) 버텀리드 반도체 패키지
US8129225B2 (en) Method of manufacturing an integrated circuit module
CN109891576B (zh) 半导体模块及其制造方法
JP2018107207A (ja) Ｌｅｄパッケージ
US8519545B2 (en) Electronic device comprising a chip disposed on a pin
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR20090075354A (ko) 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지
CN211719598U (zh) 一种线路可靠的散热型贴片式二极管
KR100575216B1 (ko) 발광소자용 패캐지 베이스
CN113257797B (zh) 一种共阳极二极管器件及其制备方法
US20170178997A1 (en) Metal slugs for double-sided cooling of power module
JP2013008748A (ja) 半導体装置
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
CN114203659A (zh) 多层互连带
CN217983321U (zh) 一种双面散热的半导体芯片封装结构
JP2021027211A (ja) 電子装置
CN213212151U (zh) 一种半导体封装结构
CN209607725U (zh) 一种用于半导体器件的封装结构
KR20190085587A (ko) 고열전도성 반도체 패키지
CN220121824U (zh) 一种具有新型散热结构的功率模块
CN116093044B (zh) 多芯片集成方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231120

Address after: No. 6, Lane 1688, Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201500

Patentee after: Ruineng Weien Semiconductor (Shanghai) Co.,Ltd.

Address before: 330000 North first floor, building 16, No. 346, xiaolanzhong Avenue, Xiaolan economic and Technological Development Zone, Nanchang County, Nanchang City, Jiangxi Province

Patentee before: Ruineng Semiconductor Technology Co.,Ltd.