WO2021245722A1 - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
WO2021245722A1
WO2021245722A1 PCT/JP2020/021532 JP2020021532W WO2021245722A1 WO 2021245722 A1 WO2021245722 A1 WO 2021245722A1 JP 2020021532 W JP2020021532 W JP 2020021532W WO 2021245722 A1 WO2021245722 A1 WO 2021245722A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
semiconductor device
spacer
base plate
metal plate
Prior art date
Application number
PCT/JP2020/021532
Other languages
English (en)
French (fr)
Inventor
厚 山竹
裕基 塩田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/021532 priority Critical patent/WO2021245722A1/ja
Publication of WO2021245722A1 publication Critical patent/WO2021245722A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Definitions

  • the present application relates to a power semiconductor device and a method for manufacturing a power semiconductor device.
  • Power semiconductor devices also known as power modules, are equipped with semiconductor chips for high-power control in a sealed state, and material selection that does not cause dielectric breakdown even at high voltage while efficiently releasing a large amount of heat generated during driving. And structural design is required. If there is a defect inside the module, partial discharge will occur and insulation deterioration will progress, increasing the possibility of failure. Therefore, partial discharge is measured for product insulation inspection, but in addition to internal defects, discharges that occur in peripheral parts such as wiring and terminals to which a high voltage is applied during measurement are not related to dielectric breakdown. Becomes noise, and measurement results for evaluating internal defects may not be obtained.
  • the electric field is concentrated on the part not covered with the adhesive, electric discharge is generated, and it is erroneously detected as an internal defect and the yield is lowered.
  • the present application discloses a technique for solving the above-mentioned problems, and an object thereof is to obtain a highly reliable power semiconductor device without causing a decrease in yield.
  • the power semiconductor device disclosed in the present application surrounds a space and opens at the upper surface and the lower surface, and has a frame portion recessed along the inner edge of the lower surface and an intermediate portion between the upper surface and the bottom surface toward the space.
  • An insulating case in which a protruding shelf-shaped portion is formed, a power semiconductor element, a metal plate portion and an insulating spacer are integrated, and the power semiconductor element is mounted on a mounting surface, and the frame portion is equipped with the power semiconductor element.
  • the base plate fitted from the side of the mounting surface to the middle portion of the thickness of the metal plate portion, and the gap between the creeping surface from the outer edge portion to the side surface of the mounting surface of the base plate and the frame portion are filled to fill the gap between the base plate.
  • An insulating bonding material for adhering the plate and the case, and an electrode portion for electrical wiring to the power semiconductor element formed on one end side are on the facing surface of the shelf-shaped portion toward the opening on the upper surface.
  • a fixed terminal is provided, and in the gap between the side surface of the base plate and the frame portion, the filling range of the bonding material is set in the back side of the bottom surface when viewed from the bottom surface, and the metal plate portion is provided.
  • the side portion that overlaps with the electrode portion when viewed from the upper surface starts from the portion deeper than the filling range and covers a continuous region extending from the bottom surface to the portion protruding from the bottom surface by the spacer. It is characterized by being damaged.
  • an insulating spacer covering the side surface of the base plate is provided, so that even if there is an excess or deficiency of the bonding material, discharge in the peripheral portion is prevented and the yield is lowered. It is possible to obtain a highly reliable power semiconductor device without inviting.
  • FIG. 1A and 1B are a cross-sectional view of the power semiconductor device according to the first embodiment and a partially enlarged partial cross-sectional view thereof, respectively. It is a flowchart which shows the manufacturing method of the power semiconductor device which concerns on Embodiment 1. 3A, 3B, and 3C explain the state of the electric field from the back surface of the high voltage terminal to the base plate in the power semiconductor device according to the first comparative example, the second comparative example, and the first embodiment, respectively. It is the isotropic line distribution map for this. It is sectional drawing of the semiconductor device for electric power which concerns on Embodiment 2.
  • FIG. 5A and 5B are cross-sectional views of a power semiconductor device according to a first modification and a second modification of the second embodiment, respectively.
  • FIG. 9A and 9B are cross-sectional views having different cut surfaces, each of which is depicted by transmitting the case portion of the power semiconductor device according to the fifth embodiment.
  • Embodiment 1. 1 to 3 are for explaining the configuration of the power semiconductor device according to the first embodiment or a method for manufacturing the same, and FIG. 1 is perpendicular to the main surface of the base plate of the power semiconductor device. It is a cross-sectional view (FIG. 1A) of a portion where a terminal connected to a semiconductor chip is installed, and a partial cross-sectional view (FIG. 1B) of an enlarged region R1 portion in FIG. 1A.
  • FIG. 2 is a method of manufacturing a power semiconductor device. It is a flowchart for demonstrating.
  • FIG. 1A cross-sectional view of a portion where a terminal connected to a semiconductor chip is installed
  • FIG. 1B partial cross-sectional view
  • FIG. 2 is a method of manufacturing a power semiconductor device. It is a flowchart for demonstrating.
  • FIG. 1A cross-sectional view of a portion where a terminal connected to a semiconductor chip is installed
  • FIG. 1B partial cross-sectional view of an
  • FIG. 3 shows the difference in the electric field state from the back surface of the high voltage terminal to the base plate depending on the configuration as an explanation of the effect of the electric power semiconductor device according to the first embodiment, and shows the difference in the electric field state according to the first comparative example.
  • the power semiconductor device 1 has a base plate 2 on which a semiconductor chip 5 is mounted, and a terminal 7 for electrical connection to the semiconductor chip 5 is installed above the base plate 2 and has a bottom surface thereof.
  • a case 6 to which the base plate 2 is adhered is provided on the 6fu side.
  • the semiconductor chip 5 is bonded to the base plate 2 with respect to the electrode 4 arranged via the insulating layer 3 covering the mounting surface 2fm, and is connected to the electrode portion 7j formed by wire bonding or the like by the wiring 10 to the electrode portion 7j. It is electrically connected to the terminal 7.
  • the heat radiating surface 2fr is exposed to the outside and the semiconductor chip.
  • the circuit part including 5 is sealed.
  • the semiconductor chip 5 is a semiconductor element used for controlling high power such as an IGBT, MOSFET, and diode. Generally, one semiconductor chip 5 is equipped with one function, but a plurality of functions such as a diode-mounted MOSFET chip may be mounted.
  • the substrate constituting the semiconductor chip 5 is preferably formed of a material called a wide bandgap semiconductor material such as silicon carbide (SiC), gallium nitride (GaN), or diamond (C).
  • a semiconductor element is formed of a wide bandgap semiconductor material, for example, the power loss is smaller than that of a general silicon element, and the power consumption of the semiconductor element can be reduced. As a result, the thermal design can be increased and the power module can be miniaturized. Further, since silicon carbide and the like have high heat resistance, they can operate at a higher temperature.
  • the electrode 4 is preferably formed of a metal having a high thermal conductivity, for example, copper is preferably used, but the electrode 4 may be formed of aluminum or iron in addition to copper, or may be formed of an alloy thereof. May be.
  • the method of joining the semiconductor chip 5 and the electrode 4 may be a silver joining material as well as a solder connection (not shown).
  • the terminal 7 is preferably formed of a highly conductive metal, for example, copper is preferably used, but the terminal 7 may be formed of aluminum or iron in addition to copper, or may be formed of an alloy thereof. Is also good.
  • the method of joining the semiconductor chip 5 and the terminal 7 assumes wiring 10 by wire bonding, but is not limited to this.
  • the insulating layer 3 may be formed of a ceramic material such as alumina, silicon nitride, or aluminum nitride separately from the base plate 2 so as to cover the mounting surface 2 fm of the base plate 2, or may be bonded to an organic insulating sheet. It may be formed directly on the mounting surface 2 fm.
  • the organic insulating sheet refers to a compound structure in which an inorganic filler having high thermal conductivity (alumina, aluminum nitride, boron nitride, etc.) is dispersed and filled in a resin having excellent insulating properties (epoxy resin, etc.).
  • Case 6 is made of an insulating material such as PPS (Polyphenylene sulfide), LCP (Liquid Crystal Polymer), and epoxy resin, and is formed in a tubular shape that surrounds the space and opens at the top and bottom 6fu. Then, a shelf-shaped portion 6r projecting toward the space is formed in the intermediate portion between the upper surface and the bottom surface 6fu, and the electrode portion 7j of the terminal 7 is provided on the upper surface 7fj on the surface facing the opening of the upper surface of the shelf-shaped portion 6r. Is exposed and embedded.
  • PPS Polyphenylene sulfide
  • LCP Liquid Crystal Polymer
  • epoxy resin epoxy resin
  • a frame portion 6c recessed along the inner edge for fitting the outer edge portion of the upper surface of the insulating layer 3 and the side surface 2fs of the base plate 2 to fill and bond the bonding material 8 is formed on the bottom surface 6fu side. If dust or sewage from the external environment in which the power semiconductor device 1 is installed adheres to the device, it may be discharged, so that the outer surface is preferably smooth. Further, as the sealing body 9, an insulating resin that has fluidity at the time of manufacture, covers the circuit portion, and is cured is used.
  • the configurations up to this point are common to general power semiconductor devices, and in the power semiconductor device 1 according to each embodiment of the present application, the configuration of the base plate 2 and the configuration are based on the configuration. It is characterized by an insulating state in the vicinity of the frame portion 6c.
  • the base plate 2 is composed of a plate-shaped metal plate portion 21 responsible for heat dissipation and an insulating spacer 22 arranged in a recess 2c formed at a side end portion on the heat dissipation surface 2fr side.
  • the heat radiation surface 2fr in the thickness direction (z direction). Is dimensionally set so as to protrude from the bottom surface 6fu (position P6u) of the case 6.
  • the recess 2c is sized so that the surface 2fc (position P2c) facing the same side as the heat dissipation surface 2fr is located above (back side) the lower surface 8fr when the joining material 8 is filled.
  • the spacer 22 extends from a portion above the lower surface 8fr of the joining material 8 to a portion below the position P6u of the bottom surface 6fu of the case 6 in the thickness direction (z direction) of the metal plate portion 21.
  • the thickness t22 is set so as to cover and not protrude from the heat radiating surface 2fr. At that time, if the thickness t22 is set to a value larger than the width Wg of the gap for filling the joining material 8, the joining material 8 will protrude from the bottom surface 6fu even if an error occurs in the coating area and the coating amount of the joining material 8. It can be easily assembled and controlled so that the lower surface 8fr reaches below the position P2c.
  • the metal plate portion 21 is preferably formed of a metal having a high thermal conductivity, for example, copper is preferably used, but the metal plate portion 21 may be formed of aluminum or iron in addition to copper, or may be formed of an alloy thereof. It may have been done. It is desirable that the spacer 22 is made of a material having a dielectric constant equal to or lower than that of the case 6 and the sealant 9, such as silicone rubber.
  • the metal plate portion 21 and the insulating spacer 22 are integrated to form the base plate 2 (step S100).
  • the spacer 22 may be formed by applying a resin in the recess 2c, or may be formed by adhering a solid insulator. In any case, it is necessary to form it before the bonding step with the case 6 in the subsequent stage.
  • circuit members such as the insulating layer 3, the electrode 4, and the semiconductor chip 5 are mounted on the mounting surface 2fm of the base plate 2 (step S110).
  • the circuit mounting process may be before or after the spacer 22 forming process.
  • the coating area and the coating amount are adjusted so that the lower surface 8fr of the bonding material 8 reaches below the position P2c without protruding from the bottom surface 6fu of the case 6, and the base is used.
  • An adhesive for forming the bonding material 8 is applied to the surface of the plate 2 or the frame portion 6c. Then, it is fitted into the frame portion 6c of the case 6 from the mounting surface 2fm side, and the gap between the mounting surface 2fm (strictly speaking, the upper surface of the insulating layer 3) and the side surface 2fs is filled with the joining material 8. Then, the base plate 2 is adhered to the case 6 (step S120).
  • Step S130 After the adhesive is cured and the bonding material 8 is formed, the wiring 10 for electrically connecting the electrode 4 and the terminal 7 is formed by wire bonding or the like (step S130), and the circuit portion is sealed with the sealing body 9 (step S130).
  • Step S140) completes the electric power semiconductor device 1. After that, a voltage is applied to the terminal 7 and the like to undergo an insulation inspection (step S150), and if it passes, the product is completed.
  • the adhesive is applied from the mounting surface 2fm side to the side surface 2fs of the base plate 2, but since it is mainly adhered to the case 6 on the mounting surface 2fm side, it is not possible to completely fill the side surface 2fs side. It is difficult, and some gaps are generated between the side surface 2fs and the case 6. Then, at the time of the insulation inspection, the voltage may be high at the place where the terminal 7 of the case 6 is attached.
  • an electric field E is generated between the side surface 2fs of the base plate 2 which is the ground potential and the back surface 7fr of the electrode portion 7j of the terminal 7 to which a high voltage is applied.
  • the electric field E will pass through the void below the lower surface 8fr of the bonding material 8, and a discharge may occur when a high voltage is applied. be.
  • the electric field E passing through the void is interposed through the insulating spacer 22.
  • the electric field in the void is reduced. Further, by simply forming the spacer 22 in the recess 2c, it is possible to avoid the risk of generating a discharge starting point due to voids or the like without complicating the bonding process.
  • the constituent members corresponding to the constituent members of the embodiment are distinguished by adding "X" to the end of the reference numeral. Moreover, for the sake of simplicity, the drawing of the insulating layer is omitted.
  • FIG. 3A a case where a simple thick plate-shaped base plate 2X is bonded to the case 6 is shown, and as a second comparative example, a recess 2cX is provided as shown in FIG. 3B.
  • FIG. 3C shows a case where the spacer 22 described above is formed in the recess 2c as in the power semiconductor device 1 according to the first embodiment.
  • the positional relationship between the lower surface 8fr in the thickness direction when the joining material 8 or the joining material 8X is filled, the bottom surface 6fu of the case, and the heat radiating surface 2fr (or the heat radiating surface 2frX) is the same.
  • the equipotential lines Lep are gathered substantially along the side surface 2fsX of the base plate 2 in the first comparative example (FIG. 3A), whereas in the second comparative example (FIG. 3B). Since the electric field distribution also expands in the space of the recess 2cX portion, the interval between the equipotential lines Lep is slightly widened. However, since the electric field is concentrated at the corner between the side surface 2fsX and the surface 2fcX, if the thickness of the joining material 8X covering the corner portion is thin, the electric field in the void region Rs may be high.
  • the electric field concentration at the corner portion is slightly relaxed as compared with the second comparative example, and the electric field of the void region Rs in the vicinity thereof is relaxed. Is also relaxed. That is, the electric field relaxation effect can be surely obtained as compared with the case where the adhesive is applied in the recess 2cX to form the bonding material 8X.
  • the dielectric constant of the spacer 22 is equal to or less than the dielectric constant of the bonding material 8 and the case 6.
  • the relative permittivity of the materials used for the bonding material 8 and the case 6 is about 4
  • FIG. 4 is a cross-sectional view corresponding to FIG. 1A of the power semiconductor device according to the second embodiment.
  • FIG. 5 is for explaining the power semiconductor device according to the two modifications of the second embodiment, FIG. 5A is a cross-sectional view of the power semiconductor device according to the first modification, and FIG. 5B is a second. (2) It is sectional drawing of the power semiconductor device which concerns on a modification.
  • the configuration other than the shape of the concave portion and the corresponding spacer is the same as that of the first embodiment, and the description of the same portion will be omitted. Further, with respect to the manufacturing method or the electric field relaxation effect, FIGS. 2 and 3 used in the first embodiment are incorporated.
  • the recess 2c of the base plate 2 is formed in an inclined shape as shown in FIG. 4 instead of the stepped shape as described in FIG. 1 of the first embodiment.
  • the spacer 22 covers the region from the portion above the lower surface 8fr of the joining material 8 to the portion below the position P6u of the bottom surface 6fu of the case 6 in the z direction. Moreover, it is formed along the inclination of the recess 2c so as not to protrude from the heat radiation surface 2fr.
  • the method for manufacturing the power semiconductor device 1 including the method for forming the spacer 22 is the same as that described with reference to FIG. 2 of the first embodiment, and the electric field relaxation effect is also described with reference to FIG. 3 of the first embodiment. It will be the same as that.
  • the concave portion 2c is formed in an inclined shape as shown in the present embodiment, even if the thickness of the metal plate portion 21 on the side surface 2fs to be covered by the joining material 8 is reduced, the thickness becomes thick in an inclined shape, so that the strength is increased. Can be easily kept.
  • the inclined shape of the concave portion 2c is not limited to the linear inclination as shown in FIG.
  • the inclination may be linear in two stages or more, and as in the second modification shown in FIG. 5B, the shape may be curved or arcuate. It may be tilted.
  • Embodiment 3 In the first or second embodiment, an example is described in which spacers are arranged on the side surface of the base plate so that the metal plate portion on the mounting surface side and the spacer on the heat dissipation surface side are in contact with the joining material.
  • FIG. 6 is a cross-sectional view corresponding to FIG. 1A of the power semiconductor device according to the third embodiment.
  • FIG. 7 is a cross-sectional view of the power semiconductor device according to the modified example of the third embodiment.
  • the configuration other than the side surface portion of the base plate is the same as that of the first or second embodiment, and the description of the same portion will be omitted. Further, with respect to the manufacturing method or the electric field relaxation effect, FIGS. 2 and 3 used in the first embodiment are incorporated.
  • the power semiconductor device 1 protrudes from the recess 2c to form the spacer 22 so as to cover the mounting surface 2fm side of the side surface 21fs of the metal plate portion 21 with the spacer 22. ..
  • the spacer 22 may be formed by applying a resin or by adhering a solid insulator.
  • the spacer 22 housed in the recess 2c separates the metal plate portion 21 from the case 6 to maintain insulation and relax the electric field. Even in the mounting surface 2fm side portion beyond the recess 2c of the side surface 21fs, the metal plate portion 21 and the case 6 are separated by the spacer 22.
  • the spacer 22 ensures that the metal plate portion 21 is insulated on the side surface 21 fs, so that the insulation is highly reliable. Therefore, in the manufacturing method described in the first embodiment, the filling amount or the coating amount of the adhesive forming the bonding material 8 is insufficient, and the lower surface 8fr is formed above the position P2c, or includes bubbles and the like. Even so, the insulation from the metal plate portion 21 is ensured, and the generation of electric discharge can be prevented.
  • the spacer 22 is formed of a material having a dielectric constant lower than that of the joining material 8, a higher electric field relaxation effect can be obtained.
  • FIG. 8 is a cross-sectional view corresponding to FIG. 1A of the power semiconductor device according to the fourth embodiment.
  • the configurations other than the recess and the spacer associated therewith are the same as those of the first to third embodiments, and the description of the same parts will be omitted. Further, with respect to the manufacturing method or the electric field relaxation effect, FIGS. 2 and 3 used in the first embodiment are incorporated.
  • the power semiconductor device 1 according to the fourth embodiment is provided with recesses 2c on both sides.
  • the cut surface may not be vertical.
  • the opposite surface is also cut from both sides by applying a blade in the same manner, a side tip structure having a central portion of the side surface 21fs in the thickness direction (z direction) as the apex 21p is formed, and the electric field is easily concentrated on the apex 21p.
  • the spacer 22 is formed so as to cover the apex 21p of the metal plate portion 21.
  • the insulating property of the electric field concentration portion can be improved as shown in the third embodiment.
  • the side protrusion structure shown in FIG. 8 may be arbitrarily processed later, not at the time of cutting as described above.
  • the metal plate portion 21 when the metal plate portion 21 is covered with the spacer 22 up to the mounting surface 2fm side of the side surface 21fs so as not to come into contact with the joining material 8, the metal plate portion 21 does not necessarily have a recess 2c. Does not have to be formed. Further, the side surface 21fs of the metal plate portion 21 may be vertically flat, but in any case, the spacer 22 needs to be provided so as not to protrude from the heat radiating surface 2fr.
  • the spacer 22 is located above the lower surface 8fr of the joining material 8 (on the back side when viewed from the heat dissipation surface 2fr) in the z direction, and below the position P6u of the bottom surface 6fu of the case 6 (same as before). If the area up to the portion (on the side) is covered, the effect of preventing discharge through the void portion can be achieved.
  • Embodiment 5 In the above-mentioned first to fourth embodiments, an example of forming a spacer over the entire circumference of the base plate is shown. In the fifth embodiment, an example in which the covering (forming) region of the spacer in the circumferential direction is set according to the arrangement of the terminals will be described.
  • 9A and 9B are cross-sectional views having different cut surfaces, each of which depicts the base plate of the power semiconductor device according to the fifth embodiment through the case portion in a state of being adhered to the case.
  • the cut surface of FIG. 9A corresponds to the line AA of FIG. 9B
  • the cut surface of FIG. 9B corresponds to the line BB of FIG. 9A.
  • the regions other than the formation region in the circumferential direction of the spacer are the same as those of the first to fourth embodiments, and the description of the same parts will be omitted. Further, with respect to the manufacturing method or the electric field relaxation effect, FIGS. 2 and 3 used in the first embodiment are incorporated.
  • the power semiconductor device 1 according to the fifth embodiment is formed so as to include the region in which the electrode portion 7j of the terminal 7 exists directly above the spacer 22 in the circumferential direction.
  • An electric field is generated in the gap between the side surface 2fs of the base plate 2 and the case 6 when a high voltage portion is present above the electric field. Therefore, depending on the arrangement of the terminals 7 having a high voltage, there is a region where the electric field is low even on the side surface 2fs of the base plate 2, and it is not necessary to take measures to reduce the electric field at such a location.
  • the side surface of the recess 2c for forming the spacer 22 or the spacer 22 exemplified in the first to fourth embodiments overlaps with the electrode portion 7j when viewed from the upper surface side. It will be provided corresponding to 2fs.
  • a cross section including the side surface 2fs directly under the electrode portion 7j can be drawn in the same manner as in FIG. 1A described in the first embodiment.
  • the spacer 22 is formed only in the region including the portion directly below the electrode portion 7j.
  • the length of the spacer 22 in the circumferential direction is longer than that of the upper high voltage portion (terminal 7) so as to include the region directly below the electrode portion 7j (the region crossing the electrode portion 7j when viewed from the upper surface side). Form. In this way, by applying only the necessary parts as a countermeasure against the electric field, the manufacturing process is somewhat simplified.
  • FIG. 9 shows an example in which the recess 2c is formed in the shape of a step described in the first embodiment, the present invention is not limited to this, and the recesses 2c may be formed as shown in the second to fourth embodiments.
  • the side surface 2fs has no unevenness in the xy surface, and it is desirable that the spacer 22 fits in the concave portion 2c, but it is not always necessary to prevent discharge. That is, the recess 2c may not be provided, and the spacer 22 may be configured so as to protrude from the side surface 21fs of the metal plate portion 21 in the xy plane.
  • the metal plate portion 21 extends over the facing side surfaces 2fs of the organic insulating sheet.
  • the insulating layer 3 covering the side surface 2 fs may be used as the spacer 22.
  • the frame portion 6c which surrounds the space and is opened by the upper surface and the lower surface 6fu and is recessed along the inner edge of the lower surface 6fu, and the upper surface.
  • the insulating case 6, the power semiconductor element (semiconductor chip 5), the metal plate portion 21, and the insulating spacer 22 are formed by a shelf-shaped portion 6r protruding toward the space in the middle portion between the bottom surface 6fu.
  • a power semiconductor element (semiconductor chip 5) is mounted on the mounting surface 2fm, and the base plate 2 and the base plate are fitted into the frame portion 6c from the side of the mounting surface 2fm to the middle portion of the thickness of the metal plate portion 21.
  • An insulating joining material 8 that fills the gap between the frame portion 6c and the creeping surface extending from the outer edge portion of the mounting surface 2fm of 2 to the side surface 2fs and adheres the base plate 2 and the case 6, and the power formed on one end side.
  • An electrode portion 7j for electrical wiring with a power semiconductor element is provided with a terminal 7 fixed to a facing surface toward an opening on the upper surface of the shelf-shaped portion 6r, and a side surface 2fs and a frame portion of the base plate 2 are provided.
  • the filling range of the bonding material 8 fits in the back side of the bottom surface 6fu when viewed from the bottom surface 6fu (the bottom surface 8fr is above the position P6u), and the side portion (side surface 21fs) of the metal plate portion 21.
  • the side portion that overlaps with the electrode portion 7j when viewed from the upper surface starts from the portion deeper than the filling range (position P2c is above the lower surface 8fr), and spacers a continuous region extending from the bottom surface 6fu to the portion protruding. Since it is configured to be covered with 22, even if the filling range of the bonding material 8 is excessive or insufficient, it prevents discharge in the peripheral portion and does not cause a decrease in yield, and is a highly reliable power semiconductor.
  • the device 1 can be obtained.
  • heat dissipation surface 2fr the surface (heat dissipation surface 2fr) of the metal plate portion 21 projecting from the bottom surface 6fu is configured to be flush with the spacer 22 or projecting from the spacer 22, the heat dissipation surface 2fr can be easily brought into close contact with the heat dissipation plate or the like. Can be made to.
  • the metal plate portion 21 is recessed from the surface (radiating surface 2fr) protruding from the bottom surface and the recess 2c for providing the spacer 22 is formed, the direction parallel to the mounting surface 2fm (xy surface) is formed.
  • the amount of protrusion of the spacer 22 from the metal plate portion 21 in (inside) can be suppressed, and the base plate 2 can be reliably fixed to the case 6.
  • the recess 2c is formed intermittently corresponding to the arrangement of the electrode portion 7j on the facing surface of the shelf-shaped portion 6r, the decrease in the heat dissipation area is minimized and efficient heat dissipation can be achieved. It will be possible.
  • the side portion (side surface 21fs) of the metal plate portion 21 is covered with the spacer 22 over the entire circumference, it can be applied to a device having a different arrangement of the electrode portions 7j, and the base plate 2 can be attached. It can be easily manufactured.
  • the spacer 22 is made of a material having a dielectric constant lower than that of the material constituting the case 6 and the joining material 8, the discharge can be surely suppressed.
  • the mounting step (step S110) Is mounted in the mounting step (step S110), and the adhesive forming the bonding material 8 is applied to either the frame portion 6c or the base plate 2, and the base plate 2 is fitted into the frame portion 6c and bonded to the case 6.
  • the bonding step (step S120) is configured to include the above-mentioned power semiconductor device 1, the above-mentioned power semiconductor device 1 can be easily and reliably manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

金属板部(21)と絶縁性のスペーサ(22)とが一体をなし、実装面2fmに半導体チップ(5)が搭載され、枠部(6c)に嵌め込まれたベース板(2)、ベース板(2)とケース(6)とを接着する絶縁性の接合材(8)、および半導体チップ(5)と電気配線するための電極部(7j)が棚状部(6r)に配置された端子(7)、を備え、ベース板(2)の側面(2fs)と枠部(6c)との隙間において、接合材(8)の充填範囲は底面(6fu)よりも奥側に収まり、金属板部(21)の側部のうち、上面から見たときに電極部(7j)と重なる側部は、充填範囲よりも奥側の部分から始まり、底面(6fu)から突出する部分に至る連続した領域をスペーサ(22)により覆われているように構成した。

Description

電力用半導体装置および電力用半導体装置の製造方法
 本願は、電力用半導体装置および電力用半導体装置の製造方法に関するものである。
 パワーモジュールとも称される電力用半導体装置は、大電力制御用の半導体チップが密封状態で搭載されており、駆動時に発生する大量の熱を高効率に放出しながら高電圧でも絶縁破壊しない材料選定と構造設計が求められている。モジュール内部に欠陥があると、部分放電が発生して絶縁劣化が進み、故障に至る可能性が高くなる。そのため、製品の絶縁検査のため、部分放電の測定が実施されるが、内部欠陥以外に、測定時に高電圧が印加される配線、端子等の絶縁破壊とは関係のない周辺部分で発生した放電がノイズとなり、内部欠陥を評価するための測定結果が得られない場合がある。
 とくに、放熱のためのベース板をケースと接着させるモジュール構造の場合、例えば、ケースとベース板の間に接着剤の未充填部があると空隙となり、放電起点となり易い。そこで、接着剤のはみだし防止を目的としたものではあるが、ベース板の端部に、接着剤溜まりを形成するための段差を設ける構造(例えば、特許文献1参照。)を応用し、電界分布の変化により、放電が生じないように電界を緩和させることが考えられる。
特開平1-89496号公報(第2頁左下欄~第4ページ左上欄、第1図~第2図)
 しかしながら、ベース板の端部に段差を設けただけでは、接着剤で覆われていない部分に電界が集中して、放電が発生し、内部欠陥と誤検出して歩留まりが低下する。
 本願は、上記のような課題を解決するための技術を開示するものであり、歩留まりの低下を招くことなく、信頼性の高い電力用半導体装置を得ることを目的とする。
 本願に開示される電力用半導体装置は、空間を囲んで上面と底面で開口し、前記底面の内縁に沿って窪む枠部と、前記上面と前記底面との中間部分で前記空間に向かって突出する棚状部とが形成された絶縁性のケース、電力用半導体素子、金属板部と絶縁性のスペーサとが一体をなし、実装面に前記電力用半導体素子が搭載され、前記枠部に前記実装面の側から前記金属板部の厚みの中間部分まで嵌め込まれたベース板、前記ベース板の前記実装面の外縁部から側面に至る沿面と前記枠部との隙間を充填し、前記ベース板と前記ケースとを接着する絶縁性の接合材、および一端側に形成された前記電力用半導体素子と電気配線するための電極部が、前記棚状部の前記上面の開口に向かう対向面に固定された端子、を備え、前記ベース板の前記側面と前記枠部との隙間において、前記接合材の充填範囲は前記底面から見たときに前記底面よりも奥側に収まり、前記金属板部の側部のうち、前記上面から見たときに前記電極部と重なる側部は、前記充填範囲よりも奥側の部分から始まり、前記底面から突出する部分に至る連続した領域を前記スペーサにより覆われていることを特徴とする。
 本願に開示される電力用半導体装置によれば、ベース板の側面を覆う絶縁性のスペーサを設けたので、接合材の過不足があっても、周辺部分での放電を防止し、歩留まりの低下を招くことなく、信頼性の高い電力用半導体装置を得ることができる。
図1Aと図1Bは、それぞれ、実施の形態1にかかる電力用半導体装置の断面図と、その一部を拡大した部分断面図である。 実施の形態1にかかる電力用半導体装置の製造方法を示すフローチャートである。 図3A、図3B、および図3Cは、それぞれ、第一比較例、第二比較例、および実施の形態1にかかる電力用半導体装置における高電圧端子の裏面からベース板にかけての電界の状態を説明するための等電位線分布図である。 実施の形態2にかかる電力用半導体装置の断面図である。 図5Aと図5Bは、それぞれ、実施の形態2の第一変形例、第二変形例にかかる電力用半導体装置の断面図である。 実施の形態3にかかる電力用半導体装置の断面図である。 実施の形態3の変形例にかかる電力用半導体装置の断面図である。 実施の形態4にかかる電力用半導体装置の断面図である。 図9Aと図9Bは、実施の形態5にかかる電力用半導体装置のケース部分を透過させて描写した、それぞれ、切断面の異なる断面図である。
実施の形態1.
 図1~図3は、実施の形態1にかかる電力用半導体装置の構成、あるいはその製造方法について説明するためのものであり、図1は電力用半導体装置のベース板の主面に垂直で、半導体チップと接続する端子が設置された部分の断面図(図1A)と、図1Aにおける領域R1部分を拡大した部分断面図(図1B)であり、図2は、電力用半導体装置の製造方法を説明するためのフローチャートである。そして、図3は実施の形態1にかかる電力用半導体装置の効果説明として、構成による高電圧端子の裏面からベース板にかけての電界状態の違いを示すもので、第一比較例にかかる電力用半導体装置における図1Bの領域R2部分に対応する等電位線分布図(図3A)と、第二比較例にかかる電力用半導体装置における等電位線分布図(図3B)と、実施の形態1にかかる電力用半導体装置における等電位線分布図(図3C)である。
 実施の形態1にかかる電力用半導体装置1は、図1に示すように、半導体チップ5を搭載したベース板2と、その上方に半導体チップ5と電気接続するための端子7が設置され、底面6fu側にベース板2が接着されたケース6を備えている。そして、半導体チップ5はベース板2に対し、実装面2fmを覆う絶縁層3を介して配置された電極4に接合され、かつ、ワイヤボンディング等で形成された電極部7jへの配線10により、端子7と電気接続されている。さらに、ベース板2(厳密には絶縁層3)とケース6の内周面6fiで囲まれた空間を絶縁性の封止体9で満たすことで、放熱面2frは外部に露出し、半導体チップ5を含めた回路部分は密封されている。
 半導体チップ5は、IGBT、MOSFET、ダイオードなどの大電力の制御に用いる半導体素子である。一般的に1枚の半導体チップ5に1つの機能が搭載されるが、ダイオード搭載MOSFETチップなど、複数の機能が搭載される場合もある。半導体チップ5を構成する基板は、炭化ケイ素(SiC)、窒化ガリウム(GaN)、またはダイヤモンド(C)などのワイドバンドギャップ半導体材料と称される材料で形成されることが好ましい。
 ワイドバンドギャップ半導体材料で半導体素子を形成すれば、例えば、一般的なシリコンで形成した場合に比べて電力損失が小さくなり、半導体素子の消費電力を低減することができる。その結果、熱設計に裕度ができ、パワーモジュールの小型化が可能である。また、炭化ケイ素等は耐熱性が高いため、より高温で動作可能である。
 電極4は、熱伝導率の高い金属によって形成されることが好ましく、例えば銅を使用することが好ましいが、銅以外にもアルミニウムまたは鉄によって形成されても良いし、それらの合金によって形成されていても良い。半導体チップ5と電極4の接合方法は図示しないはんだによる接続の他、銀接合材によって接合されていても良い。
 端子7は、導電性の高い金属によって形成されることが好ましく、例えば銅を使用することが好ましいが、銅以外にもアルミニウムまたは鉄によって形成されても良いし、それらの合金によって形成されていても良い。半導体チップ5と端子7の接合方法は、ワイヤボンディングによる配線10を想定しているが、これに限ることはない。
 絶縁層3は、アルミナ、窒化ケイ素、窒化アルミニウムなどのセラミック材料により、ベース板2とは別に形成されたものをベース板2の実装面2fmを覆うように接合しても良いし、有機絶縁シートにより実装面2fm上に直接形成するようにしても良い。有機絶縁シートとは、絶縁性に優れた樹脂(エポキシ樹脂など)中に熱伝導率の高い無機フィラー(アルミナ、窒化アルミニウム、または窒化ホウ素など)を分散して充填させたコンパウンド構造体を指す。
 ケース6はPPS(Polyphenylene sulfide)、LCP(Liquid Crystal Polymer)、エポキシ樹脂など絶縁性材料で、空間を囲んで上面と底面6fuで開口する筒状に形成されている。そして、上面と底面6fuの中間部分において、空間に向かって突出する棚状部6rが形成され、棚状部6rの上面の開口への対向面には、端子7の電極部7jが、上面7fjを露出させて埋め込まれている。また、絶縁層3の上面外縁部とベース板2の側面2fsを嵌め込み、接合材8を充填して接着するための内縁に沿って窪む枠部6cが底面6fu側に形成されている。電力用半導体装置1を設置する外部環境の塵、あるいは汚水などが付着すると、放電する可能性があるため、外表面の状態は滑らかであることが好ましい。また、封止体9には、製造時に流動性を有して回路部分を覆い、硬化する絶縁性の樹脂が用いられる。
 ただし、ここまでの構成は、一般的な電力用半導体装置と共通する構成であり、本願の各実施の形態にかかる電力用半導体装置1においては、ベース板2の構成と、その構成に基づく、枠部6c近傍部分での絶縁状態に特徴がある。ベース板2は、放熱を担う板状の金属板部21と、放熱面2fr側の側端部に形成された凹部2cに配置した絶縁性のスペーサ22とで構成している。
 ベース板2とケース6は、ベース板2全体が、xy面方向において枠部6c内に収まり、絶縁層3とともに枠部6c内に接着された際、厚み方向(z方向)において、放熱面2frがケース6の底面6fu(位置P6u)から突出するように寸法設定している。凹部2cは、放熱面2frと同じ側を向く面2fc(位置P2c)が、接合材8が充填された際の下面8frよりも上方(奥側)に位置するように寸法設定している。
 そして、スペーサ22は、金属板部21の厚み方向(z方向)において、接合材8の下面8frよりも上方の部分から、ケース6の底面6fuの位置P6uよりも下側の部分に至る領域を網羅し、かつ放熱面2frから突出しないように厚みt22を設定している。その際、接合材8を充填する隙間の幅Wgよりも大きな値に厚みt22を設定すれば、接合材8の塗布領域、塗布量に誤差が生じても、接合材8が底面6fuからはみ出すことなく、下面8frが位置P2cよりも下方まで達するように、容易に組み立て制御できる。
 金属板部21は、熱伝導率の高い金属によって形成されることが好ましく、例えば銅を使用することが好ましいが、銅以外にもアルミニウムまたは鉄によって形成されても良いし、それらの合金によって形成されていても良い。スペーサ22は、例えばシリコーンゴムなど、ケース6、および封止体9と同等以下の誘電率を有する材料で構成することが望ましい。
 上述した電力用半導体装置1の製造方法について、図2のフローチャートを参考にして説明する。はじめに、金属板部21と絶縁性のスペーサ22を一体化させてベース板2を形成する(ステップS100)。なお、スペーサ22は、凹部2c内に樹脂を塗布して形成してもよく、固形の絶縁物を接着させて形成してもよい。いずれにせよ、後段のケース6との接着工程より前に形成しておく必要がある。
 つづいて、ベース板2の実装面2fmに絶縁層3、電極4、半導体チップ5等の回路部材を実装する(ステップS110)。なお、回路実装工程については、スペーサ22の形成工程と前後してもよい。
 ベース板2に回路が実装されたなら、ケース6の底面6fuからはみ出すことなく、接合材8の下面8frが、位置P2cよりも下方に達するように、塗布領域、塗布量を調整して、ベース板2、あるいは枠部6c表面に接合材8を形成する接着剤を塗布する。そして、実装面2fm側からケース6の枠部6cに嵌め込み、実装面2fm(厳密には絶縁層3の上面)と側面2fsにかけて、枠部6cとの隙間が接合材8で充填されるようにして、ベース板2をケース6に接着する(ステップS120)。
 接着剤が硬化し、接合材8が形成されたら、ワイヤボンディング等によって電極4と端子7間を電気接続する配線10を形成し(ステップS130)、回路部分を封止体9によって封止する(ステップS140)ことで、電力用半導体装置1が完成する。その後、端子7等に電圧を印加して絶縁検査を受け(ステップS150)、合格すれば製品として完成する。
 つぎに、動作について説明する。
 上述したように、接着剤はベース板2の実装面2fm側から側面2fsにかけて塗布されるが、主に実装面2fm側でケース6と接着されるため、側面2fs側について完全に充填させることは困難で、側面2fs部分にはケース6との間に多少の空隙が発生する。そして、絶縁検査の際、ケース6の端子7が取り付けられている箇所では、高電圧となり得る。
 このとき、接地電位となるベース板2の側面2fsと、高電圧が印加された端子7の電極部7jの裏面7frとの間には電界Eが発生する。ここで、ベース板2にスペーサ22を形成しなかった場合、電界Eは、接合材8の下面8frよりも下側の空隙を通過することになり、高電圧印加時に放電が発生する可能性がある。
 もちろん、空隙部分まで、接合材8が充填されているようにすれば問題はないが、接合材8をケース6の底面6fuからはみ出させることなく、充填領域を下方に向けて拡大することは容易ではなく、歩留まりの低下につながる。あるいは、上部を接着剤で接着した後で、逆さにして接着剤を塗布するようにすれば、接着剤をケースの底面からはみ出させることなく、充填領域を下方に向けて拡大することは可能である。しかし、その場合、工程が複雑化するだけでなく、異なる工程で形成された接着剤の層間にボイドが残留し、放電起点となるリスクがある。
 それに対して、本実施の形態1に示す構造では、電極部7jの裏面7frからベース板2に向かう電界Eのうち、空隙を通過する電界Eは、絶縁性のスペーサ22を介すことになり、空隙部における電界が低減される。また、単に凹部2cにスペーサ22を形成することで、接着工程を複雑化することなく、ボイド等による放電起点の発生リスクも回避できる。
 放電リスクの低減について、2つの比較例を設定し、電界解析によって、本実施の形態1にかかる電力用半導体装置1での電界緩和効果について図3を用いて説明する。なお、比較例において、実施の形態の構成部材に対応する構成部材については、符号の末尾に「X」を付して区別する。また、簡略化のため、絶縁層の描画を省略している。
 第一比較例として、図3Aに示すように、単純な厚板状のベース板2Xをケース6に接着した場合を示し、第二比較例として、図3Bに示すように、凹部2cXは設けるが、スペーサを用いず、面2fcXまで接合材8Xの形成領域を拡張した場合を示す。そして、本実施の形態1にかかる電力用半導体装置1のように凹部2cに上述したスペーサ22を形成した場合を図3Cに示す。なお、各例において、接合材8または接合材8Xが充填された際の厚み方向における下面8fr、ケースの底面6fu、および放熱面2fr(または放熱面2frX)間の位置関係は同じとしている。
 下面8fr直下の空隙領域Rsにおいて、第一比較例(図3A)では等電位線Lepが、ほぼベース板2の側面2fsXに沿って集まっているのに対し、第二比較例(図3B)では凹部2cX部分の空間にも電界分布が拡がるため、等電位線Lepの間隔が少し拡がる。ただし、側面2fsXと面2fcXとの角には電界が集中しているため、角部分を覆う接合材8Xの厚みが薄いと、空隙領域Rsの電界が高くなり得る。
 それに対して実施の形態1(図3C)では、凹部2cに設置したスペーサ22の影響により、第二比較例に比べて角部分の電界集中も少し緩和され、その近傍にある空隙領域Rsの電界も緩和される。つまり、凹部2cX内に接着剤を塗布して接合材8Xを形成した場合よりも確実に電界緩和効果を得ることができる。
 このとき、スペーサ22の誘電率が高くなると、空隙領域Rsの電界が高くなる傾向がある。そのため、スペーサ22の誘電率は、接合材8、およびケース6の誘電率と同等以下とすることが望ましい。例えば、接合材8、およびケース6に用いる材料の比誘電率を約4とすると、スペーサ22には、それより低い比誘電率が約3のシリコーンゴム等を用いることが望ましい。
実施の形態2.
 上記実施の形態1においては、スペーサを形成するために段差状の凹部を設けた例について説明した。本実施の形態2においては、傾斜状の凹部を設けた例について説明する。図4は、実施の形態2にかかる電力用半導体装置の図1Aに対応する断面図である。また、図5は実施の形態2の2つの変形例にかかる電力用半導体装置について説明するためのものであり、図5Aは第一変形例にかかる電力用半導体装置の断面図、図5Bは第二変形例にかかる電力用半導体装置の断面図である。
 なお、本実施の形態2にかかる電力用半導体装置において、凹部とそれに応じたスペーサの形状以外の構成については、実施の形態1と同様であり、同様な部分については、説明を省略する。また、製造方法、あるいは電界緩和効果については、実施の形態1で用いた図2と図3を援用する。
 実施の形態2にかかる電力用半導体装置1は、ベース板2の凹部2cを実施の形態1の図1で説明したような段差状ではなく、図4に示すように傾斜状に形成した。スペーサ22は、実施の形態1と同様に、z方向において、接合材8の下面8frよりも上方の部分から、ケース6の底面6fuの位置P6uよりも下側の部分に至る領域を網羅し、かつ放熱面2frから突出しないように、凹部2cの傾斜に沿って形成する。
 スペーサ22の形成方法を含めた電力用半導体装置1の製造方法については、実施の形態1の図2で説明したのと同様であり、電界緩和効果についても、実施の形態1の図3で説明したのと同様となる。一方、実施の形態1で例示した段差状の場合、凹部2cの面2fcよりも下側まで接合材8を形成する接着剤を充填する必要があるため、塗布量等のバラつきを考慮すると、側面2fsにおける金属板部21の厚みは薄い方が望ましいが、その分、機械的強度が低下する怖れがある。一方、本実施の形態に示す傾斜状に凹部2cを形成した場合、接合材8で覆うべき側面2fsにおける金属板部21の厚みを薄くしても、傾斜状に厚みが厚くなるため、強度を容易に保つことができる。
 また、凹部2cの傾斜形状については、図4に示したような直線状の傾斜に限ることはない。例えば、図5Aに示す第一変形例のように、二段階、もしくはそれ以上の段階の直線状に傾斜させてもよく、図5Bに示す第二変形例のように、曲線状、円弧状に傾斜させてもよい。
実施の形態3.
 上記実施の形態1あるいは2においては、ベース板の側面において、実装面側では金属板部が、放熱面側ではスペーサがそれぞれ接合材と接触するようにスペーサを配置した形成した例について説明した。本実施の形態3においては、金属板部の側面(側部)を実装面側までスペーサで覆う例について説明する。図6は実施の形態3にかかる電力用半導体装置の図1Aに対応する断面図である。また、図7は実施の形態3の変形例にかかる電力用半導体装置の断面図である。
 なお、本実施の形態3にかかる電力用半導体装置において、ベース板の側面部分以外の構成については、実施の形態1、または2と同様であり、同様な部分については、説明を省略する。また、製造方法、あるいは電界緩和効果については、実施の形態1で用いた図2と図3を援用する。
 実施の形態3にかかる電力用半導体装置1は、図6に示すように、金属板部21の側面21fsの実装面2fm側までスペーサ22で覆うように、凹部2cからはみ出してスペーサ22を形成する。この場合も、スペーサ22は、樹脂を塗布して形成してもよく、固形の絶縁物を接着させて形成してもよい。実施の形態1あるいは2では、凹部2cに収めたスペーサ22によって、金属板部21とケース6とを隔てることで、絶縁を保ち電界を緩和させるようにしていたが、本実施の形態2では、側面21fsの凹部2cを超えた実装面2fm側部分でも、スペーサ22で金属板部21とケース6とを隔てている。
 これにより、充填された接合材8に欠陥があった場合でも、スペーサ22により、金属板部21は、側面21fsでの絶縁が確保されるため、絶縁の確実性が高い。そのため、実施の形態1で説明した製造方法において、接合材8を形成する接着剤の充填量または塗布量が不足し、下面8frが位置P2cよりも上側に形成された場合、あるいは気泡等を含んでいても、金属板部21との絶縁が確保され、放電発生を防止できる。
 その際、凹部2cにおける電界集中部となる金属板部21の端部周囲の誘電率が低いほど、その外側の空隙の電界がより緩和される。そのため、接合材8よりも誘電率の低い材料でスペーサ22を形成すれば、より高い電界緩和効果が得られる。
 また、図7に示す変形例のように、凹部2cを傾斜状に形成した場合でも、側面2fsでの絶縁性が確保できるので、実施の形態2で例示した形態よりも、高い電界緩和効果を得ることができる。
実施の形態4.
 上記実施の形態1~3では、金属板部の放熱面側に凹部を形成した例について説明した。本実施の形態4では、金属板部の実装面側と放熱面側の双方に凹部が形成された例について説明する。図8は実施の形態4にかかる電力用半導体装置の図1Aに対応する断面図である。なお、本実施の形態4にかかる電力用半導体装置において、凹部、およびそれに伴うスペーサ以外の構成については、実施の形態1~3と同様であり、同様な部分については、説明を省略する。また、製造方法、あるいは電界緩和効果についても、実施の形態1で用いた図2と図3を援用する。
 本実施の形態4にかかる電力用半導体装置1は、図8に示すように、凹部2cを両面に設けたものである。例えば、ベース板2の金属板部21を銅板から切り出す際に、刃の形状がV字であると、カット面が垂直にならない場合があり得る。その場合、反対面も同様に刃を当てて両側からカットすると、側面21fsの厚み方向(z方向)における中央部分を頂点21pとした側面突端構造となり、頂点21pに電界が集中し易くなる。
 しかし、その下半分を見れば、実施の形態2で示した傾斜状の形態と同等の考え方ができる。本実施の形態4では、金属板部21の頂点21pを覆うようにスペーサ22が形成される。頂点21pをスペーサ22で覆うことで、実施の形態3で示したように、電界集中部の絶縁性を高めることもできる。以上のようにして、金属板部21の側面21fsの厚み方向での中央付近が突出した形状において、側面形状を垂直に整形する必要なく、空隙部の電界を緩和することができる。また、図8で示す側面突端構造とするのは、上記のような切り出し時ではなく、後から任意に加工してもよい。
 なお、実施の形態3、4で例示したように、金属板部21を接合材8に接触させないようにスペーサ22で側面21fsの実装面2fm側まで覆う場合、金属板部21に、必ずしも凹部2cが形成されている必要はない。また、金属板部21の側面21fsが垂直平坦であってもよいが、いずれの場合でも、スペーサ22は放熱面2frから突出しないように設ける必要がある。そして、スペーサ22が、z方向において、接合材8の下面8frよりも上方(放熱面2frから見て、奥側)の部分から、ケース6の底面6fuの位置P6uよりも下側(同、手前側)の部分に至る領域を網羅すれば、空隙部を介した放電を防止する効果を奏することができる。
実施の形態5.
 上記実施の形態1~4においては、ベース板の全周にわたってスペーサを形成する例を示した。本実施の形態5では、周方向におけるスペーサの被覆(形成)領域を端子の配置に応じて設定した例について説明する。図9Aと図9Bは実施の形態5にかかる電力用半導体装置のベース板をケースに接着した状態でケース部分を透過させて描写した、それぞれ切断面の異なる断面図である。そして、図9Aの切断面は図9BのA-A線に対応し、図9Bの切断面は図9AのB-B線に対応する。なお、本実施の形態5にかかる電力用半導体装置において、スペーサの周方向における形成領域以外については、実施の形態1~4と同様であり、同様な部分については、説明を省略する。また、製造方法、あるいは電界緩和効果についても、実施の形態1で用いた図2と図3を援用する。
 本実施の形態5にかかる電力用半導体装置1は、図9に示すように、スペーサ22を周方向において、直上に端子7の電極部7jが存在する領域を包含するように形成した。ベース板2の側面2fsとケース6との空隙部分に電界が発生するのは、その上部に高電圧部が存在する場合となる。したがって、高電圧となる端子7の配置によっては、ベース板2の側面2fsにおいても電界が低い領域もあるため、そのような箇所に電界を低減させる措置は必要ない。
 本実施の形態5にかかる電力用半導体装置1では、実施の形態1~4で例示したスペーサ22またはスペーサ22を形成するための凹部2cを、上面側から見たときに電極部7jと重なる側面2fsに対応して設けることとする。例えば、図9Aのように、電極部7j直下(裏面7frが対向する部分)の側面2fsを含む断面は、実施の形態1で説明した図1Aと同様に描画できる。しかし、図9Bのように、電極部7jの直下でない側面2fsのみを含む断面は、電極部7jの直下部分を包含する領域のみにスペーサ22が形成されている。
 スペーサ22の周方向における長さは、上部の高電圧部(端子7)よりも長くし、電極部7jの直下の領域(上面側から見て、電極部7jを横切る領域)を包含するように形成する。このように、電界対策として必要箇所のみを施すことで、製造時の工程が多少簡略化される。なお、図9においては、凹部2cを実施の形態1で説明した段差状に形成する例を示したが、これに限ることはなく、実施の形態2~4に示すような形態でもよい。
 また、ケース6の枠部6cに対する組み込みにおいて、側面2fsがxy面内において凹凸がない方が好ましく、スペーサ22を凹部2c内に収まることが望ましいが、放電防止上は必ずしも必要はない。つまり、凹部2cを設けず、xy面内において金属板部21の側面21fsからスペーサ22が突出するような形態で構成してもよい。
 また、高圧となる端子7が、ベース板2の対向する2つの側面に対応して配置され、有機絶縁シートで絶縁層3を形成する場合、有機絶縁シートを対向する側面2fsにわたって金属板部21に被せ、側面2fsを覆う絶縁層3をスペーサ22として用いるようにしてもよい。
 さらに、本願は、様々な例示的な実施の形態および実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は、特定の実施の形態で例示した適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態で開示した構成要素と組み合わせる場合が含まれるものとする。
 以上のように、本願の各実施の形態にかかる電力用半導体装置1によれば、空間を囲んで上面と底面6fuで開口し、底面6fuの内縁に沿って窪む枠部6cと、上面と底面6fuとの中間部分で空間に向かって突出する棚状部6rとが形成された絶縁性のケース6、電力用半導体素子(半導体チップ5)、金属板部21と絶縁性のスペーサ22とが一体をなし、実装面2fmに電力用半導体素子(半導体チップ5)が搭載され、枠部6cに実装面2fmの側から金属板部21の厚みの中間部分まで嵌め込まれたベース板2、ベース板2の実装面2fmの外縁部から側面2fsに至る沿面と枠部6cとの隙間を充填し、ベース板2とケース6とを接着する絶縁性の接合材8、および一端側に形成された電力用半導体素子(半導体チップ5)と電気配線するための電極部7jが、棚状部6rの上面の開口に向かう対向面に固定された端子7、を備え、ベース板2の側面2fsと枠部6cとの隙間において、接合材8の充填範囲は底面6fuから見たときに底面6fuよりも奥側に収まり(下面8frが位置P6uより上)、金属板部21の側部(側面21fs)のうち、上面から見たときに電極部7jと重なる側部は、充填範囲よりも奥側の部分から始まり(位置P2cが下面8frより上)、底面6fuから突出する部分に至る連続した領域をスペーサ22により覆われているように構成したので、接合材8の充填範囲に過不足があっても、周辺部分での放電を防止し、歩留まりの低下を招くことなく、信頼性の高い電力用半導体装置1を得ることができる。
 金属板部21の底面6fuから突出する側の面(放熱面2fr)は、スペーサ22と面一、もしくはスペーサ22から突出しているように構成すれば、放熱面2frを放熱板等に容易に密着させることができる。
 金属板部21には、底面から突出する側の面(放熱面2fr)から窪み、スペーサ22を設けるための凹部2cが形成されているようにすれば、実装面2fmに平行な方向(xy面内)における金属板部21からのスペーサ22の突出量を抑制し、ベース板2のケース6への固定を確実に行うことができる。
 凹部2cは、電極部7jの棚状部6rの対向面での配置に対応して、間欠的に形成されているようにすれば、放熱面積の減少を最小限にして、効率的な放熱が可能になる。
 金属板部21の側部(側面21fs)は、全周にわたってスペーサ22により覆われているようにすれば、電極部7jの配置が異なる装置にも適用できるようになり、また、ベース板2を容易に製造することができる。
 スペーサ22は、ケース6および接合材8を構成する材料よりも誘電率の低い材料で形成されているようにすれば、確実に放電を抑制することができる。
 また、各実施の形態にかかる電力用半導体装置1の製造方法によれば、金属板部21にスペーサを一体化する一体化ステップ(ステップS100)、ベース板2に電力用半導体素子(半導体チップ5)を実装する実装ステップ(ステップS110)、および接合材8を形成する接着剤を枠部6cおよびベース板2のいずれかに塗布し、ベース板2を枠部6cに嵌め込んでケース6に接着する接着ステップ(ステップS120)、を含むように構成すれば、上述した電力用半導体装置1を容易に確実に製造することができる。
 1:電力用半導体装置、 2:ベース板、 21:金属板部、 21fs:側面(側部)、 22:スペーサ、 2c:凹部、 2fm:実装面、 2fr:放熱面、 2fs:側面、 3:絶縁層、 4:電極、 5:半導体チップ、 6:ケース、 6c:枠部、 6fu:底面、 6r:棚状部、 7:端子、 7j:電極部、 8:接合材、 9:封止体、 10:配線、 E:電界、 Lep:等電位線、 P2c:位置、 P6u:位置、 t22:厚み、 Wg:幅。

Claims (7)

  1.  空間を囲んで上面と底面で開口し、前記底面の内縁に沿って窪む枠部と、前記上面と前記底面との中間部分で前記空間に向かって突出する棚状部とが形成された絶縁性のケース、
     電力用半導体素子、
     金属板部と絶縁性のスペーサとが一体をなし、実装面に前記電力用半導体素子が搭載され、前記枠部に前記実装面の側から前記金属板部の厚みの中間部分まで嵌め込まれたベース板、
     前記ベース板の前記実装面の外縁部から側面に至る沿面と前記枠部との隙間を充填し、前記ベース板と前記ケースとを接着する絶縁性の接合材、および
     一端側に形成された前記電力用半導体素子と電気配線するための電極部が、前記棚状部の前記上面の開口に向かう対向面に固定された端子、を備え、
     前記ベース板の前記側面と前記枠部との隙間において、前記接合材の充填範囲は前記底面から見たときに前記底面よりも奥側に収まり、
     前記金属板部の側部のうち、前記上面から見たときに前記電極部と重なる側部は、前記充填範囲よりも奥側の部分から始まり、前記底面から突出する部分に至る連続した領域を前記スペーサにより覆われていることを特徴とする電力用半導体装置。
  2.  前記金属板部の前記底面から突出する側の面は、前記スペーサと面一、もしくは前記スペーサから突出していることを特徴とする請求項1に記載の電力用半導体装置。
  3.  前記金属板部には、前記底面から突出する側の面から窪み、前記スペーサを設けるための凹部が形成されていることを特徴とする請求項1または2に記載の電力用半導体装置。
  4.  前記凹部は、前記電極部の前記対向面での配置に対応して、間欠的に形成されていることを特徴とする請求項3に記載の電力用半導体装置。
  5.  前記側部は、全周にわたって前記スペーサにより覆われていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。
  6.  前記スペーサは、前記ケースおよび前記接合材を構成する材料よりも誘電率の低い材料で形成されていることを特徴とする請求項1から5のいずれか1項に記載の電力用半導体装置。
  7.  請求項1から6のいずれか1項に記載の電力用半導体装置の製造方法であって、
     前記金属板部に前記スペーサを一体化する一体化ステップ、
     前記ベース板に前記電力用半導体素子を実装する実装ステップ、および
     前記接合材を形成する接着剤を前記枠部および前記ベース板のいずれかに塗布し、前記ベース板を前記枠部に嵌め込んでケースに接着する接着ステップ、
     を含むことを特徴とする電力用半導体装置の製造方法。
PCT/JP2020/021532 2020-06-01 2020-06-01 電力用半導体装置および電力用半導体装置の製造方法 WO2021245722A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021532 WO2021245722A1 (ja) 2020-06-01 2020-06-01 電力用半導体装置および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021532 WO2021245722A1 (ja) 2020-06-01 2020-06-01 電力用半導体装置および電力用半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2021245722A1 true WO2021245722A1 (ja) 2021-12-09

Family

ID=78830990

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/021532 WO2021245722A1 (ja) 2020-06-01 2020-06-01 電力用半導体装置および電力用半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2021245722A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207706A (ja) * 2015-04-16 2016-12-08 三菱電機株式会社 パワー半導体モジュール
JP2019067886A (ja) * 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207706A (ja) * 2015-04-16 2016-12-08 三菱電機株式会社 パワー半導体モジュール
JP2019067886A (ja) * 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5168866B2 (ja) パワー半導体モジュール
JP6398270B2 (ja) 半導体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
JP4535730B2 (ja) 半導体パッケージ
JP2012204366A (ja) 半導体装置
US10959333B2 (en) Semiconductor device
US9466542B2 (en) Semiconductor device
JP2007012831A (ja) パワー半導体装置
TW201620342A (zh) 印刷電路板
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
US11942449B2 (en) Semiconductor arrangement and method for producing the same
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JPH11340374A (ja) 半導体装置
WO2021245722A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5826443B1 (ja) 半導体装置及びその製造方法
JP2000216332A (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
JP2017135144A (ja) 半導体モジュール
US11908824B2 (en) Semiconductor package, method of manufacturing the same and metal bridge applied to the semiconductor package
JP5766347B2 (ja) 半導体モジュール及びその製造方法
JP2017034224A (ja) 電子モジュール
JP6891075B2 (ja) パワー半導体モジュール
JP6432712B2 (ja) 半導体装置
WO2019146796A1 (ja) 試料保持具
JP4845097B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20938866

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20938866

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP