JP2007189170A - 半導体装置 - Google Patents

Abstract

【課題】パワー素子と制御回路とが一つの半導体チップに形成され、当該半導体チップが樹脂によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップの面積が増大しても、従来に較べて半導体チップに働く応力を低減させることができ、半導体チップの破壊や放熱部材との接続の信頼性低下を抑制することのできる半導体装置を提供する。
【解決手段】半導体チップ１０におけるパワー素子の形成領域１０ｐの周りに、半田バンプ４０が配置され、一方の表面に溝２０ｍを有する溝付放熱板２０が、もう一方の表面で半田バンプ４０に接続されてパワー素子の形成領域１０ｐを覆うようにして半導体チップ１０上に配置され、半導体チップ１０が、溝付放熱板２０と共に、溝２０ｍを有する表面を外部に露出するようにして、樹脂９によりモールドされてなる半導体装置１００とする。
【選択図】図１

Description

本発明は、パワー素子と制御回路とが一つの半導体チップに形成され、当該半導体チップが樹脂によりモールドされてなる半導体装置に関する。

半導体チップが樹脂によりモールドされてなる半導体装置であって、半導体チップの発生する熱を両面から放熱する半導体装置が、例えば、特許第３５２５８３２号公報（特許文献１）に開示されている。

図６と図７は、特許文献１に開示された半導体装置９０で、図６（ａ）は全体の概略断面図、図６（ｂ）〜（ｄ）は一面側の放熱部材２、および、この放熱部材２と対向するシリコン（Ｓｉ）チップ１ａ、１ｂの部分概略断面図である。図６（ａ）では、一面側の放熱部材２の一部が省略されているが、この部分に、図６（ｂ）〜（ｄ）に示す断面形状が適用される。また、図７（ａ）〜（ｃ）は、図６（ｂ）〜（ｄ）におけるＣ−Ｃ断面形状において、とり得る種々の形状を示す図である。

図６（ａ）に示すように、半導体装置９０は、Ｓｉチップ１ａ、１ｂが樹脂９によりモールドされてなる半導体装置である。半導体装置９０では、Ｓｉチップ１ａ、１ｂの発生する熱を両面から放熱すため、放熱部材２，３が、接合部材４を用いてＳｉチップ１ａ、１ｂの両面に接続されている。

図６（ｂ）〜（ｄ）および図７に示すように、放熱部材２には、Ｓｉチップ１ａ、１ｂと接続する部分に空間部２ｓが形成されている。この空間部２ｓの形状は、図７（ａ）に示す例では格子状であり、図７（ｂ）に示す例では同心円状であり、図７（ｃ）に示す例では同心的に配置された矩形状である。また、空間部２ｓにおけるＳｉチップ１ａ、１ｂと放熱部材２との接続面に垂直な方向の形状は、図６（ｂ）〜（ｄ）に示すように、Ｓｉチップ１ａ、１ｂと接続する部分が開口している場合や、放熱面となる部分が開口している場合や、Ｓｉチップ１ａ、１ｂと接続する部分、および放熱面となる部分が閉じている場合がある。

空間部２ｓは、例えば切削加工により形成することができる。また、図６（ｄ）に示すＳｉチップ１ａ、１ｂと接続する部分も放熱面となる部分も閉じている場合は、例えば、図６（ｂ）に示す、Ｓｉチップ１ａ、１ｂと接続する部分が開口している一面側の放熱部材２と同様のものを切削等により形成した後、その開口部を覆うように板状の所望の金属を溶接等により接合することによって形成することができる。
特許第３５２５８３２号公報

図６および図７に示す半導体装置９０は、Ｓｉチップ１ａ、１ｂの両方の面側に放熱部材２，３が配置されているため、Ｓｉチップ１ａ、１ｂの発生する熱を効率的に外部へ放熱することができる。さらに、図６および図７に示す半導体装置９０では、放熱部材２に空間部２ｓを設けることにより、この放熱部材２の剛性を減少させることができる。その結果、Ｓｉチップ１ａ、１ｂに働く応力を低減させることができ、Ｓｉチップ１ａ、１ｂの破壊を低減させたり、放熱部材２との接続の信頼性を高めたりすることができる。

一般的に、負荷の電力制御に用いられるパワー素子と当該パワー素子を制御するための制御回路とが一つの半導体チップに形成されてなる半導体装置では、制御電力が大きくなるほど、パワー素子の形成領域の面積が増大して半導体チップの面積も増大し、半導体チップの発熱量も大きくなる。特に、パワー素子の温度が上昇するとゲート抵抗が大きくなるため、スイッチング速度が遅くなり、スイッチング損失が大きくなる。従って、図６および図７に示す半導体装置９０では、Ｓｉチップ１ａ、１ｂの面積が増大すると、大面積の放熱部材２，３が必要となる。しかしながら、Ｓｉチップ１ａ、１ｂと放熱部材２，３が大面積になるほど、Ｓｉチップ１ａ、１ｂに働く応力も増大し、Ｓｉチップ１ａ、１ｂの破壊が増大したり放熱部材２，３との接続の信頼性が低下したりする。

そこで本発明は、パワー素子と制御回路とが一つの半導体チップに形成され、当該半導体チップが樹脂によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップの面積が増大しても、従来に較べて半導体チップに働く応力を低減させることができ、半導体チップの破壊や放熱部材との接続の信頼性低下を抑制することのできる半導体装置を提供することを目的としている。

請求項１に記載の半導体装置は、パワー素子と当該パワー素子を制御するための制御回路とが、一つの半導体チップに形成され、前記半導体チップにおけるパワー素子の形成領域の周りに、半田バンプが配置され、一方の表面に溝を有する溝付放熱板が、もう一方の表面で前記半田バンプに接続されて前記パワー素子の形成領域を覆うようにして前記半導体チップ上に配置され、前記半導体チップが、前記溝付放熱板と共に、前記溝を有する表面を外部に露出するようにして、樹脂によりモールドされてなることを特徴としている。

上記半導体装置においては、半導体チップの主たる発熱部であるパワー素子の形成領域の周りに半田バンプが配置され、パワー素子で発生した熱が、前記半田バンプを介して溝付放熱板に効率的に伝達される。また、前記溝付放熱板は、溝（凹部）を有する表面（換言すれば、フィン（凸部）を有する表面）を外部に露出するようにして、樹脂によりモールドされている。従って、前記溝付放熱板は、表面に溝を有しない溝無放熱板に較べて、外部の雰囲気中へ放熱するための放熱面積が増大されており、前記半田バンプによって溝付放熱板に伝達された熱が、外部の雰囲気中へ効率的に放熱される。これによって、パワー素子の温度上昇を抑制することができ、パワー素子のゲート抵抗が増大しないため、スイッチング速度が低下せず、スイッチング損失の増大を抑制することができる。

また、上記溝付放熱板の溝は、当該溝付放熱板の剛性を減少させるため、半導体チップに働く応力を低減させることができる。さらに、上記半導体装置は、半導体チップと放熱部材が全面で接合されてなる従来の半導体装置と異なり、半導体チップと溝付放熱板が、パワー素子の形成領域の周りに配置された半田バンプを介して部分的に接合された半導体装置とすることができる。従って、これによっても半導体チップに働く応力を低減させることができる。

以上のようにして、上記半導体装置は、パワー素子と制御回路とが一つの半導体チップに形成され、当該半導体チップが樹脂によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップの面積が増大しても、従来に較べて半導体チップに働く応力を低減させることができ、半導体チップの破壊や放熱部材との接続の信頼性低下を抑制することのできる半導体装置とすることができる。

上記半導体装置は、例えば請求項２に記載のように、前記溝付放熱板が、前記半導体チップの一方の面側に配置されてなり、両表面に溝を有しない溝無放熱板が、前記半導体チップのもう一方の面側に配置され、前記溝無放熱板の一方の表面を外部に露出するようにして、前記樹脂によりモールドされてなるように構成することができる。

当該半導体装置は、前記溝付放熱板を外部の雰囲気中への放熱部材として利用することができ、半導体チップの反対側にあるモールド樹脂から露出する溝無放熱板の表面を金属ケース等に接触させて、前記溝無放熱板をヒートシンクとして利用することができる。ヒートシンクとして溝無放熱板を利用する場合には、ヒートシンクとして溝付放熱板を利用する場合に較べて熱伝達経路が増大するため、接触する金属ケース等の外部部材に熱を効率的に伝達することができる。

従って、半導体チップに働く応力が問題とならない範囲で大きな放熱性を得るためには、請求項３に記載のように、前記溝無放熱板が、前記半導体チップより大きな面積を有してなり、前記半導体チップが、前記もう一方の面側における全面で、前記溝無放熱板に接続されてなることが好ましい。

当該半導体装置は、例えば、半導体チップの裏面側にパワー素子が形成されておらず、半導体チップの裏面側において半導体チップに働く応力が問題とならない場合に好適である。

上記半導体装置は、例えば請求項４に記載のように、前記溝付放熱板が、前記半導体チップの一方の面側に配置されてなり、一方の表面に溝を有する第２溝付放熱板が、前記半導体チップのもう一方の面側に配置され、前記第２溝無放熱板の溝を有する表面を外部に露出するようにして、前記樹脂によりモールドされてなるように構成することもできる。

当該半導体装置は、前記溝付放熱板と第２溝無放熱板を外部の雰囲気中への放熱部材として利用することができる。従って、当該半導体装置は、配置の関係上、前記半導体装置のようなヒートシンクとしての溝無放熱板を利用できない場合に好適である。尚、当該半導体装置は、第２溝無放熱板が溝を有するため、前記溝無放熱板を有する半導体装に較べて、半導体チップに働く応力が低減されている。

当該半導体装置においても、半導体チップに働く応力が問題とならない範囲で大きな放熱性を得るためには、請求項５に記載のように、前記第２溝付放熱板が、前記半導体チップより大きな面積を有してなり、前記半導体チップが、前記もう一方の面側における全面で、前記第２溝付放熱板に接続されてなることが好ましい。

また、上記半導体装置は、例えば請求項６に記載のように、パワー素子の形成領域の周りに配置された半田バンプに接続される前記溝付放熱板が、前記半導体チップの両方の面側に配置されてなるように構成することができる。

当該半導体装置では、半導体チップの両面で、パワー素子の形成領域の周りに配置された半田バンプと溝付放熱板が接合される。従って、当該半導体装置は、半導体チップの両面で溝付放熱板が半田バンプを介して部分的に接合された半導体装置とすることができ、これによっても半導体チップに働く応力を低減させることができる。当該半導体装置は、例えば、半導体チップの両面に働く応力が問題となる場合に、特に好適である。

以下、本発明を実施するための最良の形態を、図に基づいて説明する。

（第１の実施形態）
図１は、本実施形態の半導体装置の一例で、図１（ａ）は、半導体装置１００の全体の概略断面図である。また、図１（ｂ）は、図１（ａ）の半導体装置１００における半導体チップ１０と溝付放熱板２０の配置関係を詳細に示した上面図であり、図１（ｃ）は、図１（ｂ）の一点鎖線Ａ−Ａにおける断面図である。尚、図１（ａ）の半導体装置１００において、図６（ａ）に示す半導体装置９０と同様の部分については、同じ符号を付けた。

図１（ａ）〜（ｃ）に示す半導体装置１００は、パワー素子と当該パワー素子を制御するための制御回路とが一つの半導体チップ１０に形成されてなる半導体装置である。図１（ｂ）において、半導体チップ１０の破線で囲った領域１０ｐがパワー素子の形成領域であり、点線で囲った領域１０ｓが制御回路の形成領域である。

図１（ａ）〜（ｃ）に示す半導体装置１００も、図６に示す半導体装置９０と同様に、半導体チップ１０の発生する熱を両面から放熱するため、２つの放熱部材が半導体チップ１０の両面に配置されている。図１（ａ）に示す半導体チップ１０の裏面側に配置された放熱部材は、図６の半導体装置９０の裏面側に配置された放熱部材３と同様に、両表面に溝を有しない溝無放熱板である。溝無放熱板３は、半導体チップ１０より大きな面積を有しており、半導体チップ１０が半田４を用いて裏面側における全面で溝無放熱板３に接続されている。溝無放熱板３は、一方の表面を外部に露出するようにして、半導体チップ１０と共に、樹脂９によりモールドされている。

半導体装置１００における半導体チップ１０の裏面側に配置された溝無放熱板３は、モールド樹脂９から露出する溝無放熱板３の表面を金属ケース等に接触させて、ヒートシンクとして利用することができる。溝無放熱板３をヒートシンクとして利用する場合には、次に示す溝付放熱板をヒートシンクとして利用する場合に較べて熱伝達経路が増大するため、接触する金属ケース等の外部部材に熱を効率的に伝達することができる。尚、溝無放熱板３は、図１（ａ）のように、半導体チップ１０に対して大きな面積にするほど、大きな放熱性能が得られる。

一方、図１（ａ）に示す半導体チップ１０の主面側に配置された放熱部材は、図６（ｃ）に示す従来の放熱部材２と同様の一方の表面に溝２０ｍを有する溝付放熱板２０となっているが、半導体チップ１０に対する配置と接続方法が、図６の半導体装置９０のそれと異なっている。半導体装置１００では、図１（ｂ），（ｃ）に示すように、半導体チップ１０におけるパワー素子の形成領域１０ｐの周りに、半田バンプ４０が配置されている。溝付放熱板２０は、パワー素子の形成領域１０ｐを覆うようにして半導体チップ１０上に配置され、溝２０ｍと反対側の表面で半田バンプ４０に接続されている。図１（ａ）に示すように、溝付放熱板２０は、溝２０ｍを有する表面を外部に露出するようにして、半導体チップ１０と共に、樹脂９によりモールドされている。

図１（ａ）〜（ｃ）に示す半導体装置１００においては、半導体チップ１０の主たる発熱部であるパワー素子の形成領域１０ｐの周りに半田バンプ４０が配置され、パワー素子で発生した熱が、半田バンプ４０を介して溝付放熱板２０に効率的に伝達される。また、溝付放熱板２０は、溝（凹部）２０ｍを有する表面（換言すれば、フィン（凸部）２０ｆを有する表面）を外部に露出するようにして、樹脂９によりモールドされている。従って、溝付放熱板２０は、表面に溝２０ｍを有しない溝無放熱板に較べて、外部の雰囲気中へ放熱するための放熱面積が増大されており、半田バンプ４０によって溝付放熱板に伝達された熱が、外部の雰囲気中へ効率的に放熱される。これによって、半導体装置１００においては、パワー素子の温度上昇を抑制することができ、パワー素子のゲート抵抗が増大しないため、スイッチング速度が低下せず、スイッチング損失の増大を抑制することができる。

また、半導体装置１００の溝付放熱板２０の溝２０ｍは、溝付放熱板２０の剛性を減少させるため、これによって半導体チップ１０に働く応力が低減されている。さらに、図１に示す半導体装置１００は、図６に示す半導体チップ１ａ，１ｂと放熱部材２が全面で接合されてなる従来の半導体装置９０と異なり、半導体チップ１０と溝付放熱板２０が、パワー素子の形成領域１０ｐの周りに配置された半田バンプ４０を介して部分的に接合されている。従って、これによっても半導体チップ１０に働く応力が低減されている。

以上のようにして、図１に示す半導体装置１００は、パワー素子と制御回路とが一つの半導体チップ１０に形成され、半導体チップ１０が樹脂９によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップ１０の面積が増大しても、従来に較べて半導体チップ１０に働く応力を低減させることができ、半導体チップ１０の破壊や放熱部材である溝付放熱板２０との接続の信頼性低下を抑制した半導体装置となっている。

上記した本発明の半導体装置における溝付放熱板の溝形状は、任意の形状であってよい。

図２は、平面の溝形状が異なる溝付放熱板２１を有した半導体装置１０１で、図２（ａ）は、半導体チップ１０と溝付放熱板２１の配置関係を詳細に示した上面図であり、図２（ｂ）は、図２（ａ）の一点鎖線Ｂ−Ｂにおける断面図である。尚、図２の半導体装置１０１において、図１（ｂ），（ｃ）に示す半導体装置１００と同様の部分については、同じ符号を付けた。また、図２の半導体装置１０１における裏面側の放熱構造と樹脂９によるモールド構造は、図１（ａ）に示す半導体装置１００と同様であり、図１（ａ）に対応する半導体装置１０１の全体の概略断面図は省略した。

図１（ｂ），（ｃ）に示す半導体装置１００の溝付放熱板２０は、凹部である溝２０ｍと凸部であるフィン２０ｆがストライプ状に形成されている。これに対して、図２（ａ），（ｂ）に示す半導体装置１０１の溝付放熱板２１は、凹部である溝２１ｍによって、凸部であるフィン２１ｆが柱状に林立して形成された構造となっている。

図３（ａ），（ｂ）は、断面の溝形状が異なる溝付放熱板２２，２３を有した１０２，１０３で、それぞれ、半導体装置１０２，１０３の全体の概略断面図である。尚、図３の半導体装置１０２，１０３において、図１（ａ）に示す半導体装置１００と同様の部分については、同じ符号を付けた。

図１（ａ）に示す半導体装置１００の溝付放熱板２０は、溝２０ｍの断面形状が矩形状である。これに対して、図３（ａ）に示す半導体装置１０２の溝付放熱板２２は、溝２２ｍの先端における断面形状が丸められた形状となっており、図３（ｂ）に示す半導体装置１０３の溝付放熱板２３は、溝２３ｍの断面形状が三角形状である。

以上の図２と図３に示した半導体装置１０１〜１０３についても、図１の半導体装置１００と同様に、パワー素子と制御回路とが一つの半導体チップ１０に形成され、半導体チップ１０が樹脂９によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップ１０の面積が増大しても、従来に較べて半導体チップ１０に働く応力を低減させることができ、半導体チップ１０の破壊や放熱部材である溝付放熱板２１〜２３との接続の信頼性低下を抑制した半導体装置となっていることは言うまでもない。

尚、本実施形態の半導体装置１００〜１０３は、いずれも、半導体チップ１０が、半田４を用いて、裏面側における全面で溝無放熱板３に接続されている。このため、半導体装置１００〜１０３の半導体チップ１０における裏面側の応力は、主面側より大きな応力値となる。このため、本実施形態の半導体装置１００〜１０は、例えば、半導体チップ１０の裏面側にパワー素子が形成されておらず、半導体チップ１０の裏面側において半導体チップ１０に働く応力が問題とならない場合に好適である。

（第２の実施形態）
第１実施形態の半導体装置１００〜１０３は、いずれも、半導体チップ１０の裏面側に、両表面に溝を有しない溝無放熱板３が半田４を介して接合配置されていた。本実施形態は、半導体チップの裏面側にも、一方の表面に溝を有する第２溝付放熱板を配置した半導体装置に関する。

図４（ａ）〜（ｃ）は、本実施形態の半導体装置の例で、それぞれ、半導体装置１０４〜１０６の全体の概略断面図である。尚、図４の半導体装置１０４〜１０６において、それぞれ、図１（ａ）および図３（ａ），（ｂ）に示す半導体装置１００，１０２，１０３と同様の部分については、同じ符号を付けた。

図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６は、図１（ａ）および図３（ａ），（ｂ）に示す半導体装置１００，１０２，１０３と同様に、半導体チップ１０の主面側に、それぞれ、溝付放熱板２０，２２，２３が半田バンプ４０を介して接合配置されている。一方、図１（ａ）および図３（ａ），（ｂ）の半導体装置１００，１０２，１０３では、半導体チップ１０の裏面側に、ヒートシンクとして利用する両表面に溝を有しない溝無放熱板３が半田４を介して接合配置されていた。これに対して、図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６では、半導体チップ１０の裏面側にも、一方の表面に溝を有する第２溝付放熱板３０〜３２が半田４を介して接合配置されている。

尚、図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６の第２溝付放熱板３０〜３２も、図１（ａ）に示す半導体装置１００の溝無放熱板３と同様に半導体チップ１０より大きな面積を有しており、半導体チップ１０が半田４を用いて裏面側における全面で第２溝付放熱板３０〜３２に接続されている。第２溝付放熱板３０〜３２は、溝３０ｍ〜３２ｍを有する表面を外部に露出するようにして、半導体チップ１０と共に、樹脂９によりモールドされている。

図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６は、半導体チップ１０の主面側の溝付放熱板２０，２２，２３と裏面側の第２溝無放熱板３０〜３２を、外部の雰囲気中への放熱部材として利用することができる。従って、半導体装置１０４〜１０６は、配置の関係上、第１実施形態の半導体装置１００〜１０３のようなヒートシンクとしての溝無放熱板３を利用できない場合に好適である。

尚、図４（ａ）〜（ｃ）の半導体装置１０４〜１０６は、第２溝無放熱板３０〜３２が溝３０ｍ〜３２ｍを有するため、第１実施形態の溝無放熱板３を有する半導体装置１００〜１０３に較べて、半導体チップ１０に働く応力が低減されている。しかしながら、図４（ａ）〜（ｃ）の半導体装置１０４〜１０６においても、半導体チップ１０に働く応力が問題とならない範囲で大きな放熱性を得るためには、第２溝無放熱板３０〜３２が半導体チップ１０より大きな面積を有してなり、半導体チップ１０が裏面側における全面で第２溝無放熱板３０〜３２に接続されていることが好ましい。

以上の図４に示した半導体装置１０４〜１０６についても、第１実施形態の半導体装置１００〜１０３と同様に、パワー素子と制御回路とが一つの半導体チップ１０に形成され、半導体チップ１０が樹脂９によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップ１０の面積が増大しても、従来に較べて半導体チップ１０に働く応力を低減させることができ、半導体チップ１０の破壊や放熱部材である溝付放熱板２０，２２，２３および第２溝付放熱板３０〜３２との接続の信頼性低下を抑制した半導体装置となっていることは言うまでもない。

（第３の実施形態）
第２実施形態の半導体装置１０４〜１０６は、いずれも、半導体チップ１０の裏面側に、第２溝無放熱板３０〜３２が半田４を介して接合配置されていた。本実施形態は、半導体チップの主面側と同様に、裏面側にも半田バンプを介して溝付放熱板を配置した半導体装置に関する。

図５（ａ）〜（ｃ）は、本実施形態の半導体装置の例で、それぞれ、半導体装置１０７〜１０９の全体の概略断面図である。尚、図５の半導体装置１０７〜１０９において、それぞれ、図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６と同様の部分については、同じ符号を付けた。

図５（ａ）〜（ｃ）に示す半導体装置１０７〜１０９では、図４（ａ）〜（ｃ）に示す半導体装置１０４〜１０６と異なり、それぞれ、裏面側に配置された溝３３ｍ〜３５ｍを有する溝付放熱板３３〜３５についても、パワー素子の形成領域１０ｐの周りに配置された半田バンプ４１を介して、半導体チップ１０に接合配置されている。

図５（ａ）〜（ｃ）の半導体装置１０７〜１０９では、半導体チップ１０の両面で、パワー素子の形成領域１０ｐの周りに配置された半田バンプ４０，４１と溝付放熱板２０，２２，２３，３３〜３５が接合される。従って、半導体装置１０７〜１０９は、半導体チップ１０の両面で溝付放熱板２０，２２，２３，３３〜３５が半田バンプ４０，４１を介して部分的に接合された半導体装置となる。これによって、図５（ａ）〜（ｃ）の半導体装置１０７〜１０９は、図４（ａ）〜（ｃ）の半導体装置１０４〜１０６に較べて、半導体チップ１０に働く応力を低減させることができる。図５（ａ）〜（ｃ）の半導体装置１０７〜１０９は、例えば、半導体チップ１０の両面に働く応力が問題となる場合に、特に好適である。

以上の図５に示した半導体装置１０７〜１０９についても、第１実施形態および第２実施形態の半導体装置１００〜１０６と同様に、パワー素子と制御回路とが一つの半導体チップ１０に形成され、半導体チップ１０が樹脂９によりモールドされてなる半導体装置であって、十分な放熱性を確保できると共に、半導体チップ１０の面積が増大しても、従来に較べて半導体チップ１０に働く応力を低減させることができ、半導体チップ１０の破壊や放熱部材である溝付放熱板２０，２２，２３，３３〜３５との接続の信頼性低下を抑制した半導体装置となっていることは言うまでもない。

（その他の実施形態）
上記した各実施形態の半導体装置１００〜１０７は、いずれも、半導体チップ１０の両側に放熱部材が配置された半導体装置であった。しかしながら、本発明の半導体装置は、これに限らず、半導体チップの一方の側のみに、溝付放熱板がパワー素子の形成領域の周りに配置された半田バンプを介して接合されていてもよい。

第１実施形態の半導体装置の一例で、（ａ）は、半導体装置１００の全体の概略断面図である。また、（ｂ）は、（ａ）の半導体装置１００における半導体チップ１０と溝付放熱板２０の配置関係を詳細に示した上面図であり、（ｃ）は、（ｂ）の一点鎖線Ａ−Ａにおける断面図である。 平面の溝形状が異なる溝付放熱板２１を有した半導体装置１０１で、（ａ）は、半導体チップ１０と溝付放熱板２１の配置関係を詳細に示した上面図であり、（ｂ）は、（ａ）の一点鎖線Ｂ−Ｂにおける断面図である。 （ａ），（ｂ）は、断面の溝形状が異なる溝付放熱板２２，２３を有した１０２，１０３で、それぞれ、半導体装置１０２，１０３の全体の概略断面図である。 （ａ）〜（ｃ）は、第２実施形態の半導体装置の例で、それぞれ、半導体装置１０４〜１０６の全体の概略断面図である。 （ａ）〜（ｃ）は、第３実施形態の半導体装置の例で、それぞれ、半導体装置１０７〜１０９の全体の概略断面図である。 特許文献１に開示された半導体装置９０で、（ａ）は全体の概略断面図、（ｂ）〜（ｄ）は一面側の放熱部材２、および、この放熱部材２と対向するシリコン（Ｓｉ）チップ１ａ、１ｂの部分概略断面図である。 （ａ）〜（ｃ）は、図６（ｂ）〜（ｄ）におけるＣ−Ｃ断面形状において、とり得る種々の形状を示す図である。

符号の説明

９０，１００〜１０９ 半導体装置
１０ 半導体チップ
１０ｐ パワー素子の形成領域
１０ｓ 制御回路の形成領域
２０〜２３，３３〜３５ 溝付放熱板
３０〜３２ 第２溝付放熱板
２０ｍ〜２３ｍ，３０ｍ〜３５ｍ 溝
４０，４１ 半田バンプ
３ 溝無放熱板
４ 半田

Claims (6)

1. パワー素子と当該パワー素子を制御するための制御回路とが、一つの半導体チップに形成され、
   前記半導体チップにおけるパワー素子の形成領域の周りに、半田バンプが配置され、
   一方の表面に溝を有する溝付放熱板が、もう一方の表面で前記半田バンプに接続されて前記パワー素子の形成領域を覆うようにして前記半導体チップ上に配置され、
   前記半導体チップが、前記溝付放熱板と共に、前記溝を有する表面を外部に露出するようにして、樹脂によりモールドされてなることを特徴とする半導体装置。
2. 前記溝付放熱板が、前記半導体チップの一方の面側に配置されてなり、
   両表面に溝を有しない溝無放熱板が、前記半導体チップのもう一方の面側に配置され、
   前記溝無放熱板の一方の表面を外部に露出するようにして、前記樹脂によりモールドされてなることを特徴とする請求項１に記載の半導体装置。
3. 前記溝無放熱板が、前記半導体チップより大きな面積を有してなり、
   前記半導体チップが、前記もう一方の面側における全面で、前記溝無放熱板に接続されてなることを特徴とする請求項２に記載の半導体装置。
4. 前記溝付放熱板が、前記半導体チップの一方の面側に配置されてなり、
   一方の表面に溝を有する第２溝付放熱板が、前記半導体チップのもう一方の面側に配置され、
   前記第２溝無放熱板の溝を有する表面を外部に露出するようにして、前記樹脂によりモールドされてなることを特徴とする請求項１に記載の半導体装置。
5. 前記第２溝付放熱板が、前記半導体チップより大きな面積を有してなり、
   前記半導体チップが、もう一方の面側における全面で、前記第２溝付放熱板に接続されてなることを特徴とする請求項４に記載の半導体装置。
6. 前記溝付放熱板が、前記半導体チップの両方の面側に配置されてなることを特徴とする請求項１に記載の半導体装置。

Images