CN102842542A - 塑封芯片及其制造方法 - Google Patents

塑封芯片及其制造方法 Download PDF

Info

Publication number
CN102842542A
CN102842542A CN2011101678899A CN201110167889A CN102842542A CN 102842542 A CN102842542 A CN 102842542A CN 2011101678899 A CN2011101678899 A CN 2011101678899A CN 201110167889 A CN201110167889 A CN 201110167889A CN 102842542 A CN102842542 A CN 102842542A
Authority
CN
China
Prior art keywords
plastic packaging
holding tank
fin
packaging chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101678899A
Other languages
English (en)
Inventor
何钢
王刚
宋滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2011101678899A priority Critical patent/CN102842542A/zh
Priority to PCT/CN2011/083848 priority patent/WO2012174833A1/zh
Publication of CN102842542A publication Critical patent/CN102842542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种塑封芯片及其制造方法，该塑封芯片包括：塑封材料(11)和散热片(12)，其中，塑封材料(11)的边缘设置有容纳槽(111)，容纳槽(111)用于容纳散热片(12)。本发明可以解决散热片占用较大芯片空间从而影响塑封芯片的散热效果的问题，并在保证芯片散热的良好效果下，结构简单可靠、易实现，且节约芯片空间。

Description

塑封芯片及其制造方法
技术领域
本发明涉及通信领域，具体而言，涉及一种塑封芯片及其制造方法。
背景技术
目前，集成电路在基站、电脑中获得了广泛应用，但是，这些集成电路中的大量塑封芯片会产生很大热量，从而使得如何进行有效散热变成了一个非常棘手的问题。
相关技术中，塑封芯片的散热方式主要分为风冷和水冷。风冷就是将一块导热性较好的散热片紧紧贴住发热量较大的塑封芯片，并在散热片的上方再固定一个小型的风扇，而水冷是在该散热片周围分布导流管，并驱动高比热容的冷却液体在该导流管中循环。由此可见，无论风冷还是水冷的散热方式，都需要在塑封芯片周围装配散热片。
图1是根据相关技术的塑封芯片的剖面示意图，如图1所示，包括塑封材料11、电路基板13、芯片引脚14、管芯15、管芯安装台16和引线键合17。同时，在塑封材料11的顶部与四周外壁上整体包裹有散热片12。本塑封芯片主要通过芯片引脚14和散热片12两种方式进行散热。
但是，其有支撑结构来固定该散热片，此技术实现复杂，无论是基站还是电脑中的芯片空间都是极为有限的，而包裹在塑封材料11的顶部与四周外壁上的散热片12无疑会进一步占用本已极为有限的芯片空间，从而影响塑封芯片的散热效果。
发明内容
针对相关技术中的散热片占用较大芯片空间从而影响塑封芯片的散热效果的问题而提出本发明，为此，本发明的主要目的在于提供一种塑封芯片及其制造方法，以解决上述问题。
为了实现上述目的，根据本发明的一个方面，提供了一种塑封芯片。
根据本发明的塑封芯片包括塑封材料和散热片，其中，塑封材料的边缘设置有容纳槽，容纳槽用于容纳散热片。
优选地，容纳槽设置在塑封材料的上边缘。
优选地，散热片位于容纳槽内，并且散热片的上边缘与塑封材料的上边缘持平。
优选地，还包括管芯和引线键合，并且容纳槽设置在管芯和引线键合的正上方。
为了实现上述目的，根据本发明的另一个方面，提供了一种塑封芯片的制造方法。
根据本发明的塑封芯片的制造方法包括：在塑封芯片中的塑封材料的边缘设置容纳槽；在容纳槽中嵌入散热片。
优选地，在塑封芯片中的塑封材料的边缘设置容纳槽包括：在塑封芯片中的塑封材料的上边缘设置容纳槽。
优选地，在容纳槽中嵌入散热片包括：调整散热片的上边缘与塑封材料的上边缘持平。
优选地，在塑封芯片中的塑封材料的边缘设置容纳槽包括：设置容纳槽位于塑封芯片中的管芯和引线键合的正上方。
优选地，在塑封芯片中的塑封材料的边缘设置容纳槽包括：热熔塑封材料。
优选地，在容纳槽中嵌入散热片之后，上述方法还包括：在容纳槽中的散热片周围设置散热硅胶。
本发明通过设置用于容纳散热片的容纳槽，即将散热片置于塑封材料的内部，实现工艺简单、可靠，可以节约芯片空间，从而保证塑封芯片的散热效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的塑封芯片的剖面示意图；
图2是根据本发明实施例的芯片结构的剖面示意图；
图3是根据本发明实施例的塑封芯片的制造方法的流程图；
图4是根据本发明优选实施例的塑封芯片的制造方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
本发明提供了一种塑封芯片。图2是根据本发明实施例的芯片结构的剖面示意图，如图2所示，包括塑封材料11和散热片12，其中，塑封材料11的边缘设置有容纳槽111，容纳槽111用于容纳散热片12。
相关技术中，散热片12包裹在塑封材料11的顶部与四周外壁上，实现工艺复杂，且将占用较大芯片空间。本发明实施例中，通过设置用于容纳散热片12的容纳槽111，即将散热片12置于塑封材料11的内部，实现工艺简单、可靠，可以节约芯片空间，从而保证塑封芯片的散热效果。
优选地，容纳槽111设置在塑封材料11的上边缘。考虑到相关技术中塑封芯片的风冷或水冷，通常是在其上方配置风扇或者导流管，因此，本优选实施例将容纳槽111设置在塑封材料11的上边缘，以便将散热片12设置在塑封芯片的上部，从而可以兼容现有技术，并提升散热片12的导热效率。
优选地，散热片12位于容纳槽111内，并且散热片12的上边缘与塑封材料11的上边缘持平。本优选实施例中，通过调整散热片12的上边缘与塑封材料11的上边缘持平，可以使得塑封芯片成为一个形状规则的有机整体，从而有利于使用该塑封芯片的基站或者电脑中的器件布局。
优选地，塑封芯片还包括管芯15和引线键合17，并且容纳槽111设置在管芯15和引线键合17的正上方。本优选实施例中，通过设置容纳槽111在管芯15和引线键合17的正上方，可以缩短散热片12到管芯15和引线键合17的距离，从而降低热阻，加快散热效率，使该塑封芯片速度更快、更稳定、更适合超频。需要说明的是，散热片12不要碰到引线键合17。
优选地，塑封材料11的形式可以是实心的，也可以是空腔的。
优选地，散热片12的形状可以是任意的，例如矩形、圆形。
优选地，散热片12可以采用导热率高、低热阻的合成材料或金属材料。
综上，本发明在塑封芯片上加散热片进行全新组合，并采用新的组合架构来加快塑封芯片的散热，从而延长了芯片的使用寿命。因此，本发明方法既兼顾了成本、性能，又保证了塑封芯片使用的便利性、灵活性。
本发明实施例还提供了一种塑封芯片的制造方法。图3是根据本发明实施例的塑封芯片的制造方法的流程图，如图3所示，包括如下的步骤S302至步骤S304。
步骤S302，在塑封芯片中的塑封材料11的边缘设置容纳槽111。
步骤S304，在容纳槽111中嵌入散热片12。
优选地，在塑封芯片中的塑封材料11的边缘设置容纳槽111包括：在塑封芯片中的塑封材料11的上边缘设置容纳槽111。考虑到相关技术中塑封芯片的风冷或水冷，通常是在其上方配置风扇或者导流管，因此，本优选实施例将容纳槽111设置在塑封材料11的上边缘，以便将散热片12设置在塑封芯片的上部，从而可以兼容现有技术，并提升散热片12的导热效率。
优选地，在容纳槽111中嵌入散热片12包括：调整散热片12的上边缘与塑封材料11的上边缘持平。本优选实施例中，通过调整散热片12的上边缘与塑封材料11的上边缘持平，可以使得塑封芯片成为一个形状规则的有机整体，从而有利于使用该塑封芯片的基站或者电脑中的器件布局。
优选地，在塑封芯片中的塑封材料11的边缘设置容纳槽111包括：设置容纳槽111位于塑封芯片中的管芯15和引线键合17的正上方。本优选实施例中，通过设置容纳槽111在管芯15和引线键合17的正上方，可以缩短散热片12到管芯15和引线键合17的距离，从而降低热阻，加快散热效率，使该塑封芯片速度更快、更稳定、更适合超频。需要说明的是，散热片12不要碰到引线键合17。
优选地，在塑封芯片中的塑封材料11的边缘设置容纳槽111包括：热熔塑封材料11。本优选实施例中的热熔塑封材料11，实现方式简单、可靠。
优选地，在容纳槽111中嵌入散热片12之后，上述方法还包括：在容纳槽111中的散热片12周围设置散热硅胶。本优选实施例中，通过设置散热硅胶，可以提升散热片12的导热效率，从而保证塑封芯片的散热效果。
下面将结合实例对本发明实施例的实现过程进行详细描述。
图4是根据本发明优选实施例的塑封芯片的制造方法的流程图，如图4所示，包括如下的步骤S402至步骤S406。
步骤S402，将线路已经设计好的电路基板13固定，然后将已经蚀刻过的管芯15和引线键合17固定在电路基板13上，完成所有的测试。
步骤S404，在塑封材料11的顶部开槽。
步骤S406，将散热片12嵌入塑封材料11中。具体地，嵌入方式包括如下的方式①和方式②。
方式①：热熔塑封材料11后嵌入。
方式②：将较佳散热性并且不导电的散热片12嵌入塑封材料11中，并在散热片12与塑封材料11之间加散热硅胶。
综上所述，根据本发明的上述实施例，提供了一种塑封芯片及其制造方法。本发明通过设置用于容纳散热片的容纳槽，即将散热片置于塑封材料的内部，实现工艺简单、可靠，可以节约芯片空间，从而保证塑封芯片的散热效果。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种塑封芯片，其特征在于，包括塑封材料(11)和散热片(12)，其中，所述塑封材料(11)的边缘设置有容纳槽(111)，所述容纳槽(111)用于容纳所述散热片(12)。
2.根据权利要求1所述的塑封芯片，其特征在于，所述容纳槽(111)设置在所述塑封材料(11)的上边缘。
3.根据权利要求2所述的塑封芯片，其特征在于，所述散热片(12)位于所述容纳槽(111)内，并且所述散热片(12)的上边缘与所述塑封材料(11)的上边缘持平。
4.根据权利要求1所述的塑封芯片，其特征在于，还包括管芯(15)和引线键合(17)，并且所述容纳槽(111)设置在所述管芯(15)和所述引线键合(17)的正上方。
5.一种塑封芯片的制造方法，其特征在于，包括：
在塑封芯片中的塑封材料(11)的边缘设置容纳槽(111)；
在所述容纳槽(111)中嵌入散热片(12)。
6.根据权利要求5所述的方法，其特征在于，在塑封芯片中的塑封材料(11)的边缘设置容纳槽(111)包括：在所述塑封芯片中的塑封材料(11)的上边缘设置容纳槽(111)。
7.根据权利要求6所述的方法，其特征在于，在所述容纳槽(111)中嵌入散热片(12)包括：调整所述散热片(12)的上边缘与所述塑封材料(11)的上边缘持平。
8.根据权利要求5所述的方法，其特征在于，在塑封芯片中的塑封材料(11)的边缘设置容纳槽(111)包括：设置所述容纳槽(111)位于所述塑封芯片中的管芯(15)和引线键合(17)的正上方。
9.根据权利要求5至8中任一项所述的方法，其特征在于，在塑封芯片中的塑封材料(11)的边缘设置容纳槽(111)包括：热熔所述塑封材料(11)。
10.根据权利要求5至8中任一项所述的方法，其特征在于，在所述容纳槽(111)中嵌入散热片(12)之后，所述方法还包括：在所述容纳槽(111)中的所述散热片(12)周围设置散热硅胶。
CN2011101678899A 2011-06-21 2011-06-21 塑封芯片及其制造方法 Pending CN102842542A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011101678899A CN102842542A (zh) 2011-06-21 2011-06-21 塑封芯片及其制造方法
PCT/CN2011/083848 WO2012174833A1 (zh) 2011-06-21 2011-12-12 塑封芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101678899A CN102842542A (zh) 2011-06-21 2011-06-21 塑封芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN102842542A true CN102842542A (zh) 2012-12-26

Family

ID=47369768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101678899A Pending CN102842542A (zh) 2011-06-21 2011-06-21 塑封芯片及其制造方法

Country Status (2)

Country Link
CN (1) CN102842542A (zh)
WO (1) WO2012174833A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369455B1 (en) * 2000-01-04 2002-04-09 Siliconware Precision Industries Co., Ltd. Externally-embedded heat-dissipating device for ball grid array integrated circuit package
CN1494136A (zh) * 2002-11-01 2004-05-05 威宇科技测试封装（上海）有限公司 一种带有内置散热片的芯片封装结构
JP2007189170A (ja) * 2006-01-16 2007-07-26 Denso Corp 半導体装置
CN201623047U (zh) * 2010-01-28 2010-11-03 江苏长电科技股份有限公司 树脂线路板芯片正装带散热块封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770997A (zh) * 2010-01-29 2010-07-07 江苏长电科技股份有限公司 树脂线路板芯片倒装带散热块封装结构
CN101840896B (zh) * 2010-04-29 2014-03-05 南通富士通微电子股份有限公司 一种倒装焊高散热球型阵列封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369455B1 (en) * 2000-01-04 2002-04-09 Siliconware Precision Industries Co., Ltd. Externally-embedded heat-dissipating device for ball grid array integrated circuit package
CN1494136A (zh) * 2002-11-01 2004-05-05 威宇科技测试封装（上海）有限公司 一种带有内置散热片的芯片封装结构
JP2007189170A (ja) * 2006-01-16 2007-07-26 Denso Corp 半導体装置
CN201623047U (zh) * 2010-01-28 2010-11-03 江苏长电科技股份有限公司 树脂线路板芯片正装带散热块封装结构

Also Published As

Publication number Publication date
WO2012174833A1 (zh) 2012-12-27

Similar Documents

Publication Publication Date Title
CN104272453B (zh) 使用相变材料和散热器对集成电路的热管理
CN103137577B (zh) 热电冷却封装件及其热管理方法
US9515008B2 (en) Techniques for interconnecting stacked dies using connection sites
CN103985648B (zh) 半导体的晶圆级封装方法和半导体封装件
CN104247007A (zh) 使用外部和内部热容性材料的增强型封装热管理
WO2015153664A1 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US8809158B2 (en) Device having memristive memory
TW201225249A (en) Stacked structure and stacked method for three-dimensional integrated circuit
CN105720024A (zh) 热性改进的半导体封装
TW200906287A (en) Light-emitting device and heat-dissipating module
US8693186B2 (en) Heat transferring module and start up method of electronic device
CN101222007A (zh) 带散热装置的发光二极管(三)
CN102842542A (zh) 塑封芯片及其制造方法
US20080190119A1 (en) Package for housing a semiconductor chip and method for operating a semiconductor chip at less-than-ambient temperatures
US20120216996A1 (en) Thermal module and method of manufacturing same
CN111384011B (zh) 散热装置及方法
US20190228902A1 (en) Wireless charging coil structure with function of heat dissipation
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
AU2017245461A1 (en) LED lighting apparatus
Shih et al. Thermal-aware test schedule and tam co-optimization for three-dimensional ic
CN202373576U (zh) 散热模组
CN107195603A (zh) 一种基于高导热相变材料相变散热技术的封装结构的制备方法
CN109065511B (zh) 一种带有散热结构的半导体封装件及散热方法
CN201918121U (zh) Led显示板及led显示器
JP3168201U (ja) 放熱モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121226

RJ01 Rejection of invention patent application after publication