CN103137577B - 热电冷却封装件及其热管理方法 - Google Patents

热电冷却封装件及其热管理方法 Download PDF

Info

Publication number
CN103137577B
CN103137577B CN201210511142.5A CN201210511142A CN103137577B CN 103137577 B CN103137577 B CN 103137577B CN 201210511142 A CN201210511142 A CN 201210511142A CN 103137577 B CN103137577 B CN 103137577B
Authority
CN
China
Prior art keywords
temperature
thermoelectric
packaging part
thermoelectric semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210511142.5A
Other languages
English (en)
Other versions
CN103137577A (zh
Inventor
金载春
金志澈
裴镇权
赵殷奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103137577A publication Critical patent/CN103137577A/zh
Application granted granted Critical
Publication of CN103137577B publication Critical patent/CN103137577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B21/00—Machines, plants or systems, using electric or magnetic effects
    • F25B21/02—Machines, plants or systems, using electric or magnetic effects using Peltier effect; using Nernst-Ettinghausen effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2321/00—Details of machines, plants or systems, using electric or magnetic effects
    • F25B2321/02—Details of machines, plants or systems, using electric or magnetic effects using Peltier effects; using Nernst-Ettinghausen effects
    • F25B2321/021—Control thereof
    • F25B2321/0212—Control thereof of electric power, current or voltage
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2700/00—Sensing or detecting of parameters; Sensors therefor
    • F25B2700/21—Temperatures
    • F25B2700/2107—Temperatures of a Peltier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明提供了一种热电冷却封装件及其热管理方法。所述方法可以包括：测量具有半导体芯片和热电冷却器的热电冷却封装件的温度；将热电冷却封装件的温度与目标温度进行比较；在热电冷却封装件的温度高于目标温度时对热电冷却器进行操作；以及在热电冷却封装件的温度变得低于目标温度时停止对热电冷却器的操作。

Description

热电冷却封装件及其热管理方法
相关申请的交叉引用
本申请要求2011年12月1日提交的韩国专利申请No.10-2011-0127818的优先权，其所有内容通过引用并入本文。
技术领域
本发明思想涉及半导体，并且更具体地涉及包括热电冷却器的热电冷却封装件及其热管理方法。
背景技术
随着半导体工业的发展以及由于用户的需求使得电子装置已不断地变得更小和更轻，并且被用作电子装置组件的半导体封装件也已不断地变得更小和更轻。为了满足上述需求，已经开发出将多个半导体芯片或不同种类的半导体芯片堆叠起来以实现单个封装件的技术。然而在包含堆叠的半导体芯片的半导体封装件操作期间从封装件散发的热量会增加，从而导致热应力。
附图说明
根据附图及对其的详细描述，本发明思想将会更加清楚。
图1是示出根据本发明思想的示例实施例的热电冷却器的平面图；
图2A是示出根据本发明思想的示例实施例的热电冷却器的热电偶的透视图；
图2B是示出图2A的修改示例实施例的透视图；
图3A至图3D是示出根据本发明思想的示例实施例的热电冷却器的冷却过程的截面图；
图4A至图4C是示出根据本发明思想的示例实施例的热电冷却器的构造示例的平面图；
图5A是示出根据本发明思想的示例实施例的热电冷却封装件的截面图；
图5B是示出根据本发明思想的示例实施例的热电冷却封装件中的热电冷却器的冷却过程的截面图；
图5C和图5F是示出根据本发明思想的示例实施例的热电冷却封装件的温度变化的曲线图；
图5D和图5G是示出对根据本发明思想的示例实施例的热电冷却封装件的热电冷却器施加的时钟频率和电压的变化的曲线图；
图5E是示出根据本发明思想的示例实施例对热电冷却封装件进行的反馈温度控制方法的流程图；
图5H至图5O是示出对根据本发明思想的示例实施例的热电冷却封装件的热电冷却器施加的时钟频率和电压的变化的曲线图；
图5P和图5Q是示出根据本发明思想的示例实施例动态温度管理示例的流程图；
图6A和图6B是示出根据本发明思想的示例实施例的热电冷却封装件的应用示例的截面图；
图6C是示出根据本发明思想的示例实施例的热电冷却封装件的示例应用的等效热力循环（thermal circuit）的截面图；
图7A至图7D是示出根据本发明思想的示例实施例的热电冷却封装件的修改示例实施例的截面图；
图8A是示出包括了根据本发明思想的示例实施例的热电冷却封装件的存储卡示例的示意框图；
图8B是示出包括了根据本发明思想的示例实施例的热电冷却封装件的信息处理系统示例的示意框图。
具体实施方式
现在将参照示出了本发明思想的一些示例实施例的附图来更全面地描述本发明思想。通过以下将要参考附图进行更详细描述的示例实施例将呈现本发明思想的优点和特征以及实现这些优点和特征的方式。然而，应当注意的是本发明思想不应被局限于以下所述的示例实施例，而是可以以各种形式来实现。因此提供示例实施例仅仅为了公开本发明思想并使本领域技术人员了解本发明思想的范畴。在附图中，本发明思想的示例实施例不限于图中所提供的特定示例，并且为清楚起见对图中的示例实施例进行了夸大。
文中所使用的术语仅仅是为了描述特定示例实施例的目的而并不意在对本发明进行限制。如本文所使用的单数术语“一”、“一个”和“该”意在还包括复数形式，除非上下文清楚地另有指示。如本文所使用的术语“和/或”包括一个或多个相关列出项的任何及所有组合。将会理解，当称一个元件被“连接”或“耦接”到另一元件时，其可以直接连接或耦接到另一元件，或者可以存在中间元件。
类似地，将会理解当称一个元件（例如一个层、区域或衬底）在另一个元件“之上”时，其可以直接位于其它元件之上，或者可以存在中间元件。相反，术语“直接”意指不存在中间元件。将进一步理解当本文使用了术语“包括”、“包括……的”、“包含”和/或“包含……的”时，它们指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除还存在或添加有一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
另外在详细描述中将使用作为本发明思想的理想示例示图的截面图来对示例实施例进行描述。因此，示例示图的形状可能由于制造技术和/或容差而有所改变。所以本发明思想的示例实施例不限于示例示图所示的具体形状，而是根据制造工艺可能产生其它形状。图中例示的区域各自具有一般特性并用于图示不同元件的具体形状。而这不应构成为对本发明思想范围的限定。
还应当理解尽管在本文中使用了术语第一、第二、第三等来描述各种元件，然而这些元件不应当被这些术语所限制。这些术语仅用来将一个元件与另一元件进行区分。因此，在一些示例实施例中的第一元件也可以在其它示例实施例中被称为第二元件而不脱离本发明的指教。本文所图示和说明的本发明思想各个方面的示例实施例均包含了它们的补充对应形式。在整个说明书中，相同的参考数字或相同的参考标号表示相同的元件。
此外，本文参照作为理想化的示例实施例的截面图和/或平面图描述了示例实施例。因此，可以预期，例如作为制造技术和/或容差的结果与图示的形状有所不同。因此，示例实施例不应当被理解成受限于本文所示出的区域形状，而是应当包括例如作为制造的结果而导致的形状偏差。例如，被示为矩形的蚀刻区通常具有圆形的或弯曲的特征。因此，图中所示出的区域本质上是示意性的，并且其形状不意在示出器件区域的实际形状，并且不意在限制示例实施例的范围。
[热电冷却器的示例实施例]
图1是示出根据本发明思想的示例实施例的热电冷却器的平面图。
参照图1，在安装了半导体器件的衬底20上可以布置一个热电冷却器（以下称为“TEC”）10。衬底20可以是印刷电路板、计算机主板、移动装置板、或存储器模块基板，在该衬底20上可提供一个将诸如半导体芯片或半导体封装件之类的半导体器件安装在其上的安装部22。TEC10可包括至少一个热电偶12，其通过珀耳帖（Peltier）效应来执行冷却过程。至少一个热电偶12可被布置在衬底20的一个侧边缘或朝向该侧边缘。热电偶12可包括一对热电材料，其中例如制成这对热电材料之一的金属或材料不同于制成这对热电材料的另一个的金属或材料，或者热电偶12可包括P型和N型半导体。根据本示例实施例的TEC10可包括比金属的冷却效率更优且操作速度更快的热电半导体。例如，TEC10可包括具有P型半导体12p和N型半导体12n的热电偶12。TEC10可包含多个热电偶12。热电半导体可包括Bi-Te、Pb-Te、Fe-Si和/或Si-Ge。
[热电偶的示例实施例]
图2A是示出根据本发明思想的示例实施例的热电冷却器的热电偶的透视图。图2B是示出图2A的修改示例实施例的透视图。
参照图2A，可以沿X方向布置P型半导体12p和N型半导体12n以构成一个热电偶12，并且多个热电偶12000可构成TEC10。多个热电偶12000沿Y方向布置。由于TEC10包括多个热电偶12000，所以TEC10可具有提高的热交换性能和热容量。可对多个热电偶12000中在Y方向上相邻的热电偶的P型半导体和N型半导体颠倒定位。因此可在Y方向上交替布置P型半导体和N型半导体。构成一个热电偶12的P型半导体12p和N型半导体12n可通过第一金属层14相互连接。包含在热电偶12中的P型半导体12p可通过第二金属层16连接到多个热电偶12000中与该热电偶12相邻的另一个热电偶中包含的N型半导体。可以通过与多个热电偶12000当中的第一个热电偶的第一P型半导体连接的第二金属层16和与多个热电偶12000当中的最后一个热电偶的最后N型半导体连接的第二金属层16来施加电压。如参考图3A至图3D的描述，可以根据施加电压的极性来改变通过TEC10传递的热量的移动方向。
参考图2B，在Y方向上彼此相邻的P型半导体12p和N型半导体12n可构成一个热电偶12，并且可沿Y方向布置多个热电偶12000来构成TEC10。可对多个热电偶12000中在X方向上相邻的热电偶的P型半导体和N型半导体颠倒定位。因此可沿Y方向交替布置P型半导体和N型半导体。在另一示例实施例中，可将X方向变为Y方向，反之亦然。
如图3A和图3B所示，以使第二金属层16与衬底20相邻的状态来将TEC10布置在衬底20上。可替换地，如图3C和图3D所示，以使第一金属层14与衬底20相邻的状态来将TEC10布置在衬底20上。如本示例实施例所示的TEC10可具有单层结构。可替换地，可堆叠多个热电偶12并在其间插入热导绝缘体（例如，聚酰亚胺、氮化硅硼、或氧化铝陶瓷），从而TEC10可具有多层结构。
[热电冷却器的操作示例实施例]
图3A至图3D是示出根据本发明思想的示例实施例的热电冷却器的冷却过程的截面图。图3A至图3D是沿图1的X方向截取的截面图。图中所示的箭头表示热量的主流。
如图3A和图3B所示，当把TEC10布置在衬底20上以使第二金属层16与衬底20相邻时，按照所施加电压的极性可使热量沿TEC10向上或向下移动。例如，如图3A所示，如果通过第二金属层16来将正电压施加到P型半导体12p并将负电压施加到N型半导体12n，则P型半导体12p中的空穴会朝向阴极（即，朝向第一金属层14）移动，而N型半导体12n中的电子会朝向阳极（即，朝向第一金属层14）移动。通过电子和空穴的流动可将热量从TEC10的底部传递到顶部，从而在TEC10下方吸热并在TEC10上方散热。可替换地，如图3B所示，如果通过第二金属层16来将负电压施加到P型半导体12p并将正电压施加到N型半导体12n，则P型半导体12p中的电子会朝向阴极（即，朝向与P型半导体12p接触的第二金属层16）移动，而N型半导体12n中的空穴会朝向阳极（即，朝向与N型半导体12n接触的第二金属层16）移动。通过电子和空穴的流动将热量从TEC10的顶部传递到底部，从而在TEC10上方吸热并在TEC10下方散热。还可提供连接到第二金属层16的金属通孔24。该金属通孔24可穿透衬底20。可将金属通孔24用作热量传递路径，以改进吸热/散热效果。还可将金属通孔24用作施加电压的路径。
如图3C和图3D所示，可把TEC10布置在衬底20上以使第一金属层14与衬底20相邻时。如图3C所示，如果将负电压施加到P型半导体12p并将正电压施加到N型半导体12n，则热量会顺着TEC10向下传递，从而在TEC10上方吸热并在TEC10下方散热。相反地，如图3D所示，如果将正电压施加到P型半导体12p并将负电压施加到N型半导体12n，则热量会顺着TEC10向上传递，从而在TEC10上方散热并在TEC10下方吸热。还可提供连接到第一金属层14的热通孔25，并且该热通孔25穿透衬底20。因此可以改进吸热/散热效果。在一些示例实施例中，热通孔25的尺寸可以等于或大于第一金属层14的尺寸，从而使TEC10下传热的传热量最大化。
[热电冷却器的构造示例]
图4A至图4C是示出根据本发明思想的示例实施例的热电冷却器的构造示例的平面图。
参照图4A，可将TEC10布置在衬底20上位于安装部22的两侧。例如，第一TEC10a可被布置在衬底20的一个侧边缘上或朝向该侧边缘，而第二TEC10b可被布置在衬底20与所述一个侧边缘相反的另一个侧边缘上或朝向所述另一个侧边缘。第一TEC10a和第二TEC10b中的至少一个可以如图2A或图2B中所示。如图3A所示，第一TEC10a和第二TEC10b中的至少一个的第二金属层16可与衬底20相邻。可替换地，如图3C所示，第一TEC10a和第二TEC10b中的至少一个的第一金属层14可与衬底20相邻。第一TEC10a可与第二TEC10b协同工作。可替换地，第一TEC10a可独立于第二TEC10b而工作。例如，可以选择性地使第一TEC10a和第二TEC10b之一工作。
参照图4B，可以沿着衬底20的边缘延伸或绕着衬底20的边缘布置多个TEC。TEC可包括在衬底20的边缘中或沿着衬底20的边缘交替排布的P型半导体和N型半导体。TEC可具有围绕安装部22的环形。可沿着衬底20的边缘排布P型半导体和N型半导体以构成一行或多行（例如，两行）。
参照图4C，TEC10可包括沿着衬底20的边缘排布的多个TEC10a、10b、10c和10d，从而使它们围绕安装部22。例如，第一TEC10a可被布置在衬底20的左侧边缘，而第二、第三和第四TEC10b、10c和10d可以以顺时针方向被布置在衬底20的其它侧边缘。第一至第四TEC10a、10b、10c和10d可同时工作或单独工作。
参照上述附图描述的TEC10可与安装在安装部22上的半导体芯片或半导体封装件结合以构成热电冷却封装件。可替换地，可将TEC10嵌入到半导体芯片或半导体封装件中以构成热电冷却封装件。随后将描述热电冷却封装件的各个示例实施例。
[热电冷却封装件的示例实施例]
图5A是示出根据本发明思想的示例实施例的热电冷却封装件的截面图。图5B是示出根据本发明思想的示例实施例的热电冷却封装件中的热电冷却器的冷却过程的截面图。
参照图5A，热电冷却封装件1可包括其上布置有TEC10的衬底20（以下称为“第一封装件衬底”）、安装在该第一封装件衬底20上的逻辑芯片32、以及安装在第二封装件衬底40上的多个存储器芯片42。因此，热电冷却封装件1可包括结合了TEC10的封装件上封装件80（以下称为“POP”）的结构。热电冷却封装件1还可包括散热片70用以有效地散热。
逻辑芯片32可以以面朝下状态或面朝上状态安装在第一封装件衬底20的顶面上。逻辑芯片32可通过凸块34电连接到第一封装件衬底20。逻辑芯片32可被第一模塑层36模塑。通过绝缘粘合层43将多个存储器芯片42彼此粘合并将其粘合到第二封装件衬底40的顶面。可通过接合线44将存储器芯片42电连接到第二封装件衬底40。存储器芯片42可被第二模塑层46模塑。第一封装件衬底20和第二封装件衬底40可通过焊球38彼此电连接。将至少一个第一外部端子39粘合到第一封装件衬底20的底面。至少一个第一外部端子39可将热电冷却封装件1连接到外部装置（例如图5B的参考数字90）。POP80结构可被其它类型的封装件或其它类型的半导体芯片代替，例如封装件内封装件（PIP）、封装件内系统（SIP）、芯片上系统（SOC）、板上芯片（COB）、多芯片封装件（MCP）或芯片上板（BOC）。例如可将CPU或应用程序处理器（AP）耦接到TEC10以构成热电冷却封装件1。
TEC10可包括通过第一金属层14彼此结合的P型半导体12p和N型半导体12n。每个P型半导体12p和N型半导体12n都可连接到第二金属层16。TEC10可占据第一封装件衬底20的侧边缘或沿着第一封装件衬底20的侧边缘布置，使得第二金属层16与第一封装件衬底20相邻，并使得第一金属层14连接到散热片70。为第一封装件衬底20提供金属通孔24以连接到第二金属层16，并且第二外部端子29可粘合在第一封装件衬底20的底面以与金属通孔24连接。
可将散热片70布置在TEC10上以进一步延伸到第二模塑层46上。可在第二模塑层46与散热片70之间提供热间层（TIM）60。热电冷却封装件1还可包括感测热电冷却封装件1的温度的温度传感器50。该温度传感器50可嵌入在逻辑芯片32或第一封装件衬底20内。在热电冷却封装件1中，由于热源主要是POP80，所以POP80的温度可以反映热电冷却封装件1的温度。因此，下文中将POP80的温度看作是热电冷却封装件1的温度，除非另有说明。
参照图5B，热电冷却封装件1可通过外部端子29和39电连接到板90。板90可包括存储器模块板、移动装置板、和/或计算机主板。可由通过板90施加的信号来操作热电冷却封装件1。根据热电冷却封装件1的操作而主要从POP80产生热。从POP80产生的热量可通过散热片70散出并且可对TEC10进行操作用来更有效地散热。
在一些示例实施例中，可通过将正电压施加到P型半导体12p并将负电压施加到N型半导体12n来操作TEC10。可将电压直接施加到第二金属层16或通过第二外部端子39和金属通孔24施加到第二金属层16。在施加了电压的条件下会在TEC10上方产生散热并会在TEC10下方产生吸热。因此从POP80产生的热量可顺着第一封装件衬底20传递到TEC10，并随后热量可顺着TEC10向上传递以通过散热片70散出。热量不仅可通过TEC10移动到散热片70，而且还能直接移动到散热片70以被释放。在其它示例实施例中，可将负电压施加到P型半导体12p并将正电压施加到N型半导体12n，从而会在TEC10上方吸热并会在TEC10下方产生放热。在此情况下，热量会顺着TEC10向下移动以通过金属通孔24和板90被散发。
使用TEC10冷却POP80的操作可在POP80的操作期间持续执行或按需求短时地执行，也就是根据需要短时执行。换句话说，可依照需要对POP80进行选择性操作。持续操作TEC10会使其自身成为热源从而降低冷却能力，并且/或者会由于TEC10的顶端与底端之间的温度差而引起TEC10的变形或在TEC10中引起热应力。根据示例实施例，TEC10可被短时地执行以解决上述问题。可替换地，可减小逻辑芯片32的时钟速度以冷却POP80。因此，对热电冷却封装件1的动态热管理（DTM）可采用使用TEC10的硬件方法和使用时钟速度控制的软件方法。
使用在POP80的温度增加时减小逻辑芯片32的时钟速度并在POP80的温度减小时增大逻辑芯片32的时钟速度的软件方法来执行对热电冷却封装件1的DTM。在此情况下，可改变逻辑芯片32的时钟速度（时钟频率）以降低热电冷却封装件1的性能。因此，根据本示例实施例的DTM可采用硬件方法，或采用软件方法和硬件方法的混合方法。
[DTM示例]
图5C和图5F是示出根据本发明思想的示例实施例的热电冷却封装件的温度变化的曲线图。图5D和图5G是示出对根据本发明思想的示例实施例的热电冷却封装件的热电冷却器施加的时钟频率和电压的变化的曲线图。图5E是示出根据本发明思想的示例实施例对热电冷却封装件进行的反馈温度控制方法的流程图。
参考图5B至图5D，当通过热电冷却封装件1的使用而增加了POP80的温度时，可通过硬件方法来实现动态热管理，该硬件方法包括通过施加电压来操作TEC10以减小POP80的温度（图5C）。在此情况下，可以不改变逻辑芯片32的时钟速度以保持热电冷却封装件1的性能（图5D）。如上所述，当采用硬件方法时，TEC10可接收用于短时操作的瞬态电压供应。
在一些示例实施例中，如图5E所示，由温度传感器50测量到的POP80的温度可与目标温度（或目标温度范围）进行比较（S10）。如果测量到的温度高于目标温度（或目标温度范围），则TEC10接收电压供应（S20）以操作该TEC10。如果测量到的温度低于目标温度（或测量到的温度在目标温度范围之内或以下），则通过停止电压供应来停止TEC10的操作（S30）。因此，POP80的温度可在可允许的范围之内变化（S40）。上述TEC10的短时操作可被执行一次或如图5C所示被执行多次。结果，POP80的温度可在等于或低于目标温度的温度下进行变化。目标温度是指热电冷却封装件1不会过热的最大允许温度。目标温度范围是指可正常操作热电冷却封装件1的温度范围。在其它示例实施例中，TEC10可被持续操作以抑制POP80的温度增大。如上所述，DTM可采用硬件方法，并且TEC10可被短时地或持续地操作。
参考图5F和图5G，可混合软件方法和硬件方法来执行DTM。例如，当不需要POP80的高性能时，减小逻辑芯片32的时钟速度从而在不操作TEC10的情况下降低POP80的温度（A）。当需要POP80的高性能时，TEC10可接收用于短时操作的瞬态电压供应，从而在不减小时钟速度的情况下降低POP80的温度（B）。
[DTM的其它示例]
图5H至图5O是示出对根据本发明思想的示例实施例的热电冷却封装件的热电冷却器施加的时钟频率和电压的变化的曲线图。
参考图5H，可同时执行软件方法和硬件方法。例如可减小逻辑芯片32的时钟速度并在同时对TEC10进行操作，从而迅速降低POP80的温度。可短时地执行时钟速度的减小和对TEC10的操作。
参考图5I，可将逻辑芯片32的时钟速度从最大减小到最小或中间值以降低POP80的温度。当把逻辑芯片32的时钟速度减小到中间值时，POP80的温度可能处于可允许范围内。因此，TEC10可在逻辑芯片32的时钟速度可能被减小到最小的情况下接收用于短时操作的瞬态电压以降低POP80的温度。
参考图5J，在POP80的操作期间可将逻辑芯片32的时钟速度从最大短时减小到最小或中间值，而不会很大程度降低POP80的性能。如果POP80的温度不在可允许范围内，则另外向TEC10提供电压以用于短时操作TEC10。向TEC10的这一提供电压的操作可降低POP80的温度而不会额外减小POP80的时钟速度。可替换地，即使在将逻辑芯片32的时钟速度减小到中间值的情况下TEC10也还是可以接收用于短时操作的瞬态电压供应。
参考图5K，逻辑芯片32的时钟速度的减小可以与TEC10的短时操作同时发生，这能够降低POP80的温度。在此情况下，向TEC10提供电压的时间可以比逻辑芯片32的低时钟速度持续时间更长。根据该示例实施例，可以以逻辑芯片32的时钟速度的最小波动来保持热电冷却封装件1的性能。
参考图5L，可以通过对TEC10的短时操作来冷却POP80而无需有意地减小逻辑芯片32的时钟速度。在一个示例实施例中，可能存在单个TEC10或多个TEC。例如，逻辑芯片32的时钟速度可被保持在高位状态（C）并在随后上下变化（D）。在时钟速度的波动状态D中，TEC10可接收用于短时操作的瞬态电压供应，从而在时钟速度保持高位时降低POP80的温度。在时钟速度的高位状态C中，可对TEC10进行短时操作（I）或不操作（II）。例如，如果POP80的温度增加到超过可允许范围，则对TEC10进行短时操作。可替换地，如果POP80的温度处于可允许范围内，则不操作TEC10。
参考图5M，逻辑芯片32的高时钟速度可与对TEC10的电压供应同步，从而在不有意地降低POP80的时钟速度的情况下来冷却POP80。作为一个示例实施例，当逻辑芯片32的时钟速度高时可将瞬态电压提供给TEC10，而在逻辑芯片32的时钟速度低时可以去除对TEC10的电压供应或不将电压提供给TEC10。可替换地，如果POP80的温度在可允许范围内，则即使逻辑芯片32的时钟速度高，也可以去除对TEC10的电压供应或不将电压提供给TEC10。
根据图5N，可以通过逻辑芯片32的时钟速度下降和对TEC10的短时操作来冷却POP80。可向TEC10提供不同的电压幅度。例如，在时钟速度被减小到中间值时所提供的电压幅度小于在时钟速度下降到最小时所提供的电压幅度。当逻辑芯片32的时钟速度被减小到第一中间值（mid1）时，可向TEC10提供第一电压值（on1）。当逻辑芯片32的时钟速度下降到小于第一中间值（mid1）的第二中间值（mid2）时，可向TEC10提供大于第一电压值（on1）的第二电压值（on2）。第一电压值（on1）和第二电压值（on2）可都小于在逻辑芯片32的时钟速度被减小到最小时提供到TEC10的电压值（on）。这样，电压的幅度可与时钟速度呈反比。
根据图5O，可通过对TEC10进行短时操作而不有意地降低逻辑芯片32的时钟速度来冷却POP80。可向TEC10提供不同的电压幅度。例如，在时钟速度被减小到中间值时所提供的电压幅度可以小于在时钟速度被增大到最大时所提供的电压幅度。当逻辑芯片32的时钟速度被减小到第一中间值（mid1）时，可向TEC10提供第一电压值（on1）。当逻辑芯片32的时钟速度下降到小于第一中间值（mid1）的第二中间值（mid2）时，可向TEC10提供小于第一电压值（on1）的第二电压值（on2）。第一电压值（on1）和第二电压值（on2）可都小于在逻辑芯片32的时钟速度被增大到最大时提供到TEC10的电压值（on）。这样，电压的幅度可与时钟速度呈正比。
可在热电冷却封装件1中实现DTM的示例实施例。可替换地，可将DTM的示例实施例应用于与热电冷却封装件1耦接的诸如移动电话和显示设备（例如，LCD、PDP、OLED、AMOLED等）之类的电子装置。在其它示例实施例中，DTM可被用来控制包括温度控制器在内的各种控制器的温度。
[DTM运算的示例]
图5P是示出根据本发明思想的示例实施例的DTM示例的流程图。
参考图5P，使用如下的多级温度控制来对热电冷却封装件1进行热管理。根据本发明思想的示例实施例，最小温度Tmin可以是对应于逻辑芯片32的最小时钟速度的热电冷却封装件1的温度。类似地，最大温度Tmax和中间温度Tmid可以是分别对应于逻辑芯片32的最大时钟速度和中间时钟速度的热电冷却封装件1的温度。
在操作S110中，在逻辑芯片32的最大性能水平期间来操作热电冷却封装件1。例如以逻辑芯片32的最大时钟速度来操作热电冷却封装件1。
在操作S120中，在第一次温度感测中首次测量热电冷却封装件1的温度。可通过温度传感器50来测量热电冷却封装件1的温度。在操作S120之后，可执行操作S130或操作S125，并且还可在操作S130之前执行图5E所示的反馈温度控制。
在操作S130，当热电冷却封装件1的温度T小于Tmin时，保持热电冷却封装件1的操作条件。可替换地，当T大于Tmin时，可通过短时操作TEC10和减小逻辑芯片32的时钟速度两种方式来冷却热电冷却封装件1。操作S130可被分成下述操作S131至S134。
在操作S131，当T小于Tmin时，不操作TEC10并且不改变逻辑芯片32的时钟速度。在此情况下，如操作S110中那样在逻辑芯片32的最大性能水平期间操作热电冷却封装件1。
在操作S132，当T处于Tmin到Tmid的范围内时，通过短时操作TEC10来冷却热电冷却封装件1。根据一些示例实施例，可在操作S132中保持逻辑芯片32的时钟速度以使得在逻辑芯片32的最大性能水平期间操作热电冷却封装件1。
在操作S133，当T处于Tmid到Tmax的范围内时，可短时操作TEC10并减小逻辑芯片32的时钟速度。
在操作S134，当T大于Tmax时，可短时操作TEC10并减小逻辑芯片32的时钟速度。
在操作S140中，可在第二次温度感测中测量热电冷却封装件1在经过了操作S132、S133和S134后的温度。在操作S140之后，可执行操作S150或操作S145，并且还可在操作S150之前执行图5E所示的反馈温度控制。
在操作S150，当T小于Tmin时可将热电冷却封装件1返回到操作S110。可替换地，当T大于Tmin时，可通过短时操作TEC10和降低逻辑芯片32的时钟速度两种方式来冷却热电冷却封装件1。操作S150可被分成下述操作S151至S154。
在操作S151，当T小于Tmin时不再向TEC10施加电压。在此情况下，可保持逻辑芯片32的最大时钟速度，以使得如操作S110中那样在逻辑芯片32的最大性能水平期间操作热电冷却封装件1。同时，在逻辑芯片32的时钟速度低于最大值时，可以将逻辑芯片32的时钟速度增大到最大并随即使热电冷却封装件1全速操作。
在操作S152，当T处于Tmin到Tmid的范围内时，可通过短时操作TEC10来冷却热电冷却封装件1。根据一些示例实施例，可保持逻辑芯片32的时钟速度。
在操作S153，当T处于Tmid到Tmax的范围内时，可短时操作TEC10并可降低逻辑芯片32的时钟速度。
在操作S154，当T大于Tmax时，可切断施加到热电冷却封装件1的电压。
根据一些示例实施例，可以不定义Tmid。在此情况下，可以排除操作S132和S133中的一个，并且可以排除操作S152和S153中的一个。例如，操作S130可以包括除操作S132之外的操作S131、S133和S134，并且操作S150可以包括操作S151、S153和S154而不包括操作S152。作为另一示例，操作S130可以包括除操作S133之外的操作S131、S132和S134，并且操作S150可以包括操作S151、S152和S154而不包括操作S153。
[DTM运算的另一示例]
图5Q是示出根据本发明思想的示例实施例的动态温度管理示例的流程图。
参考图5Q，如果在逻辑芯片32以最大速度全速操作期间热电冷却封装件1的温度增大到处于Tmin到Tmid的范围，则减小逻辑芯片32的时钟速度（S132a）。如果在操作S130中进行了热管理的热电冷却封装件1的温度T处于Tmin和Tmid之间，则减小逻辑芯片32的时钟速度（S152a）。根据一些实施例，可在操作S132a和S152a中通过减小逻辑芯片32的时钟速度而不操作TEC10来使热电冷却封装件1冷却。与图5P相同或类似的特征描述可适用于图5Q的示例实施例。
[热电冷却封装件的应用]
图6A和图6B是示出根据本发明思想的示例实施例的热电冷却封装件的应用示例的截面图。图6C是示出根据本发明思想的示例实施例的热电冷却封装件的示例应用的等效热力循环的截面图。
参考图6A，热电冷却封装件1可被用于诸如移动电话、便携式多媒体播放器（PMP）和/或便携式平板电脑之类的手持移动电子装置中。例如可将热电冷却封装件1安装在移动装置板90上，以将它们置于上壳102和下壳104之间。当操作POP80来执行移动电话的各种功能时，POP80运转。逻辑芯片32可包含能够运行以对热电冷却封装件1进行驱动的应用程序处理器（AP），并且至少一个存储器142包含作为逻辑芯片32的工作存储器的DRAM。当热电冷却封装件1运转时，由POP80产生的热量主要被传输到上壳102，使得上壳102变得比基准温度或目标温度更热。由于用户抓握移动电话，因此基准温度可指用户在抓握移动电话时能够舒适地忍受的最大温度（例如，大约45℃）。可通过温度传感器50来测量基准温度。例如，当由温度传感器50测量到的温度等于或高于预定值时，可预测上壳102的温度将要等于或高于基准温度。可替换地，可由粘附到上壳102的温度传感器106来测量上壳102的温度，并且/或者由粘附到下壳104的温度传感器108来测量下壳104的温度。可由传感器50、106和108中的至少一个来直接测量基准温度。可替换地，可根据稍后参考图6C描述的一些标准来设定基准温度。
如果上壳102的温度等于或高于基准温度，则将负电压施加到P型半导体12p并将正电压施加到N型半导体12n。在提供电压时可短时或持续操作TEC10。因此热量可顺着TEC10向下流动，从而上壳102的温度会变得低于基准温度。通过散热片70可以更有效地将热量从上壳102传输到TEC10。
如其它示例所示，基准温度可以是POP80和上壳102的混合温度。根据该应用所包含的示例实施例，基准温度或温度测量区域不限于特定方面。
第一封装件衬底20可包括在其上安装逻辑芯片32的第一部分和在其上安装TEC10的第二部分。第一封装件衬底20的第一部分和第二部分之间的边界可被切开以形成缝隙26并可使得将第一封装件衬底20分割成两部分。缝隙26可阻隔热量通过第一封装件衬底20流向POP80。可替换地，可以不将第一封装件衬底20分割成两部分。在此情况下，顺着TEC10向下流动的热量会主要通过金属通孔24传输到移动装置板90，从而使流向POP80的热量最小化。
参考图6B，热电冷却封装件1可与液晶显示器110结合。液晶显示器110可包括液晶显示部分112和背光单元114，并且可将热电冷却封装件1安装在液晶显示器110的背面。当热电冷却封装件1从液晶显示器110吸热时，将负电压施加到P型半导体12p并将正电压施加到N型半导体12n，从而短时地或持续地操作TEC10。因此由液晶显示器110产生的热量可主要通过TEC10传送到板90。可由热电冷却封装件1中所包含的温度传感器50或由布置在液晶显示器110中的温度传感器107来测量液晶显示器110的温度。温度传感器107可被嵌入或附接到液晶显示器110。第一封装件衬底20可包括或不包括缝隙26。本示例实施例并不限于液晶显示器110。本实施例还可被应用于诸如等离子显示面板（PDP）、有源矩阵有机发光二极管（AMOLED）、和/或无源矩阵有机发光二极管（PMOLED）之类的其它平板显示器。
参考图6C，假设安装在移动装置板90上的热电冷却封装件1被置于上壳102和下壳104之间。在一些示例实施例中，逻辑芯片32可包括温度传感器50，并且外壳102和104可不包括温度传感器。
温度传感器50可测量逻辑芯片32的内部温度TJ。可由热力循环建模来计算上壳102的表面温度TB和/或下壳104的表面温度TC。例如，上壳102的表面温度TB与逻辑芯片32的内部温度TJ之间的关系可由以下等式1给出。
[等式1]TJ=TB+RJB×PJB
其中RJB（瓦特）是温度传感器50与上壳102的表面之间的热阻，PJB（℃/瓦特）是向上壳102的表面消散的热量。
下壳104的表面温度TC与逻辑芯片32的内部温度TJ之间的关系可由以下等式2给出。
[等式2]TJ=TC+RJC×PJC
其中RJC是温度传感器50与下壳104的表面之间的热阻，PJC是向下壳104的表面消散的热。
考虑等式1和2，可通过热传递建模来测量各个部分以及逻辑芯片32的温度。换句话说，可以容易地设置电子器件中各部分的基准温度。例如，如果用移动电话的显示器来代替上壳102，则可以测量显示器的表面温度。
可根据各种基准温度来使热电冷却封装件1工作在多性能模式下。在一个示例中，可在逻辑芯片32的时钟速度被设为最大值的最大性能模式下操作热电冷却封装件1，或在逻辑芯片32的时钟速度被设为最小值的最小性能模式下操作热电冷却封装件1，或在逻辑芯片32的时钟速度被设为中间值的中间性能模式下操作热电冷却封装件1。
在一些示例实施例中，假设在最大性能模式下操作热电冷却封装件1。如果热电冷却封装件1的温度低于第一基准温度T1，则将逻辑芯片32的时钟速度保持在最大状态。反之，如果热电冷却封装件1发热并且其温度增加到大于T1，则热电冷却封装件1的操作模式可以从最大性能模式变为中间性能模式。
当在中间性能模式下操作热电冷却封装件1并且其温度低于稳定温度Ts（＜T1）时，热电冷却封装件1的操作模式可以从中间性能模式变为最大性能模式。可替换地，当热电冷却封装件1的温度处于Ts到第二基准温度T2（＞T1）的范围时，可保持热电冷却封装件1的操作状态以便可以继续中间性能模式。如果热电冷却封装件1发热并且其温度增加到大于T2，则热电冷却封装件1的操作模式可以从中间性能模式变为最小性能模式。
在热电冷却封装件1操作在最小性能模式下并且其温度低于Ts的情况下，热电冷却封装件1的操作模式可以从最小性能模式变为最大性能模式。可替换地，如果热电冷却封装件1的温度处于Ts到T2的范围，则热电冷却封装件1的操作模式可以从最小性能模式变为中间性能模式。如果热电冷却封装件1的温度处于T2到对应于逻辑芯片32的最大可允许温度TJMAX的第三基准温度T3（＞T2）的范围时，则可保持热电冷却封装件1的操作状态以便可以继续最小性能模式。如果热电冷却封装件1发热并且其温度增加到大于T3，则停止对热电冷却封装件1的施加电源。
由以下等式3至等式6来给出各个基准温度Ts、T1、T2和T3。
[等式3]Ts≤TB+RJB×PJB或TC＋RJC×PJC
[等式4]T1≥TB+RJB×PJB或TC＋RJC×PJC
[等式5]T2≤TJMAX
[等式6]T3≥TJMAX
可替换地，如果热电冷却封装件1操作在最大性能模式下并且随后其温度增加到高于T1，则可通过短时地操作TEC10来使热电冷却封装件1冷却到T1以下。在此情况下，可保持热电冷却封装件1的最大性能模式。类似地，如果操作在中间性能模式下的热电冷却封装件1发热并且随后其温度增加到处于Ts和T2之间或者增加到高于T2，则可通过短时地操作TEC10来使热电冷却封装件1冷却。因此可将热电冷却封装件1保持在中间性能模式或最大性能模式。根据示例实施例，即使热电冷却封装件1可能升温到T3以上，也无需停止向该热电冷却封装件1供电，这是因为可通过短时操作TEC10来使热电冷却封装件1冷却到T3以下。
与图6C相同或类似的特征描述也适用于本申请中所描述的示例实施例。例如，图5E的目标温度可通过等式1至6之一（例如，等式1或等式2）来给出。
“热电冷却封装件”可以狭义上指包含了TEC10和POP80的热电冷却封装件1并且广义上指包括该热电冷却封装件1的任何电子或电气设备（例如，图6A所示的移动电话或图6B所示的显示器）。因此本申请中所描述的热管理可以指对热电冷却封装件1本身的热管理或者对电子设备的热管理。
[热电冷却封装件的修改示例实施例]
图7A至图7D是示出根据本发明思想的示例实施例的热电冷却封装件的修改示例实施例的截面图。
参考图7A，热电冷却封装件2可包括与POP80结合的多个TEC。例如，可以在第一封装件衬底20的两侧边缘附近分别布置第一TEC10a和第二TEC10b。可将正电压施加到第一TEC10a的P型半导体12pa并可将负电压施加到第一TEC10a的N型半导体12na，从而释放由POP80产生的热量。类似地，可将正电压施加到第二TEC10b的P型半导体12pb并可将负电压施加到第二TEC10b的N型半导体12nb，从而释放由POP80产生的热量。因此可将POP80的温度保持在目标温度以下或者保持在目标温度范围以内。第一TEC10a可与第二TEC10b同时操作或独立于第二TEC10b操作。
参考图7B，热电冷却封装件3可包括布置在第一封装件衬底20上的第一TEC10a和布置在第二封装件衬底40上的第二TEC10b。可将第一TEC10a布置在第一封装件衬底20的左侧边缘，以主要释放由逻辑芯片32产生的热量。可将第二TEC10ba布置在第二封装件衬底40的右侧边缘附近，以主要释放由存储器芯片42产生的热量。第二封装件衬底40还可包括连接到第二TEC10b的金属通孔47。还可在第一封装件衬底20和第二封装件衬底40之间提供电连接到金属通孔47的焊球49。金属通孔47和焊球49可被用作施加到第二TEC10b的电压的传输路径。
参考图7C，热电冷却封装件4可包括不与POP80接近的TEC10。例如，POP80可被布置在板90上，并且TEC10可被布置在板90上并位于POP80外部。因此，可使通过TEC10向上或向下流动的热量或TEC10自身产生的热量被传送到POP80的现象消除或最小化。热电冷却封装件4可包括共同连接到TEC10和POP80的散热片70。从POP80产生的热量可通过散热片70消散或被传送到板90。传送到板90的热量可通过TEC10移动到散热片70而被释放。板90还可包括连接到第二金属层16的金属通孔94。金属通孔94可作为电压施加端子和/或热通路。
参考图7D，热电冷却封装件5可包括嵌入在POP80中的TEC10。第一TEC10a可与布置在其下方的存储器芯片42电绝缘。当把热电冷却封装件5连接到外壳120时，可将第一TEC10a连接到外壳120。第一TEC10a可被连接到将被施加电压的第二封装衬底40。如果将正电压施加到第一TEC10a的P型半导体12pa并将负电压施加到第一TEC10a的N型半导体12na，则第一TEC10a可从存储器芯片42吸热以将热量传导到外壳120。热电冷却封装件5还可包括嵌入在第一封装件衬底20中的第二TEC10b。可通过第一封装件衬底20向第二TEC10b施加电压。如果将负电压施加到第二TEC10b的P型半导体12pb并将正电压施加到第二TEC10b的N型半导体12nb，则第二TEC10b可从逻辑芯片32吸热以通过板90来散热。
[电子系统的示例]
图8A是示出包括了根据本发明思想的示例实施例的热电冷却封装件的存储卡示例的示意框图。图8B是示出包括了根据本发明思想的示例实施例的热电冷却封装件的信息处理系统示例的示意框图。
参考图8A，可将包括了根据上述示例实施例的半导体封装件1至5中的至少一个的半导体存储器模块1210应用于存储卡1200。在一个实施例中，存储卡1200可包括存储控制器1220，其对主机1230与半导体存储器模块1210之间的数据通信进行控制。将SRAM装置1221用作中央处理单元（CPU）1222的操作存储器。可将主机接口单元1223构成为包括将主机1230连接到存储卡1200的数据通信协议。误差检验与校正（ECC）块1224可检验并校正从半导体存储器模块1210中读取的数据的误差。存储器接口单元1225可与半导体存储器模块1210接口。中央处理单元（CPU）1222可控制存储控制器1220的整体操作。在SRAM装置1221、ECC块1224和/或CPU1222中可包括根据示例实施例的半导体封装件1至5的至少一个。主控制器1240可控制上述操作。主控制器1240可包括根据示例实施例的半导体封装件1至5的至少一个。可替换地，主控制器1240可使用如图5C至图5O所示的DTM方法来对SRAM装置1221、ECC块1224和/或CPU1222进行控制。
参考图8B，信息处理系统1300可包括具有根据上述本发明思想实施例的半导体封装件1至5中的至少一个的存储器系统1310。信息处理系统1300可包括移动系统、计算机等。在一个实施例中，信息处理系统1300可包括存储器系统1310、调制解调器（MODEM）1320、中央处理单元（CPU）1330、随机访问存储器（RAM）装置1340和用户接口单元1350，它们通过数据总线1360彼此通信。存储器系统1310可包括存储器模块1311和存储控制器1312。存储器系统1310可具有与图8A所示的存储卡1200基本相同的构造。存储器系统1310可存储由CPU1330处理的数据或从外部系统发来的数据。信息处理系统1300可被用于存储卡、固态盘、相机图像传感器或应用芯片集。在一些实施例中，存储器系统1310可被实现为固态驱动器（SSD）。在此情况下，信息处理系统1300可稳定可靠地将大量数据存储在存储器系统1310中。
根据本发明思想，由于使用的热电冷却器，所以能够快速冷却半导体芯片或半导体封装件。另外，由于可以无需改变半导体芯片的时钟速度，因此能够将半导体芯片保持在其高性能。
尽管参照示例实施例描述了本发明思想，然而本领域技术人员将会理解，可以在不脱离本发明思想精神和范围的情况下作出各种改变和修改。因此，应当理解上述实施例并非限制性的而仅仅是说明性的。因而，本发明思想的范围由所附权利要求及其等同形式的可允许的最宽泛解释来确定，而不应被限定或局限为前述具体实施例的描述。

Claims (77)

1.一种用于管理器件温度的方法，其中所述器件包括：第一板，其包含第一区域和不与所述第一区域重叠的第二区域；热电半导体，其布置在所述第一板的第一区域，所述第一板构造为将电压提供给所述热电半导体；封装件，其布置在所述第一板的第二区域；以及第二板，其中所述热电半导体布置在所述第二板上，所述第一区域与所述第二区域通过形成在所述第一板中的缝隙来分隔开，并且在将电压提供给所述热电半导体时在所述热电半导体内产生热量传递，
所述方法包括步骤：
确定包括电路的封装件的温度；以及
根据所确定的温度来操作热电半导体，以调节所述封装件的温度。
2.根据权利要求1所述的方法，其中所述温度是包括电路的所述封装件的温度，并且包括电路的所述封装件的温度是第一测量温度，
其中，确定所述第一测量温度的步骤包括确定包括电路的所述封装件的第一测量温度，所述电路是逻辑芯片和存储器单元当中的至少一个，并且
其中，根据所确定的温度来操作热电半导体的步骤包括如果所述封装件的第一测量温度大于第一目标温度，则对所述封装件进行热管理，所述热管理包括将电压提供到所述热电半导体，以将所述封装件所产生的热量从该封装件传递出去，并且
所述方法还包括：
确定所述封装件的第二测量温度；以及
如果所述第二测量温度低于所述第一目标温度，则停止对所述封装件进行热管理。
3.根据权利要求2所述的方法，其中所述热管理还包括减小所述电路的操作频率。
4.根据权利要求3所述的方法，其中提供电压以及减小操作频率的步骤是在相同的时间执行的。
5.根据权利要求3所述的方法，其中对所述封装件进行热管理在第一模式和第二模式下是可操作的，
其中，如果所述第一测量温度大于第一目标温度，则在所述第一模式下对所述封装件进行热管理，在所述第一模式中，减小所述电路的操作频率，或者将电压提供到所述热电半导体以将热量从所述封装件传递出去，并且
其中，如果所述第一测量温度大于一个比所述第一目标温度更大的第二目标温度，则在所述第二模式下对所述封装件进行热管理，在所述第二模式中，减小所述电路的操作频率，并且将电压提供到所述热电半导体以将热量从所述封装件传递出去。
6.根据权利要求1所述的方法，其中反复接通和关断所述热电半导体。
7.根据权利要求1所述的方法，其中所述热电半导体接收多个瞬态电压信号。
8.根据权利要求1所述的方法，还包括操作所述电路的步骤，其中操作热电半导体的步骤与操作电路的步骤同步执行。
9.根据权利要求1所述的方法，其中操作热电半导体的步骤包括向该热电半导体提供多个电压值。
10.根据权利要求1所述的方法，还包括以多个频率值操作所述电路的步骤。
11.根据权利要求2所述的方法，其中首先从所述封装件输出热量，第二步经过所述器件的第一平面热传递部件将热量以实质水平的方向传递，第三步通过所述热电半导体将热量以实质竖直的方向传递，以及随后经过所述器件的第二平面热传递部件将热量以实质水平的方向传递。
12.根据权利要求11所述的方法，其中所述第一平面热传递部件是第一衬底，并且所述第二平面热传递部件是第二衬底。
13.根据权利要求2所述的方法，其中首先从所述封装件输出热量，第二步经过所述器件的第二平面热传递部件将热量以实质水平的方向传递，第三步通过所述热电半导体将热量以实质竖直的方向传递，以及随后经过所述器件的第一平面热传递部件将热量以实质水平的方向传递。
14.根据权利要求13所述的方法，其中所述第一平面热传递部件是第一衬底，并且所述第二平面热传递部件是第二衬底。
15.根据权利要求2所述的方法，其中在开环路径中传递热量，所述开环路径是从所述器件下半部包含所述电路的第一部分到所述器件的上半部，再返回到所述器件下半部的第二部分，其中所述第一部分和所述第二部分不重叠。
16.根据权利要求15所述的方法，其中所述器件被置于手持移动设备内部。
17.根据权利要求1所述的方法，其中所述温度是包括电路的所述封装件的温度，并且所述封装件是热电冷却封装件，
其中，确定所述温度的步骤包括确定具有热电冷却器和所述电路的所述热电冷却封装件的温度，所述电路是逻辑芯片和存储器单元当中的至少一个，并且
其中操作热电半导体的步骤包括根据所述热电冷却封装件的所确定的温度来确定所述热电冷却封装件的多个运行模式中的一个。
18.根据权利要求1所述的方法，其中所述温度是包括电路的所述封装件的温度，所述电路是逻辑芯片和存储器单元当中的至少一个，并且所述温度是第一温度，
其中，确定温度的步骤包括第一次感测所述器件的封装件的第一温度，并且
根据所确定的温度来操作热电半导体的步骤包括第一次温度管理，该第一次温度管理包括：
如果所述第一温度低于最小温度，则不操作所述热电半导体，并且保持所述电路的第一频率；
如果所述第一温度高于所述最小温度并低于中间温度，则不操作所述热电半导体，并减小所述电路的第一频率；以及
如果所述第一温度高于所述中间温度并低于最大温度，则操作所述热电半导体，并减小所述电路的第一频率。
19.根据权利要求18所述的方法，其中所述第一次温度管理还包括：如果所述第一温度高于所述最大温度，则操作所述热电半导体，并减小所述电路的第一频率。
20.根据权利要求19所述的方法，还包括：
第二次感测所述封装件的第二温度；以及
第二次温度管理，其包括如果所述第二温度大于所述最大温度，则切断所述电路。
21.根据权利要求20所述的方法，其中所述第二次温度管理还包括：
如果所述第二温度低于所述最小温度，则不操作所述热电半导体，保持所述电路的第二频率，并且重复所述第一次温度管理；
如果所述第二温度高于所述最小温度并低于所述中间温度，则不操作所述热电半导体，减小所述电路的第二频率，并且重复所述第一次温度管理；以及
如果所述第二温度高于所述中间温度并低于所述最大温度，则操作所述热电半导体，减小所述电路的第二频率，并且重复所述第一次温度管理，并且
其中所述第二频率基于所述第一次温度管理，从而所述第二频率是被保持的第一频率和被减小的第一频率之一。
22.根据权利要求21所述的方法，其中在所述第二次温度管理之前执行所述第一次温度管理。
23.根据权利要求1所述的方法，其中所述温度是包括电路的所述封装件的温度，并且所述电路是逻辑芯片，并且
其中操作所述热电半导体的步骤包括反复接通和关断所述热电半导体，以将热量从所述封装件传递出去。
24.根据权利要求23所述的方法，其中所述反复接通和关断所述热电半导体的步骤包括提供多个瞬态电压信号。
25.根据权利要求24所述的方法，其中在反复接通和关断所述热电半导体期间不改变所述逻辑芯片的时钟速度。
26.根据权利要求1所述的方法，还包括步骤:
对布置在所述封装件中的逻辑芯片进行操作，
其中所述温度是包括电路的所述封装件的温度，所述电路是逻辑芯片，并且所述温度是第一温度，
其中根据所确定的温度来操作热电半导体的步骤包括：
将通过传感器测量到的所述封装件的所述第一温度与目标温度进行比较；
如果所述第一温度低于所述目标温度，则执行第一操作，该第一操作是不将电压信号提供给所述热电半导体，从而关断所述热电半导体；并且
如果所述第一温度高于所述目标温度，则执行第二操作，该第二操作是将电压信号提供给所述热电半导体，从而接通所述热电半导体。
27.根据权利要求26所述的方法，其中重复进行所述比较步骤、所述执行第一操作的步骤以及所述执行第二操作的步骤。
28.根据权利要求24所述的方法，其中所述逻辑芯片在第一性能水平和高于所述第一性能水平的第二性能水平上是可操作的，
其中在所述第一性能水平，所述逻辑芯片以第一时钟速度和第二时钟速度交替操作，并且所述热电半导体关闭，并且
其中在所述第二性能水平，所述逻辑芯片以第二时钟速度固定操作，并且执行反复接通和关断所述热电半导体。
29.根据权利要求24所述的方法，其中操作所述逻辑芯片包括以第一时钟速度和低于所述第一时钟速度的第二时钟速度交替操作所述逻辑芯片，并且
其中反复接通和关断的步骤还包括：
在所述逻辑芯片处于所述第二时钟速度时接通所述热电半导体，以及
在所述逻辑芯片处于所述第一时钟速度时关断所述热电半导体。
30.根据权利要求24所述的方法，其中所述逻辑芯片在多个时钟速度下是可操作的，所述多个时钟速度包括最大时钟速度、最小时钟速度、以及介于所述最大时钟速度和所述最小时钟速度之间的中间时钟速度，并且
反复接通和关断的步骤还包括当所述逻辑芯片处于所述最小时钟速度时接通所述热电半导体。
31.根据权利要求30所述的方法，其中反复接通和关断的步骤还包括当所述逻辑芯片处于所述最大时钟速度或所述中间时钟速度时关断所述热电半导体。
32.根据权利要求30所述的方法，其中反复接通和关断的步骤还包括当所述逻辑芯片处于所述中间时钟速度时接通所述热电半导体。
33.根据权利要求32所述的方法，其中反复接通和关断的步骤还包括当所述逻辑芯片处于所述最大时钟速度时关断所述热电半导体。
34.根据权利要求24所述的方法，其中所述逻辑芯片在多个时钟速度下是可操作的，所述多个时钟速度包括第一时钟速度和低于所述第一时钟速度的第二时钟速度，并且
其中，反复接通和关断的步骤还包括当所述逻辑芯片的时钟速度从所述第一时钟速度变为所述第二时钟速度时接通所述热电半导体。
35.根据权利要求34所述的方法，其中接通所述热电半导体的持续时间为第一时间段，并且以第二时钟速度操作所述逻辑芯片的持续时间为第二时间段，所述第二时间段小于所述第一时间段。
36.根据权利要求24所述的方法，其中操作所述逻辑芯片包括：
以第一时钟速度对所述逻辑芯片进行第一操作；以及
以所述第一时钟速度和低于所述第一时钟速度的第二时钟速度交替地对所述逻辑芯片进行第二操作。
37.根据权利要求36所述的方法，还包括在对所述逻辑芯片进行所述第一操作期间将所述热电半导体保持在关断状态，并且
其中在对所述逻辑芯片进行所述第二操作期间执行反复接通和关断的步骤。
38.根据权利要求24所述的方法，其中所述逻辑芯片在多个时钟速度下是可操作的，所述多个时钟速度包括第一时钟速度和低于所述第一时钟速度的第二时钟速度，并且
其中，反复接通和关断的步骤分别与以所述第一时钟速度和所述第二时钟速度操作所述逻辑芯片的步骤同步执行。
39.根据权利要求24所述的方法，其中反复接通和关断的步骤还包括：
提供接通所述热电半导体的多个第一电压值；
提供低于所述多个第一电压值并关断所述热电半导体的多个第二电压值；以及
提供高于所述多个第一电压值并接通所述热电半导体的多个第三电压值。
40.根据权利要求24所述的方法，其中所述逻辑芯片在多个时钟速度下是可操作的，并且
其中反复接通和关断所述热电半导体的步骤还包括向所述热电半导体提供与所述多个时钟速度呈反比的多个电压值。
41.根据权利要求24所述的方法，其中向所述热电半导体提供与所述逻辑芯片的时钟速度水平呈正比的多个电压信号。
42.根据权利要求41所述的方法，其中当所述逻辑芯片以最小时钟速度操作时关断所述热电半导体，并且当所述逻辑芯片以最大时钟速度操作时接通所述热电半导体。
43.一种用于管理器件温度的方法，所述方法包括步骤：
确定包括电路的封装件的温度；以及
根据所确定的温度来操作热电半导体，以调节所述封装件的温度，
其中所述温度是包括电路的所述封装件的温度，所述电路是逻辑芯片和存储器单元当中的至少一个，并且包括电路的所述封装件的温度是第一温度，
其中，确定温度的步骤包括第一次感测所述器件的封装件的第一温度，并且
根据所确定的温度来操作热电半导体的步骤包括第一次温度管理，该第一次温度管理包括：
如果所述第一温度低于最小温度，则不操作所述热电半导体，并且保持所述电路的第一频率；
如果所述第一温度高于所述最小温度并低于中间温度，则操作所述热电半导体，并保持所述电路的第一频率；以及
如果所述第一温度高于所述中间温度并低于最大温度，则操作所述热电半导体，并减小所述电路的第一频率。
44.根据权利要求43所述的方法，其中通过接收多个脉冲波来操作所述热电半导体，从而反复接通和关断所述热电半导体。
45.根据权利要求43所述的方法，其中如果所述第一温度高于所述最大温度，则操作所述热电半导体，并减小所述电路的第一频率。
46.根据权利要求45所述的方法，还包括：
第二次感测所述封装件的第二温度；以及
第二次温度管理，其包括如果所述第二温度大于所述最大温度，则切断所述电路。
47.根据权利要求46所述的方法，其中所述第二次温度管理还包括：
如果所述第二温度低于所述最小温度，则不操作所述热电半导体，保持所述电路的第二频率，并且重复所述第一次温度管理；
如果所述第二温度高于所述最小温度并低于所述中间温度，则操作所述热电半导体，保持所述电路的第二频率，并且重复所述第一次温度管理；以及
如果所述第二温度高于所述中间温度并低于所述最大温度，则操作所述热电半导体，减小所述电路的第二频率，并且重复所述第一次温度管理，并且
其中所述第二频率基于所述第一次温度管理，从而所述第二频率是被保持的第一频率和被减小的第一频率之一。
48.根据权利要求47所述的方法，其中如果所述第一温度低于所述中间温度，则所述第二频率是被保持的第一频率，
其中如果所述第一温度高于所述中间温度，则所述第二频率是被减小的第一频率。
49.根据权利要求47所述的方法，其中在所述第二次温度管理之前执行所述第一次温度管理。
50.根据权利要求48所述的方法，其中所述电路的频率是所述电路的时钟速度。
51.根据权利要求49所述的方法，还包括在所述第一次温度管理之前以最大频率对所述电路进行初始操作。
52.根据权利要求51所述的方法，其中如果所述第二温度低于所述最小温度，则在所述第一次温度管理之前以最大频率对所述电路进行初始操作。
53.根据权利要求43所述的方法，在所述第一次温度管理之前还包括：
比较所述第一温度与目标温度；
如果所述第一温度低于所述目标温度，则通过不将电压提供给所述热电半导体，从而不对所述热电半导体进行操作；并且
如果所述第一温度高于所述目标温度，则通过将电压提供给所述热电半导体，从而操作所述热电半导体。
54.根据权利要求46所述的方法，在所述第二次感测之后并在所述第二次温度管理之前还包括：
比较所述第二温度与目标温度；
如果所述第二温度低于所述目标温度，则通过不将电压提供给所述热电半导体，从而不对所述热电半导体进行操作；并且
如果所述第一温度高于所述目标温度，则通过将电压提供给所述热电半导体，从而操作所述热电半导体。
55.一种用于管理器件温度的方法，所述方法包括步骤：
确定包括电路的封装件的温度；以及
根据所确定的温度来操作热电半导体，以调节所述封装件的温度，
其中所述温度是包括电路的所述封装件的温度，并且所述封装件是热电冷却封装件，
其中确定所述温度的步骤包括确定具有热电冷却器和所述电路的所述热电冷却封装件的温度，所述电路是逻辑芯片和存储器单元当中的至少一个，
其中操作热电半导体的步骤包括根据所述热电冷却封装件的所确定的温度来确定所述热电冷却封装件的多个运行模式中的一个,
其中所述热电冷却封装件的所述多个运行模式包括高性能模式、中间性能模式和低性能模式，并且
其中对应于所述高性能模式、中间性能模式以及低性能模式以高时钟速度、中间时钟速度和低时钟速度来进行所述电路的操作。
56.根据权利要求55所述的方法，其中如果在所述高性能模式进行所述热电冷却封装件的操作并且所确定的温度高于第一温度，则短时地操作所述热电冷却器以降低所述热电冷却封装件的温度。
57.根据权利要求56所述的方法，其中如果在所述中间性能模式进行所述热电冷却封装件的操作并且所确定的温度在恒定温度与第二温度之间或者大于所述第二温度，则短时地操作所述热电冷却器以降低所述热电冷却封装件的温度。
58.根据权利要求57所述的方法，其中如果所确定的温度大于所述第二温度，则在所述低性能模式操作所述热电冷却封装件，并短时地操作所述热电冷却器以降低所述热电冷却封装件的温度。
59.根据权利要求58所述的方法，其中第三温度大于所述第二温度，并且如果所确定的温度在所述第二温度与所述第三温度之间，则在所述低性能模式操作所述热电冷却封装件，并短时地操作所述热电冷却器以降低所述热电冷却封装件的温度。
60.根据权利要求59所述的方法，其中如果所确定的温度高于所述第三温度，则不向所述热电冷却封装件供电，并短时地操作所述热电冷却器以降低所述热电冷却封装件的温度。
61.一种热电冷却封装件，包括：
第一板，其包含第一区域和不与所述第一区域重叠的第二区域；
热电半导体，其布置在所述第一板的第一区域，所述第一板构造为将电压提供给所述热电半导体；
封装件，其布置在所述第一板的第二区域；以及
第二板，
其中所述热电半导体布置在所述第二板上，
其中所述第一区域与所述第二区域通过形成在所述第一板中的缝隙来分隔开，并且
其中在将电压提供给所述热电半导体时在所述热电半导体内产生热量传递。
62.根据权利要求61所述的热电冷却封装件，其中由所述封装件产生的热量从所述封装件传递到所述第一板、从所述第一板传递到所述热电半导体、并从所述热电半导体传递到所述第二板。
63.根据权利要求61所述的热电冷却封装件，还包括与所述第二板相邻布置的散热片。
64.根据权利要求61所述的热电冷却封装件，其中将热量传递出所述封装件、实质水平地穿过所述第一板、实质竖直地经过所述热电半导体并实质水平地穿过所述第二板。
65.根据权利要求61所述的热电冷却封装件，其中热量实质沿一个开环路径传递，该开环路径是从第一板的第二区域处的封装件到第一板的第一区域，再从第一板的第一区域到所述热电冷却封装件的上半部。
66.根据权利要求61所述的热电冷却封装件，还包括控制器，其控制对所述热电半导体的电压供应，从而如果所述封装件的温度高于目标温度，则提供电压，并且如果所述封装件的温度低于目标温度，则不提供电压。
67.根据权利要求61所述的热电冷却封装件，其中热量实质沿一个开环路径传递，所述开环路径是从所述热电冷却封装件下半部中包含所述封装件的第一部分到所述热电冷却封装件的上半部，再从所述热电冷却封装件的上半部到所述热电冷却封装件下半部的不与所述第一部分重叠的第二部分。
68.根据权利要求61所述的热电冷却封装件，还包括温度传感器，其检测所述封装件的温度，并且基于检测到的温度来将电压提供给所述热电半导体。
69.根据权利要求68所述的热电冷却封装件，其中所述温度传感器布置在所述封装件内部。
70.根据权利要求68所述的热电冷却封装件，其中所述温度传感器布置在所述第二板内部或布置在所述第二板上。
71.根据权利要求68所述的热电冷却封装件，其中所述温度传感器布置在所述第一板内部或布置在所述第一板上。
72.根据权利要求61所述的热电冷却封装件，其中所述封装件是逻辑封装件，并且所述热电半导体是热电冷却器，该热电冷却器包括：
第一封装件和第二封装件；
布置在所述第一封装件的衬底上的第一热电冷却器；和
布置在所述第二封装件的衬底上的第二热电冷却器。
73.一种手持移动装置，包括权利要求61所述的热电冷却封装件，并且还包括：
显示器面板，
其中所述显示器面板布置为与所述热电冷却封装件相邻。
74.根据权利要求73所述的手持移动装置，其中温度传感器布置在所述显示器面板内部或布置在所述显示器面板上。
75.根据权利要求73所述的手持移动装置，其中所述显示器面板是液晶显示器面板和有机发光二极管显示器当中之一。
76.根据权利要求75所述的手持移动装置，其中所述有机发光二极管显示器是有源矩阵有机发光二极管显示器。
77.根据权利要求73所述的手持移动装置，其中反复接通和关断所述热电半导体。
CN201210511142.5A 2011-12-01 2012-12-03 热电冷却封装件及其热管理方法 Active CN103137577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0127818 2011-12-01
KR1020110127818A KR101928005B1 (ko) 2011-12-01 2011-12-01 열전 냉각 패키지 및 이의 열관리 방법

Publications (2)

Publication Number Publication Date
CN103137577A CN103137577A (zh) 2013-06-05
CN103137577B true CN103137577B (zh) 2017-07-21

Family

ID=48497199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210511142.5A Active CN103137577B (zh) 2011-12-01 2012-12-03 热电冷却封装件及其热管理方法

Country Status (4)

Country Link
US (3) US9228763B2 (zh)
JP (1) JP6275376B2 (zh)
KR (1) KR101928005B1 (zh)
CN (1) CN103137577B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112016001796A2 (pt) * 2013-07-30 2017-08-01 Harman Becker Automotive Systems Gmbh módulo eletrônico
US9748228B2 (en) 2013-08-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for cooling three-dimensional integrated circuits
US9093573B2 (en) 2013-09-09 2015-07-28 Semiconductor Components Industries, Llc Image sensor including temperature sensor and electronic shutter function
US9574951B2 (en) 2013-09-09 2017-02-21 Semiconductor Components Industries, Llc Image sensor including temperature sensor and electronic shutter function
US20150075186A1 (en) * 2013-09-18 2015-03-19 Qualcomm Incorporated Method of and an apparatus for maintaining constant phone skin temperature with a thermoelectric cooler and increasing allowable power/performance limit for die in a mobile segment
CN104602484B (zh) * 2013-10-31 2017-04-26 展讯通信（上海）有限公司 便携式设备及其散热装置
DE102013223847A1 (de) * 2013-11-21 2015-05-21 Robert Bosch Gmbh Trägersubstrat für einen thermoelektrischen Generator und elektrische Schaltung
US9847272B2 (en) * 2013-12-23 2017-12-19 Globalfoundries Singapore Pte. Ltd. Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
TWM480762U (zh) * 2014-03-12 2014-06-21 Chroma Ate Inc 具散熱模組之堆疊封裝構造測試裝置
WO2015188180A1 (en) * 2014-06-06 2015-12-10 Phononic Devices, Inc. High-efficiency power conversion architecture for driving a thermoelectric cooler in energy conscious applications
WO2016014569A1 (en) * 2014-07-21 2016-01-28 Phononic Devices, Inc. Systems and methods for mitigating heat rejection limitations of a thermoelectric module
CN104980534B (zh) * 2014-09-17 2018-01-19 广东欧珀移动通信有限公司 一种移动终端的外壳温度调整装置及方法
KR102246470B1 (ko) * 2014-09-25 2021-05-03 한국전자통신연구원 송수신 모듈 및 그를 포함하는 통신 장치
JP6859257B2 (ja) * 2014-10-09 2021-04-14 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
FR3030734B1 (fr) * 2014-12-19 2017-01-27 Commissariat Energie Atomique Capteur differentiel de temperature.
US9699883B2 (en) * 2015-01-08 2017-07-04 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal switches for active heat flux alteration
US9688453B2 (en) 2015-02-09 2017-06-27 Cisco Technology, Inc. Heat dissipation in hermetically-sealed packaged devices
KR102266263B1 (ko) * 2015-05-07 2021-06-17 삼성전자주식회사 디스플레이장치
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
AU2016297656B2 (en) 2015-07-23 2021-10-21 Cepheid Thermal control device and methods of use
US9817454B2 (en) * 2015-10-15 2017-11-14 Mediatek Inc. Apparatus and method for dynamic thermal management of integrated circuit
JP6565632B2 (ja) * 2015-11-24 2019-08-28 富士通株式会社 電子機器、表面温度計算方法および表面温度計算プログラム
US10658624B2 (en) * 2015-12-10 2020-05-19 Intel Corporation Electronic device having an organic light emitting display
CN107180805B (zh) * 2016-03-10 2020-11-13 联芯科技有限公司 芯片封装结构
US11737362B2 (en) 2016-04-01 2023-08-22 Intel Corporation Harvesting energy in an integrated circuit using the seebeck effect
JPWO2018025933A1 (ja) * 2016-08-02 2019-06-06 デンカ株式会社 電気回路装置の放熱構造
KR20180048195A (ko) * 2016-10-31 2018-05-10 주식회사 테그웨이 피드백 디바이스 및 이를 이용하는 열적 피드백 제공 방법
KR20180055635A (ko) * 2016-11-14 2018-05-25 삼성전자주식회사 반도체 모듈
KR20180088193A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 적응적 열 저항 및 열 용량을 사용하는 열 관리 장치 및 방법
KR102652928B1 (ko) * 2017-02-06 2024-03-29 엘지이노텍 주식회사 열전 소자
KR102325564B1 (ko) 2017-03-08 2021-11-12 삼성전자주식회사 전자 장치의 동적 열 관리 방법
KR102282155B1 (ko) * 2017-03-14 2021-07-27 엘지전자 주식회사 냉장고
KR102274676B1 (ko) 2017-03-14 2021-07-08 엘지전자 주식회사 냉장고
US11616185B2 (en) * 2017-06-01 2023-03-28 Qualcomm Incorporated Energy harvesting device for electronic devices
US10210912B2 (en) * 2017-06-09 2019-02-19 Advanced Micro Devices, Inc. Integrated thermoelectric cooler for three-dimensional stacked DRAM and temperature-inverted cores
US10924113B2 (en) 2017-08-17 2021-02-16 Western Digital Technologies, Inc. Dynamic calibration of frequency and power storage interface
US10504816B2 (en) 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
US10586138B2 (en) * 2017-11-02 2020-03-10 International Business Machines Corporation Dynamic thermoelectric quick response code branding
US10424527B2 (en) * 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
KR102036023B1 (ko) * 2018-02-02 2019-10-24 주식회사 에스랩 셀 단위 매트릭스 타입의 열전모듈 구동방법
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
JP2021073403A (ja) * 2018-03-05 2021-05-13 パナソニックＩｐマネジメント株式会社 放熱装置および発電装置
KR102492530B1 (ko) 2018-03-13 2023-01-31 삼성전자주식회사 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
KR102649565B1 (ko) 2018-06-01 2024-03-19 삼성전자주식회사 열전 재료, 및 이를 포함하는 열전 소자 및 전자 소자
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
JP7217401B2 (ja) * 2018-08-08 2023-02-03 パナソニックＩｐマネジメント株式会社 発熱量測定方法および発熱量測定装置
US11756856B2 (en) * 2018-10-02 2023-09-12 Intel Corporation Package architecture including thermoelectric cooler structures
US11121125B2 (en) 2018-12-12 2021-09-14 Micron Technology, Inc. Thermal chamber for a thermal control component
US20200194650A1 (en) * 2018-12-12 2020-06-18 Micron Technology, Inc. Dual thermoelectric component apparatus with thermal transfer component
US20200312741A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Thermoelectric cooler to enhance thermal-mechanical package performance
US10694638B1 (en) * 2019-05-16 2020-06-23 Nanning Fugui Precision Industrial Co., Ltd. Electronic device with heat dissipation modules
CN110166013B (zh) * 2019-06-20 2024-05-14 杭州左蓝微电子技术有限公司 一种声波器件及其制备方法、温度控制方法
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US20210043543A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
US11600760B2 (en) * 2019-11-26 2023-03-07 Northrop Grumman Systems Corporation Cooler device with aluminum oxide insulators
US11493550B2 (en) 2019-12-11 2022-11-08 Micron Technology, Inc. Standalone thermal chamber for a temperature control component
KR20210136651A (ko) 2020-05-08 2021-11-17 삼성전자주식회사 반도체 패키지 및 이를 포함한 전자 장치
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
JP2022013376A (ja) * 2020-07-03 2022-01-18 株式会社Kelk 熱電発電モジュール
US20200363104A1 (en) * 2020-07-31 2020-11-19 Intel Corporation Thermoelectric cooling system with sub-ambient cooling and condensation control for a computing device
CN112197460A (zh) * 2020-10-30 2021-01-08 深圳市太维新材料科技有限公司 封装式散热设备
KR20220071399A (ko) * 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈
US20220199482A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Tec-embedded dummy die to cool the bottom die edge hotspot
KR20220108627A (ko) * 2021-01-27 2022-08-03 삼성전자주식회사 열전 소자를 구비한 수직형 비휘발성 메모리 소자, 그 메모리 소자를 구비한 반도체 패키지, 및 그 메모리 소자의 방열 방법
TWI767751B (zh) * 2021-01-29 2022-06-11 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US12009282B2 (en) * 2021-03-11 2024-06-11 Meiko Electronics Co., Ltd. Memory device and memory device module
KR20220130444A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 다층 열전 모듈 및 이의 제조방법
TW202301073A (zh) * 2021-06-29 2023-01-01 十銓科技股份有限公司 具主動式散熱之儲存裝置
CN113923938B (zh) * 2021-09-06 2023-03-24 联想(北京)有限公司 电子设备
US20230376221A1 (en) * 2022-05-17 2023-11-23 Western Digital Technologies, Inc. Accelerated Cooling in Storage Devices
US20240032425A1 (en) * 2022-07-20 2024-01-25 University Of Malta Multilevel thermoelectric cooling stack with thermal guard rings
KR20240020547A (ko) 2022-08-08 2024-02-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345507B1 (en) * 2000-09-29 2002-02-12 Electrografics International Corporation Compact thermoelectric cooling system
CN2831423Y (zh) * 2005-09-13 2006-10-25 中兴通讯股份有限公司 大规模集成芯片的有源散热装置
CN1934701A (zh) * 2004-03-19 2007-03-21 索尼计算机娱乐公司 电路的发热控制方法、装置和系统
CN102082133A (zh) * 2009-11-30 2011-06-01 华为技术有限公司 一种温控散热装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032897A (en) 1990-02-28 1991-07-16 International Business Machines Corp. Integrated thermoelectric cooling
JPH04196395A (ja) 1990-11-28 1992-07-16 Hitachi Ltd 冷却装置を備えた電子計算機
KR920010398B1 (ko) * 1990-12-31 1992-11-27 주식회사 금성사 압착 회전식 세탁기의 자석식 압착판 개폐장치
JP2986381B2 (ja) * 1994-08-16 1999-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション 電子チップ温度制御装置及び方法
JPH1032290A (ja) * 1996-07-15 1998-02-03 Oki Electric Ind Co Ltd 電子冷却構造
JP3036484B2 (ja) 1997-09-29 2000-04-24 日本電気株式会社 半導体装置とその製造方法
US6196002B1 (en) 1999-06-24 2001-03-06 Advanced Micro Devices, Inc. Ball grid array package having thermoelectric cooler
JP2002076219A (ja) * 2000-08-29 2002-03-15 Morix Co Ltd Ｃｐｕの温度制御装置および温度制御方法
US6588217B2 (en) * 2000-12-11 2003-07-08 International Business Machines Corporation Thermoelectric spot coolers for RF and microwave communication integrated circuits
KR100716865B1 (ko) 2001-07-28 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2003188062A (ja) 2001-12-18 2003-07-04 Nec Yonezawa Ltd 半導体集積回路の温度管理回路
US6957352B2 (en) 2002-03-15 2005-10-18 Intel Corporation Processor temperature control interface
JP3485558B1 (ja) 2002-05-28 2004-01-13 沖電気工業株式会社 半導体集積回路
US6945054B1 (en) * 2002-10-04 2005-09-20 Richard S. Norman Method and apparatus for cooling microelectronic complexes including multiple discrete functional modules
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
US6711904B1 (en) * 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
JP4391351B2 (ja) * 2004-07-29 2009-12-24 古河電気工業株式会社 冷却装置
US20050257532A1 (en) 2004-03-11 2005-11-24 Masami Ikeda Module for cooling semiconductor device
JP3756168B2 (ja) * 2004-03-19 2006-03-15 株式会社ソニー・コンピュータエンタテインメント 回路の発熱制御方法、装置およびシステム
JP2005311230A (ja) * 2004-04-26 2005-11-04 Murata Mfg Co Ltd 回路モジュールおよびこの回路モジュールを用いた回路装置
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
WO2006067838A1 (ja) * 2004-12-21 2006-06-29 Advantest Corporation ペルチェ素子駆動方法および回路、ペルチェモジュールの取付構造ならびに電子部品ハンドリング装置
JP4678529B2 (ja) * 2006-01-11 2011-04-27 ヤマハ株式会社 温度制御装置
US7586125B2 (en) 2006-02-20 2009-09-08 Industrial Technology Research Institute Light emitting diode package structure and fabricating method thereof
US7915081B2 (en) 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
US7603205B2 (en) 2006-08-22 2009-10-13 Brilliant Telecommmunications, Inc. Apparatus and method for thermal stabilization of PCB-mounted electronic components within an enclosed housing
JP2008153393A (ja) 2006-12-15 2008-07-03 Sharp Corp Ｉｃチップ実装パッケージ
US20080264464A1 (en) * 2007-01-11 2008-10-30 Nextreme Thermal Solutions, Inc. Temperature Control Including Integrated Thermoelectric Sensing and Heat Pumping Devices and Related Methods and Systems
US8209989B2 (en) * 2007-03-30 2012-07-03 Intel Corporation Microarchitecture control for thermoelectric cooling
JP4946615B2 (ja) 2007-05-10 2012-06-06 アイシン精機株式会社 光送信装置
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
KR20100000439A (ko) 2008-06-25 2010-01-06 앰코 테크놀로지 코리아 주식회사 열전소자를 이용한 반도체 패키지
TWI405361B (zh) * 2008-12-31 2013-08-11 Ind Tech Res Inst 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
US20100207573A1 (en) * 2009-02-11 2010-08-19 Anthony Mo Thermoelectric feedback circuit
KR101589441B1 (ko) 2009-08-07 2016-01-28 삼성전자주식회사 반도체 모듈
TWI407545B (zh) 2009-08-19 2013-09-01 Ind Tech Res Inst 整合熱電元件與晶片的封裝體
KR100984112B1 (ko) * 2010-01-13 2010-09-28 한국기계연구원 수평형 박막 열전모듈의 제조방법 및 이를 이용한 발열소자 패키지
US8649179B2 (en) * 2011-02-05 2014-02-11 Laird Technologies, Inc. Circuit assemblies including thermoelectric modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345507B1 (en) * 2000-09-29 2002-02-12 Electrografics International Corporation Compact thermoelectric cooling system
CN1934701A (zh) * 2004-03-19 2007-03-21 索尼计算机娱乐公司 电路的发热控制方法、装置和系统
CN2831423Y (zh) * 2005-09-13 2006-10-25 中兴通讯股份有限公司 大规模集成芯片的有源散热装置
CN102082133A (zh) * 2009-11-30 2011-06-01 华为技术有限公司 一种温控散热装置

Also Published As

Publication number Publication date
US20130139524A1 (en) 2013-06-06
US9671141B2 (en) 2017-06-06
JP2013118381A (ja) 2013-06-13
US20160084542A1 (en) 2016-03-24
CN103137577A (zh) 2013-06-05
US10658266B2 (en) 2020-05-19
KR101928005B1 (ko) 2019-03-13
KR20130061487A (ko) 2013-06-11
US9228763B2 (en) 2016-01-05
US20170229373A1 (en) 2017-08-10
JP6275376B2 (ja) 2018-02-07

Similar Documents

Publication Publication Date Title
CN103137577B (zh) 热电冷却封装件及其热管理方法
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8184439B2 (en) Semiconductor module
US9287240B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
EP3127151B1 (en) Stacked semiconductor die assembly with a thermally conductive casing and a method of manufacturing such an assembly
US10153178B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
WO2015153664A1 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US20160316565A1 (en) Circuit board and method for manufacturing the same
TWI663695B (zh) 晶片封裝結構及其製造方法
CN103871982A (zh) 芯片散热系统
CN108511404B (zh) 芯片封装系统
TWI254787B (en) Semiconductor integrated circuit device and semiconductor integrated circuit chip thereof
WO2014166238A1 (zh) 一种移动终端及其液态金属散热方法
CN220553996U (zh) 一种谐振器封装结构
CN217464940U (zh) 电卡模组及电卡制冷设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant