KR20220071399A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20220071399A
KR20220071399A KR1020200158451A KR20200158451A KR20220071399A KR 20220071399 A KR20220071399 A KR 20220071399A KR 1020200158451 A KR1020200158451 A KR 1020200158451A KR 20200158451 A KR20200158451 A KR 20200158451A KR 20220071399 A KR20220071399 A KR 20220071399A
Authority
KR
South Korea
Prior art keywords
pcb
tec
semiconductor module
disposed
heat sink
Prior art date
Application number
KR1020200158451A
Other languages
English (en)
Inventor
변재범
황태회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200158451A priority Critical patent/KR20220071399A/ko
Priority to US17/361,644 priority patent/US11791236B2/en
Priority to CN202111046722.7A priority patent/CN114554687A/zh
Publication of KR20220071399A publication Critical patent/KR20220071399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
    • G01K1/143—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations for measuring surface temperatures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009—Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • H05K7/20209—Thermal management, e.g. fan control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 모듈은 제 1 PCB, 적어도 하나의 제 1 반도체 칩, 히트 싱크 및 적어도 하나의 제 1 TEC를 포함할 수 있다. 상기 적어도 하나의 제 1 반도체 칩은 상기 제 1 PCB에 배치될 수 있다. 상기 히트 싱크는 상기 제 1 PCB 및 상기 제 1 반도체 칩을 둘러쌀 수 있다. 상기 제 1 TEC는 상기 제 1 PCB에 배치되어 상기 제 1 PCB의 열을 냉각시킬 수 있다. 반도체 모듈의 성능이 열에 의해 열화되는 것이 방지될 수 있다.

Description

반도체 모듈{SEMICONDUCTOR MODULE}
본 발명은 반도체 모듈에 관한 것이다. 보다 구체적으로, 본 발명은 컨트롤 칩과 메모리 칩들을 포함하는 반도체 모듈에 관한 것이다.
반도체 모듈은 패키지 기판, 컨트롤 칩, 복수개의 메모리 칩들 등과 같은 반도체 칩 또는 반도체 패키지를 포함할 수 있다. 반도체 모듈의 동작 중에, 컨트롤 칩과 메모리 칩들로부터 고열이 발생될 수 있다.
고열은 반도체 모듈의 성능을 열화시킬 수 있다. 따라서, 컨트롤 칩과 메모리 칩으로부터 발생된 고열을 신속하게 냉각시킬 수 있는 구조가 반도체 모듈에 구비될 것이 요구되고 있다.
본 발명은 반도체 칩 또는 반도체 패키지로부터 발생된 열을 신속하게 냉각시킬 수 있는 반도체 모듈을 제공한다.
본 발명의 일 견지에 따른 반도체 모듈은 제 1 인쇄회로기판(printed circuit board : PCB), 복수개의 제 1 메모리 칩들, 컨트롤 칩, 히트 싱크, 적어도 하나의 제 1 열전 냉각소자(thermoelectric cooler : TEC), 제 1 열계면재(thermal interface material ; TIM) 및 제 1 온도 센서를 포함할 수 있다. 상기 제 1 메모리 칩들은 상기 제 1 PCB의 상부면과 하부면에 배치될 수 있다. 상기 컨트롤 칩은 상기 제 1 PCB의 상기 하부면에 배치될 수 있다. 상기 히트 싱크는 상기 제 1 PCB, 상기 제 1 메모리 칩 및 상기 컨트롤 칩을 둘러쌀 수 있다. 상기 제 1 TEC는 상기 제 1 PCB의 상기 상부면에 배치되어 상기 제 1 PCB의 열을 냉각시킬 있다. 상기 제 1 TIM은 상기 제 1 TEC와 상기 제 1 PCB 사이, 및 상기 제 1 TEC와 상기 히트 싱크 사이에 개재될 수 있다. 상기 제 1 온도 센서는 상기 제 1 TEC의 동작 제어를 위해 상기 제 1 PCB의 온도를 측정할 수 있다. 상기 제 1 TEC와 접촉된 상기 히트 싱크의 내측면 부위는 제 1 굴곡홈을 가질 수 있다. 상기 제 1 TIM은 상기 제 1 굴곡홈에 삽입되는 제 1 굴곡부를 가질 수 있다. 상기 제 1 TEC는 상기 제 1 PCB의 면적의 50% 이하의 면적을 가질 수 있다.
본 발명의 다른 견지에 따른 반도체 모듈은 제 1 PCB, 복수개의 제 1 메모리 칩들, 적어도 하나의 컨트롤 칩, 히트 싱크 및 적어도 하나의 제 1 TEC를 포함할 수 있다. 상기 제 1 메모리 칩들은 상기 제 1 PCB의 상부면과 하부면에 배치될 수 있다. 상기 컨트롤 칩은 상기 제 1 PCB의 상기 하부면에 배치될 수 있다. 상기 히트 싱크는 상기 제 1 PCB, 상기 제 1 메모리 칩 및 상기 컨트롤 칩을 둘러쌀 수 있다. 상기 제 1 TEC는 상기 제 1 PCB의 상기 상부면에 배치되어 상기 제 1 PCB의 열을 냉각시킬 수 있다.
본 발명의 또 다른 견지에 따른 반도체 모듈은 제 1 PCB, 적어도 하나의 제 1 반도체 칩, 히트 싱크 및 적어도 하나의 제 1 TEC를 포함할 수 있다. 상기 적어도 하나의 제 1 반도체 칩은 상기 제 1 PCB에 배치될 수 있다. 상기 히트 싱크는 상기 제 1 PCB 및 상기 제 1 반도체 칩을 둘러쌀 수 있다. 상기 제 1 TEC는 상기 제 1 PCB에 배치되어 상기 제 1 PCB의 열을 냉각시킬 수 있다.
상기된 본 발명에 따르면, 제 1 TEC가 제 1 PCB에 배치되어 있으므로, 반도체 칩으로부터 제 1 PCB로 전파된 열이 제 1 TEC에 의해 신속하게 냉각될 수 있다. 따라서, 반도체 모듈의 성능이 열에 의해 열화되는 것이 방지될 수 있다.
특히, 제 1 TEC가 제 1 PCB를 직접적으로 냉각하게 되므로, 제 1 PCB에 연결된 반도체 칩들도 간접적으로 냉각될 수 있다. 그러므로, 히트 싱크들을 반도체 칩들 각각에 부착시킬 필요가 없게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 2는 도 1에 도시된 반도체 모듈의 열전 냉각소자의 냉각판을 확대해서 나타낸 단면도이다.
도 3은 도 1에 도시된 반도체 모듈의 열전 냉각소자의 발열판을 확대해서 나타낸 단면도이다.
도 4는 도 1에 도시된 반도체 모듈의 열전 냉각소자가 인쇄회로기판에 배치된 위치를 나타낸 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 6은 도 5의 A 부위를 확대해서 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 16은 도 1에 도시된 열전 냉각소자에 의한 반도체 모듈의 부품들의 냉각 온도를 나타낸 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 단면도이고, 도 2는 도 1에 도시된 반도체 모듈의 열전 냉각소자의 냉각판을 확대해서 나타낸 단면도이고, 도 3은 도 1에 도시된 반도체 모듈의 열전 냉각소자의 발열판을 확대해서 나타낸 단면도이며, 도 4는 도 1에 도시된 반도체 모듈의 열전 냉각소자가 인쇄회로기판에 배치된 위치를 나타낸 평면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 반도체 모듈(100)은 솔리드 스테이트 드라이브(solid state drive : SSD)를 포함할 수 있다. 그러나, 본 실시예의 반도체 모듈(100)은 특정 구조로 국한되지 않을 수 있다.
반도체 모듈(100)은 제 1 인쇄회로기판(printed circuit board : PCB)(110), 복수개의 반도체 칩들, 히트 싱크(150), 제 1 열전 냉각소자(thermoelectric cooler : TEC)(170), 제 1 열계면재(thermal interface material ; TIM)(178) 및 제 1 온도 센서(115)를 포함할 수 있다.
제 1 PCB(110)는 상부면(112)과 하부면(114)을 가질 수 있다. 단자들이 제 1 PCB(110)의 상부면(112)과 하부면(114)에 배치될 수 있다. 따라서, 제 1 PCB(110)는 듀얼 인라인 메모리 모듈(dual in-line memory module : DIMM)용으로 사용될 수 있다. 다른 실시예로서, 제 1 PCB(110)의 단자들은 상부면(112)과 하부면(114) 중 어느 하나에만 배치될 수도 있다. 이러한 제 1 PCB(110)는 싱글 인라인 메모리 모듈(single in-line memory module : SIMM)용으로 사용될 수 있다.
제 1 PCB(110)는 반도체 모듈(100)을 외부 기기에 전기적으로 연결시키기 위한 커넥터(160)에 연결될 수 있다. 본 실시예에서, 제 1 PCB(110)의 좌측 단부가 커넥터(160)에 연결될 수 있다.
반도체 칩들은 컨트롤 칩(120), 복수개의 메모리 칩들 등을 포함할 수 있다. 메모리 칩들은 DRAM 칩(130)들, NAND 플래시 메모리 칩(140)들 등을 포함할 수 있다. 다른 실시예로서, 반도체 모듈(100)은 반도체 패키지들을 포함할 수도 있다.
컨트롤 칩(120)은 제 1 PCB(110)의 하부면(114) 중앙부에 배치될 수 있다. DRAM 칩(130)들은 제 1 PCB(110)의 좌측 상부면(112)과 하부면(114)에 배치될 수 있다. NAND 플래시 메모리 칩(130)들은 제 1 PCB(110)의 우측 상부면(112)과 하부면(114)에 배치될 수 있다. 따라서, 반도체 모듈(100)의 동작 중에 컨트롤 칩(120), DRAM 칩(130)들 및 NAND 플래시 메모리 칩(140)들로부터 발생된 열은 제 1 PCB(110)로 전달될 수 있다. 특히, 반도체 모듈(100)의 동작 중에, 컨트롤 칩(120), DRAM 칩(130)들 및 NAND 플래시 메모리 칩(140)들 중에서 컨트롤 칩(120)으로부터 가장 높은 열이 발생될 수 있다.
히트 싱크(150)는 제 1 PCB(110)를 둘러쌀 수 있다. 히트 싱크(150)는 커넥터(160)를 매개로 제 1 PCB(110)에 연결될 수 있다. 따라서, 제 1 PCB(110)의 열은 히트 싱크(150)를 통해서 방출될 수 있다. 반도체 모듈(100)이 SSD일 경우, 히트 싱크(150)는 SSD의 케이스에 해당할 수 있다.
제 1 PCB(110)의 열을 효과적으로 냉각시키기 위해서, 제 1 TEC(170)가 제 1 PCB(110)와 히트 싱크(150) 사이에 배치될 수 있다. 제 1 TEC(170)는 펠티어 효과(Peltier Effect)를 이용해서 제 1 PCB(110)의 열을 냉각시킬 수 있다.
제 1 TEC(170)는 냉각판(172), 발열판(174) 및 반도체 소자(176)를 포함할 수 있다. 냉각판(172)과 발열판(174)은 대향하도록 배치될 수 있다. 반도체 소자(176)는 냉각판(172)과 발열판(174) 사이에 배치될 수 있다. 반도체 소자(176)는 N형 반도체 소자들과 P형 반도체 소자들이 교호적으로 배치된 구조를 가질 수 있다.
냉각판(172)은 제 1 PCB(110)의 상부면(112)에 접촉할 수 있다. 발열판(174)은 히트 싱크(150)의 내측면에 접촉할 수 있다. 냉각판(172)은 제 1 TIM(178)를 이용해서 제 1 PCB(110)의 상부면(112)에 부착될 수 있다. 발열판(174)도 제 1 TIM(178)을 이용해서 히트 싱크(150)의 상부 내측면에 부착될 수 있다. 제 1 TIM(178)은 실리콘, 아크릴, 레진 등을 포함할 수 있으나, 특정 물질로 국한되지 않을 수 있다.
발열판(174)으로 전류가 공급되면, 전류는 N형 반도체 소자(176), 냉각판(172) 및 P형 반도체 소자(176)를 따라 공급될 수 있다. 여기서, 발열판(174)에서는 열이 발산되는 반면에 냉각판(172)에서는 열이 흡수될 수 있다.
제 1 TEC(170)에 펠티어 효과가 제 1 TEC(170)에서 발현되도록 하는 전류를 제 1 TEC(170)로 공급하기 위한 전압이 인가될 수 있다. 이러한 전압은 제 1 PCB(110) 상의 임의의 단자를 통해 제 1 TEC(170)로 공급될 수 있다. 예를 들어서, 상기 전압에 의해 발열판(174)으로 공급된 전류는, N형 반도체 소자(176), 냉각판(172) 및 P형 반도체 소자(176)를 순차적으로 흘러서, 최종적으로는 발열판(174)을 통해 제 1 TEC(170) 밖으로 빠져나갈 수 있다. 이와 같이 전류가 흐를 경우, 펠티어 효과에 의해, 발열판(174)에서는 열이 발산되는 반면에 냉각판(172)에서는 열이 흡수될 수 있다. 따라서, 제 1 PCB(110)의 상부면(112) 중앙부에 제 1 TIM(178)을 매개로 접촉된 냉각판(172)이 제 1 PCB(110)의 상부면(112) 중앙부를 냉각시킬 수 있다. 물론, 전술한 전류의 흐름은 예시적인 것으로서, 제 1 TEC(170)의 구조 및/또는 구성 물질에 따라 변경될 수 있다.
이와 같이, 제 1 TEC(170)가 제 1 PCB(110)를 직접적으로 냉각하게 되므로, 제 1 PCB(110)에 연결된 컨트롤 칩(120), DRAM 칩(130)들 및 NAND 플래시 메모리 칩(140)들도 간접적으로 냉각될 수 있다. 그러므로, 히트 싱크(150)들을 컨트롤 칩(120), DRAM 칩(130)들 및 NAND 플래시 메모리 칩(140)들 각각에 부착시킬 필요가 없게 된다.
도 4를 참조하면, 제 1 TEC(170)는 제 1 PCB(110)의 상부면(112) 중앙부에 배치될 수 있다. 전술한 바와 같이, 컨트롤 칩(120), DRAM 칩(130)들 및 NAND 플래시 메모리 칩(140)들 중에서 컨트롤 칩(120)으로부터 가장 높은 열이 발생되므로, 컨트롤 칩(120)이 위치한 제 1 PCB(110)의 중앙부가 제 1 PCB(110)의 다른 부위들보다 상대적으로 높은 온도를 가질 수 있다. 따라서, 제 1 TEC(170)는 상대적으로 가장 높은 온도를 갖는 제 1 PCB(110)의 상부면(112) 중앙부에 배치되어, 제 1 PCB(110)의 상부면(112) 중앙부를 냉각시킬 수 있다. 그러나, 콘트롤 칩(120)이 항상 PCB(110)의 중앙부에 위치하는 것은 아니며, 때에 따라서는 커넥터와 가까운 쪽에 위치하는 경우도 있을 수 있다. 이러한 경우, 전체 온도 냉각을 위해서는 PCB(110)의 중앙부에 제 1 TEC(170)를 위치시키는 것에 의해서 우수한 냉각 효율이 발휘될 수 있다, 또한 콘트롤 칩, DRAM, NAND 등의 배치에 의해서 PCB(110)의 중앙부에 제 1 TEC(170)를 위치시키기 어려울 경우에도, 가능하면 제 1 TEC(170)를 PCB(100)의 중앙부에 가깝게 배치하는 것이 바람직하다.
본 실시예에서, 제 1 TEC(170)는 제 1 PCB(110)의 면적의 50% 이하의 면적을 가질 수 있다. 그러나, 제 1 TEC(170)의 면적은 특정 수치로 국한되지 않을 수 있다.
다른 실시예로서, 컨트롤 칩(120)이 제 1 PCB(110)의 상부면(112)에 배치된다면, 제 1 TEC(170)는 컨트롤 칩(120)의 반대인 제 1 PCB(110)의 하부면(114)에 배치될 수 있다.
제 1 온도 센서(115)는 제 1 PCB(110)의 온도를 측정하여, 제 1 TEC(170)의 동작을 제어할 수 있다. 즉, 제 1 온도 센서(115)가 측정한 제 1 PCB(110)의 온도가 설정된 상한 임계 온도에 도달하면, 제 1 TEC(170)가 작동되어 제 1 PCB(110)를 냉각시킬 수 있다. 제 1 온도 센서(115)가 측정한 제 1 PCB(110)의 온도가 설정된 하한 임계 온도에 도달하면, 제 1 TEC(170)는 정지될 수 있다.
본 실시예에서, 제 1 온도 센서(115)는 제 1 PCB(110)의 내부 또는 표면에 배치될 수 있다. 다른 실시예로서, 제 1 온도 센서(115)는 컨트롤 칩(120), DRAM 칩(130) 및/또는 NAND 플래시 메모리 칩(140) 내에 배치될 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이고, 도 6은 도 5의 A 부위를 확대해서 나타낸 단면도이다.
본 실시예의 반도체 모듈(100a)은 히트 싱크와 제 1 TEC의 형상들을 제외하고는 도 1에 도시된 반도체 모듈(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 5 및 도 6을 참조하면, 제 1 TEC(170)의 발열판(174)과 접촉하는 히트 싱크(150)의 상부 내측면 부위에 제 1 굴곡홈(152)이 형성될 수 있다. 제 1 TEC(170)의 발열판(174)과 히트 싱크(150) 사이에 개재된 제 1 TIM(178)은 제 1 굴곡부(179)를 가질 수 있다. 제 1 굴곡부(179)는 제 1 TIM(178)의 상부면(112)에 형성되어, 제 1 굴곡홈(152)에 삽입될 수 있다. 즉, 제 1 굴곡부(179)는 제 1 굴곡홈(152)의 내측면에 전체적으로 맞대어질 수 있다. 제 1 굴곡홈(152)과 제 1 굴곡부(179)의 형상들은 특정 형상으로 국한되지 않을 수 있다. 예를 들어서, 제 1 굴곡홈(152)과 제 1 굴곡부(179)는 물결 형상, 요철 형상 등을 가질 수 있다.
이와 같이, 제 1 TIM(178)의 제 1 굴곡부(179)가 히트 싱크(150)의 제 1 굴곡홈(152)에 삽입되는 것에 의해서, 제 1 TIM(178)과 히트 싱크(150) 사이의 접촉 면적이 확장될 수 있다. 따라서, 제 1 TEC(170)의 발열판(174)으로부터 히트 싱크(150)로의 열전달율이 향상될 수 있고, 또한 기능적으로 제 1 TEC(170)의 위치 변동이 방지될 수 있다.
다른 실시예로서, 반도체 모듈(100)이 제 1 TIM(178)을 포함하지 않는 경우, 즉 제 1 TEC(170)의 발열판(174)이 직접 히트 싱크(150)의 내측면에 접촉하는 경우, 제 1 굴곡부(179)는 제 1 TEC(170)의 발열판(174) 상부면에 형성될 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100b)은 컨트롤 칩과 제 1 TEC의 위치들을 제외하고는 도 1에 도시된 반도체 모듈(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 7을 참조하면, 컨트롤 칩(120)은 제 1 PCB(110)의 하부면(114) 좌측 부위에 배치될 수 있다. 이에 따라, 제 1 TEC(170)는 제 1 PCB(110)의 상부면(112) 좌측 부위에 배치될 수 있다. 따라서, 제 1 TEC(170)는 제 1 PCB(110)의 좌측 부위를 신속하게 냉각시킬 수 있다.
다른 실시예로서, 히트 싱크(150)의 상부 내측면은 도 5에 도시된 굴곡홈(152)을 가질 수 있고, 제 1 TIM(178)은 도 5에 도시된 굴곡부(179)를 가질 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100c)은 제 1 TEC의 위치를 제외하고는 도 7에 도시된 반도체 모듈(100b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 8을 참조하면, 제 1 TEC(170)는 제 1 PCB(110)의 상부면(112) 우측 부위에 배치될 수 있다. 즉, 제 1 TEC(170)는 NAND 플래시 메모리 칩(140)들에 인접하게 배치될 수 있다. 따라서, 제 1 TEC(170)는 NAND 플래시 메모리 칩(140)들로부터 발생된 열이 전파된 제 1 PCB(110)의 상부면(112) 우측 부위를 신속하게 냉각시킬 수 있다.
부가적으로, 본 실시예의 반도체 모듈(100c)은 도 7에 도시된 제 1 TEC(170)를 더 포함할 수도 있다. 또한, 히트 싱크(150)의 상부 내측면은 도 5에 도시된 굴곡홈(152)을 가질 수 있고, 제 1 TIM(178)은 도 5에 도시된 굴곡부(179)를 가질 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100d)은 제 1 TEC를 제외하고는 도 7에 도시된 반도체 모듈(100b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 9를 참조하면, 제 1 TEC(170)는 제 1 PCB(110)의 상부면(112)에 수평하게 배열된 적어도 2개로 이루어질 수 있다. 따라서, 수평 방향을 따라 배열된 적어도 2개의 제 1 TEC(170)들을 이용해서 제 1 PCB(110)를 보다 신속하게 냉각시킬 수 있다.
다른 실시예로서, 히트 싱크(150)의 상부 내측면은 도 5에 도시된 굴곡홈(152)을 가질 수 있고, 수평 방향을 따라 배열된 적어도 2개의 제 1 TEC(170)들과 히트 싱크(150) 사이에 개재된 제 1 TIM(178)들 각각은 도 5에 도시된 굴곡부(179)를 가질 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100e)은 제 1 TEC를 제외하고는 도 7에 도시된 반도체 모듈(100b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 10을 참조하면, 제 1 TEC(170)는 제 1 PCB(110)의 상부면(112)에 수직 방향으로 적층된 적어도 2개로 이루어질 수 있다. 따라서, 수직 방향을 따라 적층된 적어도 2개의 제 1 TEC(170)들을 이용해서 제 1 PCB(110)를 보다 신속하게 냉각시킬 수 있다.
다른 실시예로서, 히트 싱크(150)의 상부 내측면은 도 5에 도시된 굴곡홈(152)을 가질 수 있고, 수직 방향을 따라 적층된 적어도 2개의 제 1 TEC(170)들 중 최상부에 배치된 제 1 TEC(170)와 히트 싱크(150) 사이에 개재된 제 1 TIM(178)은 도 5에 도시된 굴곡부(179)를 가질 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100f)은 제 2 PCB 및 제 2 온도 센서를 더 포함한다는 점을 제외하고는 도 7에 도시된 반도체 모듈(100b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다. 그러나, 본 실시예의 반도체 모듈(100f)은 제 2 온도 센서를 포함하지 않을 수도 있다.
도 11을 참조하면, 본 실시예의 반도체 모듈(100f)은 제 2 PCB(180)를 더 포함할 수 있다. 제 2 PCB(180)는 제 1 PCB(110)의 상부에 배치될 수 있다. 제 2 NAND 플래시 메모리 칩(142)들이 제 2 PCB(180)의 상부면과 하부면에 배치될 수 있다.
제 2 PCB(180)는 홀(182)을 가질 수 있다. 홀(182)은 제 1 TEC(170)의 상부에 위치할 수 있다. 따라서, 제 1 TEC(170)는 홀(182)을 통해서 제 2 PCB(180)를 통과하여 히트 싱크(150)의 상부 내측면에 접촉될 수 있다.
제 2 온도 센서(117)는 제 2 PCB(180)의 온도를 측정하여, 제 1 TEC(170)의 동작을 제어할 수 있다. 제 2 온도 센서(117)는 제 2 PCB(180)의 내부 또는 표면에 배치될 수 있다. 다른 실시예로서, 제 2 온도 센서(117)는 NAND 플래시 메모리 칩(142) 내에 배치될 수도 있다. 또한, 전술한 바와 같이, 제 2 온도 센서(117)없이 제 1 온도 센서(115)만을 사용해서 반도체 모듈(100f)의 온도 제어가 이루어질 수도 있다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100g)은 제 2 TEC를 더 포함한다는 점을 제외하고는 도 11에 도시된 반도체 모듈(100f)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 12를 참조하면, 본 실시예의 반도체 모듈(100g)은 제 2 TEC(190)를 더 포함할 수 있다. 제 2 TEC(190)는 제 2 PCB(180)의 상부면에 배치될 수 있다. 제 2 TEC(190)는 히트 싱크(150)의 상부 내측면에 접촉될 수 있다. 제 2 TIM(178a)가 제 2 TEC(190)와 제 2 PCB(180) 사이, 및 제 2 TEC(190)와 히트 싱크(150) 사이에 개재될 수 있다. 제 2 TIM(178a)는 도 1에 도시된 제 1 TIM(178)과 실질적으로 동일한 물질을 포함할 수 있다.
이러한 제 2 TEC(190)는 제 2 PCB(180)를 냉각시킬 수 있다. 제 2 TEC(190)는 제 1 TEC(170)의 구조 및 기능과 실질적으로 동일한 구조 및 기능을 가지므로, 제 2 TEC(190)의 구조 및 기능에 대한 반복 설명은 생략할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
본 실시예의 반도체 모듈(100h)은 컨트롤 칩, 제 1 TEC 및 제 2 PCB를 제외하고는 도 12에 도시된 반도체 모듈(100g)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 13을 참조하면, 컨트롤 칩(120)은 제 1 PCB(110)의 상부면(112)에 배치될 수 있다. 이에 따라, 제 1 TEC(170)는 제 1 PCB(110)의 하부면(114)에 배치될 수 있다. 따라서, 제 1 TEC(170)는 히트 싱크(150)의 하부 내측면에 접촉될 수 있다.
이와 같이, 제 1 PCB(110)의 하부면(114)에 배치된 제 1 TEC(170)는 히트 싱크(150)의 하부 내측면에 접촉되므로, 제 2 PCB(110)는 제 1 TEC(170)를 통과시키기 위한 홀을 갖지 않을 수 있다.
또한, 히트 싱크(150)의 하부 내측면은 도 5에 도시된 굴곡홈(152)을 가질 수 있고, 제 1 TEC(170)와 히트 싱크(150) 사이에 개재된 제 1 TIM(178)은 도 5에 도시된 굴곡부(179)를 가질 수 있다.
도 14은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 14를 참조하면, 본 실시예의 반도체 모듈(200)은 시스템 인 패키지(system in package : SIP) 또는 멀티-칩 모듈(multi-chip module)을 포함할 수 있다. 이러한 반도체 모듈(200)은 PCB(210), 로직 칩(220), 휘발성 메모리 칩(230), 비휘발성 메모리 칩(240), TEC(270), 온도 센서(215), 몰딩 부재(250), 히트 싱크(260) 및 외부접속단자(280)들을 포함할 수 있다.
로직 칩(220), 휘발성 메모리 칩(230) 및 비휘발성 메모리 칩(240)은 PCB(210)의 상부면에 배치될 수 있다. 외부접속단자(280)들은 PCB(210)의 하부면에 배치될 수 있다.
TEC(270)는 PCB(210)의 상부면에 배치될 수 있다. TEC(270)는 도 1에 도시된 TEC(170)의 구조 및 기능과 실질적으로 동일한 구조 및 기능을 가지므로, TEC(270)에 대한 반복 설명은 생략할 수 있다.
온도 센서(215)는 PCB(210)의 온도를 측정하여, TEC(270)의 동작을 제어할 수 있다. 온도 센서(215)는 PCB(210)의 내부 또는 표면에 배치될 수 있다. 다른 실시예로서, 온도 센서(215)는 로직 칩(220), 휘발성 및/또는 비휘발성 메모리 칩(230, 240)들 내에 배치될 수도 있다.
몰딩 부재(250)는 PCB(210)의 상부면에 형성되어, 로직 칩(220), 휘발성 메모리 칩(230) 및 비휘발성 메모리 칩(240)을 덮을 수 있다. 또한, 몰딩 부재(250)는 TEC(270)의 상부면을 제외한 TEC(270)의 측면들을 둘러쌀 수 있다. 이에 따라, TEC(270)의 상부면이 위를 향해 노출될 수 있다.
히트 싱크(260)는 몰딩 부재(250)의 상부면에 배치되어, 노출된 TEC(270)의 상부면에 접촉될 수 있다. 따라서, TEC(270)의 발열판으로부터의 열은 히트 싱크(260)로 전달될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 15를 참조하면, 본 실시예의 반도체 모듈(300)은 메모리 모듈을 포함할 수 있다. 따라서, 반도체 모듈(300)은 PCB(310), 복수개의 휘발성 메모리 칩(320)들, 히트 싱크(330)들, 상하부 TEC(340, 350)들 및 온도 센서(315)를 포함할 수 있다.
휘발성 메모리 칩(320)들은 PCB(310)의 상부면과 하부면에 배치될 수 있다. 히트 싱크(330)들은 PCB(310)의 상부면과 하부면으로부터 이격되도록 배치될 수 있다.
상부 TEC(340)는 PCB(310)의 상부면과 히트 싱크(330) 사이에 배치될 수 있다. 하부 TEC(350)는 PCB(310)의 하부면과 히트 싱크(330) 사이에 배치될 수 있다. 상하부 TEC(340, 350)들은 도 1에 도시된 TEC(170)의 구조 및 기능과 실질적으로 동일한 구조 및 기능을 가지므로, 상하부 TEC(340, 350)에 대한 반복 설명은 생략할 수 있다.
온도 센서(315)는 PCB(310)의 온도를 측정하여, 상하부 TEC(340, 350)의 동작을 제어할 수 있다. 온도 센서(315)는 PCB(310)의 내부 또는 표면에 배치될 수 있다. 다른 실시예로서, 온도 센서(315)는 휘발성 메모리 칩(320)들 내에 배치될 수도 있다.
다른 실시예로서, 본 실시예의 반도체 모듈(300)은 상하부 TEC(340, 350)들 중에서 어느 하나만을 포함할 수도 있다.
도 16은 도 1에 도시된 열전 냉각소자에 의한 반도체 모듈의 부품들의 냉각 온도를 나타낸 그래프이다. 도 16에서, 수평축은 전류를 나타내고, 수직축은 온도를 나타낸다. 또한, 도 16에서, 선 ①은 PCB의 온도를 나타내고, 선 ②는 컨트롤 칩의 온도를 나타내며, 선 ③은 DRAM 칩의 온도를 나타내고, 선 ④는 NAND 플래시 메모리 칩의 온도를 나타낸다.
도 16에 나타난 바와 같이, TEC가 작동되면, TEC는 PCB를 직접적으로 냉각시킬 수 있다. PCB가 냉각됨에 따라, PCB에 연결된 컨트롤 칩, DRAM 칩 및 NAND 플래시 메모리 칩도 간접적으로 냉각됨을 확인할 수 있다.
상기된 본 실시예들에 따르면, 제 1 TEC가 제 1 PCB에 배치되어 있으므로, 반도체 칩으로부터 제 1 PCB로 전파된 열이 제 1 TEC에 의해 신속하게 냉각될 수 있다. 따라서, 반도체 모듈의 성능이 열에 의해 열화되는 것이 방지될 수 있다.
특히, 제 1 TEC가 제 1 PCB를 직접적으로 냉각하게 되므로, 제 1 PCB에 연결된 반도체 칩들도 간접적으로 냉각될 수 있다. 그러므로, 히트 싱크들을 반도체 칩들 각각에 부착시킬 필요가 없게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 제 1 PCB 115 ; 제 1 온도 센서
120 ; 컨트롤 칩 130 ; DRAM 칩
140 ; NAND 플래시 메모리 칩 150 ; 히트 싱크
160 ; 커넥터 170 ; 제 1 TEC
172 ; 냉각판 174 ; 발열판
176 ; 반도체 소자 178 ; 제 1 TIM
180 ; 제 2 PCB 182 ; 홀
190 ; 제 2 TEC 210 ; PCB
220 ; 로직 칩 230 ; 휘발성 메모리 칩
240 ; 비휘발성 메모리 칩 250 ; 몰딩 부재
260 ; 히트 싱크 270 ; TEC
280 ; 외부접속단자 310 ; PCB
320 ; 휘발성 메모리 칩 330 ; 히트 싱크
340 ; 상부 TEC 350 ; 하부 TEC
117 ; 제 2 온도 센서 215, 315 ; 온도 센서
152 ; 굴곡홈 179 ; 굴곡부

Claims (10)

  1. 제 1 인쇄회로기판(printed circuit board : PCB);
    상기 제 1 PCB의 상부면과 하부면에 배치된 복수개의 제 1 메모리 칩들;
    상기 제 1 PCB의 상기 하부면에 배치된 컨트롤 칩;
    상기 제 1 PCB, 상기 제 1 메모리 칩 및 상기 컨트롤 칩을 둘러싸는 히트 싱크(heat sink);
    상기 제 1 PCB의 상기 상부면에 배치되어 상기 제 1 PCB의 열을 냉각하는 하나의 제 1 열전 냉각소자(thermoelectric cooler : TEC);
    상기 제 1 TEC와 상기 제 1 PCB 사이, 및 상기 제 1 TEC와 상기 히트 싱크 사이에 개재된 제 1 열계면재(thermal interface material ; TIM); 및
    상기 제 1 TEC의 동작 제어를 위해 상기 제 1 PCB의 온도를 측정하는 제 1 온도 센서를 포함하고,
    상기 제 1 TEC와 접촉된 상기 히트 싱크의 내측면 부위는 제 1 굴곡홈을 갖고, 상기 제 1 TIM은 상기 제 1 굴곡홈에 삽입되는 제 1 굴곡부를 가지며,
    상기 제 1 TEC는 상기 제 1 PCB의 면적의 50% 이하의 면적을 갖는 반도체 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 PCB의 상부에 배치된 제 2 PCB;
    상기 제 2 PCB의 상부면과 하부면에 배치된 복수개의 제 2 메모리 칩들;
    상기 제 2 PCB의 상부면에 배치되어 상기 제 2 PCB의 열을 냉각하는 적어도 하나의 제 2 TEC;
    상기 제 2 TEC와 상기 제 2 PCB 사이, 및 상기 제 2 TEC와 상기 히트 싱크 사이에 개재된 제 2 TIM; 및
    상기 제 2 TEC의 동작 제어를 위해 상기 제 2 PCB의 온도를 측정하는 제 2 온도 센서를 더 포함하는 반도체 모듈.
  3. 제 2 항에 있어서, 상기 제 2 PCB는 상기 제 1 TEC가 통과하는 홀을 갖는 반도체 모듈.
  4. 제 2 항에 있어서, 상기 제 2 TEC와 접촉된 상기 히트 싱크의 내측면 부위는 제 2 굴곡홈을 갖고, 상기 제 2 TIM은 상기 제 2 굴곡홈에 삽입되는 제 2 굴곡부를 갖는 반도체 모듈.
  5. 제 1 PCB;
    상기 제 1 PCB의 상부면과 하부면에 배치된 복수개의 제 1 메모리 칩들;
    상기 제 1 PCB의 상기 하부면에 배치된 컨트롤 칩;
    상기 제 1 PCB, 상기 제 1 메모리 칩 및 상기 컨트롤 칩을 둘러싸는 히트 싱크; 및
    상기 제 1 PCB의 상기 상부면에 배치되어 상기 제 1 PCB의 열을 냉각하는 적어도 하나의 제 1 TEC를 포함하는 반도체 모듈.
  6. 제 5 항에 있어서, 상기 제 1 TEC와 상기 제 1 PCB 사이, 및 상기 제 1 TEC와 상기 히트 싱크 사이에 개재된 제 1 열계면재(thermal interface material ; TIM)을 더 포함하는 반도체 모듈.
  7. 제 6 항에 있어서, 상기 제 1 TEC와 접촉된 상기 히트 싱크의 내측면 부위는 제 1 굴곡홈을 갖고, 상기 제 1 TIM은 상기 제 1 굴곡홈에 삽입된 제 1 굴곡부를 갖는 반도체 모듈.
  8. 제 5 항에 있어서, 상기 제 1 TEC의 동작 제어를 위해 상기 제 1 PCB의 온도를 측정하는 제 1 온도 센서를 더 포함하는 반도체 모듈.
  9. 제 5 항에 있어서,
    상기 제 1 PCB의 상부에 배치된 제 2 PCB; 및
    상기 제 2 PCB의 상부면과 하부면에 배치된 복수개의 제 2 메모리 칩들;
    상기 제 2 PCB의 상부면에 배치되어 상기 제 2 PCB의 열을 냉각하는 적어도 하나의 제 2 TEC;
    상기 제 2 TEC와 상기 제 2 PCB 사이, 및 상기 제 2 TEC와 상기 히트 싱크 사이에 개재된 제 2 TIM; 및
    상기 제 2 TEC의 동작 제어를 위해 상기 제 2 PCB의 온도를 측정하는 제 2 온도 센서를 더 포함하는 반도체 모듈.
  10. 제 9 항에 있어서, 상기 제 2 PCB는 상기 제 1 TEC가 통과하는 홀을 갖는 반도체 모듈.
KR1020200158451A 2020-11-24 2020-11-24 반도체 모듈 KR20220071399A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200158451A KR20220071399A (ko) 2020-11-24 2020-11-24 반도체 모듈
US17/361,644 US11791236B2 (en) 2020-11-24 2021-06-29 Semiconductor module
CN202111046722.7A CN114554687A (zh) 2020-11-24 2021-09-07 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200158451A KR20220071399A (ko) 2020-11-24 2020-11-24 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20220071399A true KR20220071399A (ko) 2022-05-31

Family

ID=81658584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200158451A KR20220071399A (ko) 2020-11-24 2020-11-24 반도체 모듈

Country Status (3)

Country Link
US (1) US11791236B2 (ko)
KR (1) KR20220071399A (ko)
CN (1) CN114554687A (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586835B1 (en) 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6559538B1 (en) 2000-10-20 2003-05-06 Bae Systems Information And Electronic Systems Integration Inc. Integrated circuit device having a built-in thermoelectric cooling mechanism
US6548894B2 (en) 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
US6489551B2 (en) 2000-11-30 2002-12-03 International Business Machines Corporation Electronic module with integrated thermoelectric cooling assembly
CA2877959C (en) 2006-08-22 2017-06-13 Charles F. Barry Apparatus and method for thermal stabilization of pcb-mounted electronic components within an enclosed housing
KR20080082355A (ko) 2007-03-08 2008-09-11 삼성전자주식회사 반도체 모듈 및 그 냉각방법
KR101589441B1 (ko) * 2009-08-07 2016-01-28 삼성전자주식회사 반도체 모듈
TWI407545B (zh) 2009-08-19 2013-09-01 Ind Tech Res Inst 整合熱電元件與晶片的封裝體
US8649179B2 (en) * 2011-02-05 2014-02-11 Laird Technologies, Inc. Circuit assemblies including thermoelectric modules
KR101928005B1 (ko) * 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
TWI463633B (zh) 2011-12-30 2014-12-01 Ind Tech Res Inst 晶片封裝結構
KR20150027583A (ko) 2013-09-04 2015-03-12 삼성전자주식회사 열전 소자를 갖는 반도체 소자
KR102222988B1 (ko) * 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9491865B1 (en) 2015-04-24 2016-11-08 Unimicron Technology Corp. Circuit board and method for manufacturing the same
US9746889B2 (en) 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
KR102492527B1 (ko) * 2015-10-12 2023-01-31 삼성전자주식회사 데이터 스토리지 소자 및 그를 포함하는 전자 장치
US10504816B2 (en) 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
US10775861B2 (en) * 2018-09-18 2020-09-15 Dell Products L.P. Apparatus and method to improve thermal management for one or more heat generating components within an information handling system

Also Published As

Publication number Publication date
US11791236B2 (en) 2023-10-17
US20220165640A1 (en) 2022-05-26
CN114554687A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US9922962B2 (en) Cooling system for 3D IC
US8184439B2 (en) Semiconductor module
US8022534B2 (en) Semiconductor package using an active type heat-spreading element
US20090167134A1 (en) Light source module with high heat-dissipation efficiency
JPWO2018116634A1 (ja) 光モジュール
US20060260793A1 (en) Thermal management of systems having localized regions of elevated heat flux
KR20130061487A (ko) 열전 냉각 패키지 및 이의 열관리 방법
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6943293B1 (en) High power electronic package with enhanced cooling characteristics
KR102036673B1 (ko) 반도체 소자 테스트용 핸들러의 쿨링 모듈 및 이를 갖는 푸셔 어셈블리
US20110292611A1 (en) Semiconductor-device cooling structure and power converter
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
TW201943066A (zh) 發光二極體顯示器
CN107452688B (zh) 半导体装置
KR20030068633A (ko) 열전소자를 이용한 집적회로 냉각장치
TWM548360U (zh) 高導熱發光二極體封裝結構
KR20220071399A (ko) 반도체 모듈
JP2007324544A (ja) 積層型半導体パッケージ
CN115084052A (zh) 半导体器件
JP3246199B2 (ja) マルチチップモジュール
TW202301073A (zh) 具主動式散熱之儲存裝置
CN219892176U (zh) 一种热能回收结构、芯片及电子设备
JP2005086094A (ja) レーザダイオードモジュール
KR20140057147A (ko) 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination