TWI407545B - 整合熱電元件與晶片的封裝體 - Google Patents

整合熱電元件與晶片的封裝體 Download PDF

Info

Publication number
TWI407545B
TWI407545B TW098127816A TW98127816A TWI407545B TW I407545 B TWI407545 B TW I407545B TW 098127816 A TW098127816 A TW 098127816A TW 98127816 A TW98127816 A TW 98127816A TW I407545 B TWI407545 B TW I407545B
Authority
TW
Taiwan
Prior art keywords
wafer
thermoelectric element
package
substrate
conductive
Prior art date
Application number
TW098127816A
Other languages
English (en)
Other versions
TW201108385A (en
Inventor
Chih Kuang Yu
Chun Kai Liu
Ra Min Tain
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098127816A priority Critical patent/TWI407545B/zh
Priority to US12/849,774 priority patent/US8546924B2/en
Publication of TW201108385A publication Critical patent/TW201108385A/zh
Application granted granted Critical
Publication of TWI407545B publication Critical patent/TWI407545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

整合熱電元件與晶片的封裝體
本發明係有關於一種整合熱電元件與晶片的封裝體，特別有關於一種整合主動式熱電元件與三維堆疊式晶片組的封裝裝置。
電子元件封裝製程未來的趨勢將朝向高功率、高密度、低成本、與高精密度製程發展。例如，三維堆疊式積體電路(3D stacked IC)晶片的技術最關鍵的挑戰之一就是熱的問題。在三維堆疊式晶片內，形成局部高溫區域與熱點(hot spot)，造成溫度與應力集中現象，並衍生熱應力問題，進而影響其產品可靠度，成為三維堆疊式晶片技術的瓶頸。
根據許多背景技術的研究顯示，晶片內部熱點問題會造成IC的散熱元件散熱需求大幅提升，使得散熱元件的熱阻值需要更為降低，造成嚴重的散熱問題。尤其是，在三維堆疊式晶片中，由於晶片堆疊時發熱密度累積，所以單位面積所產生的熱量也加大，造成更為嚴重的散熱問題。因此，如何在三維堆疊式晶片內細微的尺度中將晶片產生的熱迅速導出是很重要的議題。
本發明之實施例提供一種整合熱電元件與晶片的封裝體，包括：一晶片具有貫穿其中的一對電性導孔；一導電組件設置於該晶片的一側上與該對電性導孔電性接觸；一熱電元件設置於該晶片的另一側上，且對應於該導電組件；以及一載板設置於該熱電元件上，其中該載板具有一佈線，經該熱電元件、該對電性導孔及該導電組件形成一熱電流通路，將該晶片所產生的熱泵離。
本發明之實施例另提供一種整合熱電元件與晶片的封裝體，包括：一基板具有一導電組件設置於基板上；一多層晶片的堆疊體於設置該基板上且該與導電組件電性連接，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件設置於該多層晶片的堆疊體上，對應且電性連接該電性導孔；以及一熱端基板設置於該熱電元件上。
本發明之實施例又提供一種整合熱電元件與晶片的封裝體，包括：一基板；一多層晶片的堆疊體於設置該基板之上，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件設置於該多層晶片的堆疊體與該基板之間，對應且電性連接該電性導孔；以及一導電層設置於該多層晶片的堆疊體的另一側上，連接兩電性導孔，並經導電凸塊形成一熱電流通路。
本發明之實施例再提供一種整合熱電元件與晶片的封裝體，包括；一基板；一多層晶片的堆疊體於設置該基板之上，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件包括多個第一型熱電構件和多個第二型熱電構件，分別設置於該多層晶片的堆疊體的上、下側，對應且電性連接該電性導孔；以及一熱端基板設置於該多層晶片的堆疊體之上；其中上述多個第一型熱電構件位於該熱端基板和該多層晶片的堆疊體之間，並由一導電層連接，以及其中上述多個第二型熱電構件位於該基板和該多層晶片的堆疊體之間，並由一導電層連接。
為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
根據本發明的主要特徵及樣態，於一實施例中，提供一種整合主動式散熱結構與三維堆疊式晶片的封裝結構，可藉由貫穿晶片的導通孔及與各晶片之間的微凸塊結構作為熱電元件的冷端電極，於操作時，將晶片內部或局部所產生的熱藉由熱電元件將熱泵離晶片堆疊。於另一實施例中，所述熱電元件在操作狀態下會形成冷端與熱端，藉由與熱電接腳聯接的“電性導孔”、“微凸塊結構”以及“導電組件”形成冷端迴路。
第1A和1B圖係顯示根據本發明之一實施例的整合熱電元件與晶片的封裝體的剖面示意圖。請參閱第1A圖，一整合熱電元件與晶片的封裝體100a，包括一晶片110，例如形成積體電路元件的矽晶圓，具有貫穿其中的一或多個電性導孔115，例如貫穿晶片的導通孔(trough silicon via，簡稱TSV)。一導電組件120包括一對導電凸塊125a、125b分別對應且電性連接該電性導孔115。於一實施例中，該對導電凸塊125a、125b是由一導電層127連接設置於該晶片110的一側上與電性導孔115電性接觸。一熱電元件130包括一第一型熱電構件130a和一第二型熱電構件130b設置於該晶片110的另一側上，且對應於該導電組件120。於一實施例中，該第一和第二型熱電構件130a、130b(例如分別為N-型半導體元件和P-型半導體元件，或二者互換)分別地對應且電性連接電性導孔115。一載板140例如一印刷電路板設置於熱電元件130上，該載板140上具有佈線145a、145b，經該熱電元件130、該對電性導孔115及該導電組件120形成一熱電流通路(沿箭頭標示方向所示)，將該晶片所產生的熱泵離。應瞭解的是，於操作時載板140做為熱端基板，應具有高導熱但電性絕緣的特性。
第2至9圖顯示根據本發明各實施例的整合熱電元件與晶片的封裝體200a-200h的剖面示意圖。於一些實施例中，利用貫穿晶片的導通孔和各晶片間的微凸塊構成電性連接結構，相互間以串聯或並聯的形式配置，以做為熱電元件的冷端電極，並將此冷端電極延展至晶片內部降低堆疊晶片的高溫或將堆疊晶片內發熱不均勻所造成的熱點(hot spot)消除，如第2至8圖所示。於其他實施例中，利用貫穿晶片的導通孔和各晶片間的微凸塊構成電性連接結構，將晶片所產生的熱由垂直方向直接泵出到下方封裝基板或上方散熱片，如第2至8圖。於其他實施例中，可以視三維堆疊式晶片的堆疊數、發熱量考量等實際應用需求，將熱電元件彈性設計成單一晶圓(one wafer)結構，如第2-6圖所示，或者設計成雙層晶圓(two wafer)結構，如第7、8圖所示的配置。
請參閱第2圖，一種整合熱電元件與晶片的封裝體200a包括一基板240，例如一印刷電路板。基板240刻包括導電層242(例如佈線)於其上，並供貫通導孔244與背面的銲錫接點246電性接觸，進而連接外界電路。一導電組件包括多個導電凸塊218設置於基板240上。
一多層晶片的堆疊體210於設置該基板240上且該與導電組件電性連接。該多層晶片的堆疊體210包括多層半導體板212構成的晶片堆疊，各晶片具有貫穿其中的電性導孔214(例如TSV)，並藉由導電凸塊216連接相鄰晶片的電性導孔214。一熱電元件220設置於該多層晶片的堆疊體210上，對應且電性連接該電性導孔214。例如，熱電元件220包括一第一型熱電構件222(例如N-型半導體元件)和一第二型熱電構件224(例如P-型半導體元件)，並由一導電層226構成一導電迴路，做為熱電流通路，將該晶片所產生的熱泵離。於一實施例中，一熱端基板230設置於該熱電元件220上。熱端基板230可以使用如Si、Al2 O3 、AlN等之高導熱但電性絕緣之材料。
請參閱第3圖，整合熱電元件與晶片的封裝體200b的結構實質上與第2圖實施例的封裝體200a相似，在此使用相同的標號表示相同的構件，為求簡明之故，並省略相同構造的詳細敘述。不同之處在於，熱端基板330包括一凹穴232，熱電元件220設置於該凹穴232中，並藉由一導熱板228與該熱端基板接觸的凹入表面直接接觸。於一實施例中，導熱板228可以使用如Si、Al2 O3 、AlN等之高導熱但電性絕緣之材料。於其他實施例中，請參閱第4圖，一導電層342設置於任意相鄰的晶片間，此導電層342連接兩導電凸塊216，並經電性導孔及該導電組件形成一熱電流迴路，使該迴路做為熱電元件的冷端電極迴路，可將多層晶片的堆疊體210內局部的熱有效地導出。
根據本發明實施例，熱電元件220不限設置於設置於多層晶片的堆疊體210和熱端基板230之間。例如於其他實施例中，可更包括一額外的熱電元件320包括一第一型熱電構件322(例如N-型半導體元件)和一第二型熱電構件324(例如P-型半導體元件)，並由一導電層326構成一導電迴路，設置於該多層晶片的堆疊體210與基板240之間，如第7圖所示的整合熱電元件與晶片的封裝體200f所示。
請參閱第5圖，整合熱電元件與晶片的封裝體200d包括一基板240，例如一印刷電路板。一多層晶片的堆疊體210於設置該基板240之上。多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔。一熱電元件220設置於該多層晶片的堆疊體210與基板240之間。熱電元件220包括一第一型熱電構件222(例如N-型半導體元件)和一第二型熱電構件224(例如P-型半導體元件)，並由一導電層226(例如基板240上的佈線)構成一導電迴路。第一和第二型熱電構件222和224對應且電性連接電性導孔214。一導電層328設置於該多層晶片的堆疊體210的另一側上，連接兩電性導孔214，並經電性導孔及該導電組件形成一熱電流通路，使該熱電流通路做為熱電元件的冷端電極通路。於此實施例中，由於基板214本身可做為一熱端基板，因此可省略先前實施例所述的熱端基板230，降低封裝體的厚度。再者，可選擇性地製作導電層328於局部區域的電性導孔214間，使得熱電元件的冷端電極通路僅通過該多層晶片的堆疊體210內的局部區域，如第6圖所示的封裝體200e所示。
應注意的是，以上第3、4、6圖所揭露實施例的封裝體200b、200c、200e存在有兩種電性迴路，其一為熱電元件所使用的迴路，另一為晶片本身電性所需之迴路。
請參閱第8圖，整合熱電元件與晶片的封裝體200g包括一基板240，例如一印刷電路板。一多層晶片的堆疊體210於設置該基板之上，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔。一熱電元件420包括多個第一型熱電構件422和多個第二型熱電構件424，分別設置於該多層晶片的堆疊體210的上、下側，對應且電性連接該電性導孔214。一熱端基板230設置於該多層晶片的堆疊體210之上。上述多個第一型熱電構件422位於熱端基板230和多層晶片的堆疊體210之間，並由一導電層426連接，以及上述多個第二型熱電構件424位於基板240和多層晶片的堆疊體210之間，並由一導電層428連接。熱端基板可以使用如Si、Al2 O3 、AlN等之高導熱但電性絕緣之材料。
應注意的是，於上述實施例中所述的整合熱電元件與晶片的封裝體結構是利用熱電元件的熱端基板的一面製作出熱電接腳電性連接所需的電極，並於電極上成長或接合p型及n型熱電接腳，而後將此結構對位並接合到三維堆疊式晶片，使熱電接腳與晶片導通孔連接，而晶片內的導通孔及晶片間的微凸塊連接作為熱電元件的冷端電極，則此冷端電極可延展深入堆疊晶片內部並利用導通孔與凸塊材料的高導熱性質，將晶片操作時所產生的熱藉由熱電元件將熱泵離晶片。再者，上述封裝體結構可以彈性使用單一晶圓結構或兩層以上晶圓結構的搭配設計。有鑑於此，本發明各實施例所述的整合熱電元件與晶片的封裝體結構是利用貫穿導孔及/或導電凸塊做為熱電冷端電極，並穿越多層晶片，以達到所欲的散熱效能。應瞭解的是，於上述揭露的實施例中，“貫穿導孔”是必要的構件，而“導電凸塊”是非必要的構件分別如第1B圖和第9圖所代表實施例的整合熱電元件與晶片的封裝體100b和200h所示。
再者，應注意的是，於上述揭露的實施例中，所有的或部分的電性導孔除了電性上的功能外也兼具熱傳的功能。
本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b．．．整合熱電元件與晶片的封裝體
110．．．晶片
115．．．電性導孔
120．．．導電組件
125a、125b．．．導電凸塊
127．．．導電層
130．．．熱電元件
130a．．．第一型熱電構件
130b．．．第二型熱電構件
140．．．載板
145a、145b．．．佈線
200a-200h．．．整合熱電元件與晶片的封裝體
210．．．多層晶片的堆疊體
212．．．多層半導體板
214．．．電性導孔
216．．．導電凸塊
218．．．導電凸塊
220．．．熱電元件
222．．．第一型熱電構件
224．．．第二型熱電構件
226．．．導電層
228．．．導熱板
230．．．熱端基板
232．．．凹穴
240．．．基板
242．．．導電層
244．．．貫通導孔
246．．．銲錫接點
330．．．熱端基板
320．．．額外的熱電元件
322．．．第一型熱電構件
324．．．第二型熱電構件
326．．．導電層
328．．．導電層
342．．．導電層
420．．．熱電元件
422．．．第一型熱電構件
424．．．第二型熱電構件
426、428．．．導電層
第1A和1B圖係顯示根據本發明之一實施例的整合熱電元件與晶片的封裝體的剖面示意圖；以及
第2至9圖顯示根據本發明各實施例的整合熱電元件與晶片的封裝體200a-200g的剖面示意圖。
100a．．．整合熱電元件與晶片的封裝體
110．．．晶片
115．．．電性導孔
120．．．導電組件
125a、125b．．．導電凸塊
127．．．導電層
130．．．熱電元件
130a．．．第一型熱電構件
130b．．．第二型熱電構件
140．．．載板
145a、145b．．．佈線

Claims (23)

  1. 一種整合熱電元件與晶片的封裝體，包括：一晶片具有貫穿其中的一對電性導孔；一導電組件設置於該晶片的一側上與該對電性導孔電性接觸；一熱電元件設置於該晶片的另一側上，且對應於該導電組件；以及一載板設置於該熱電元件上，其中該載板具有一佈線，經該熱電元件、該對電性導孔及該導電組件形成一熱電流通路，將該晶片所產生的熱泵離。
  2. 如申請專利範圍第1項所述之整合熱電元件與晶片的封裝體，其中該熱電元件包括一第一型熱電構件和一第二型熱電構件，分別對應且電性連接該電性導孔。
  3. 如申請專利範圍第1項所述之整合熱電元件與晶片的封裝體，其中該導電組件包括一對導電凸塊分別對應且電性連接該電性導孔，該對導電凸塊是由一導電層連接。
  4. 如申請專利範圍第1項所述之整合熱電元件與晶片的封裝體，其中該晶片為一多層晶片的堆疊體。
  5. 如申請專利範圍第4項所述之整合熱電元件與晶片的封裝體，其中該多層晶片的堆疊體的各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔。
  6. 如申請專利範圍第1項所述之整合熱電元件與晶片的封裝體，其中該載板為一印刷電路板。
  7. 一種整合熱電元件與晶片的封裝體，包括：一基板具有一導電組件設置於該基板上； 一多層晶片的堆疊體設置於該基板上且該與導電組件電性連接，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件設置於該多層晶片的堆疊體上，對應且電性連接該電性導孔；以及一熱端基板設置於該熱電元件上。
  8. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該熱電元件包括一第一型熱電構件和一第二型熱電構件，分別對應且電性連接該電性導孔。
  9. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該導電組件包括一對導電凸塊分別對應且電性連接該電性導孔，該對導電凸塊是由一導電層連接。
  10. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該基板為一印刷電路板。
  11. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該熱端基板為高導熱但電性絕緣的材料。
  12. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該熱端基板包括矽、Al2 O3 、或AlN。
  13. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，其中該熱端基板包括一凹穴，其中熱電元件設置於該凹穴中，並藉由一導熱板與該熱端基板接觸。
  14. 如申請專利範圍第13項所述之整合熱電元件與晶片的封裝體，更包括一導電層設置於相鄰的晶片間，該導電層連接兩導電凸塊，並經電性導孔及該導電組件形成一 熱電流通路。
  15. 如申請專利範圍第7項所述之整合熱電元件與晶片的封裝體，更包括一額外的熱電元件設置於該多層晶片的堆疊體與該基板之間。
  16. 一種整合熱電元件與晶片的封裝體，包括：一基板；一多層晶片的堆疊體設置於該基板之上，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件設置於該多層晶片的堆疊體與該基板之間，對應且電性連接該電性導孔；以及一導電層設置於該多層晶片的堆疊體的另一側上，連接兩電性導孔，並經電性導孔及該熱電元件形成一熱電流通路。
  17. 如申請專利範圍第16項所述之整合熱電元件與晶片的封裝體，其中該熱電元件包括一第一型熱電構件和一第二型熱電構件，分別對應且電性連接該電性導孔。
  18. 如申請專利範圍第16項所述之整合熱電元件與晶片的封裝體，其中該基板為一印刷電路板。
  19. 如申請專利範圍第16項所述之整合熱電元件與晶片的封裝體，其中該基板為一熱端基板。
  20. 一種整合熱電元件與晶片的封裝體，包括：一基板；一多層晶片的堆疊體設置於該基板之上，該多層晶片的堆疊體包括多層晶片堆疊，各晶片具有貫穿其中的電性 導孔，並藉由導電凸塊連接相鄰晶片的電性導孔；一熱電元件包括多個第一型熱電構件和多個第二型熱電構件，分別設置於該多層晶片的堆疊體的上、下側，對應且電性連接該電性導孔；以及一熱端基板設置於該多層晶片的堆疊體之上；其中上述多個第一型熱電構件位於該熱端基板和該多層晶片的堆疊體之間，並由一導電層連接，以及其中上述多個第二型熱電構件位於該基板和該多層晶片的堆疊體之間，並由一導電層連接。
  21. 如申請專利範圍第20項所述之整合熱電元件與晶片的封裝體，其中該基板為一印刷電路板。
  22. 如申請專利範圍第20項所述之整合熱電元件與晶片的封裝體，其中該熱端基板為高導熱但電性絕緣的材料。
  23. 如申請專利範圍第20項所述之整合熱電元件與晶片的封裝體，其中該熱端基板包括矽、Al2 O3 、或AlN。
TW098127816A 2009-08-19 2009-08-19 整合熱電元件與晶片的封裝體 TWI407545B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098127816A TWI407545B (zh) 2009-08-19 2009-08-19 整合熱電元件與晶片的封裝體
US12/849,774 US8546924B2 (en) 2009-08-19 2010-08-03 Package structures for integrating thermoelectric components with stacking chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098127816A TWI407545B (zh) 2009-08-19 2009-08-19 整合熱電元件與晶片的封裝體

Publications (2)

Publication Number Publication Date
TW201108385A TW201108385A (en) 2011-03-01
TWI407545B true TWI407545B (zh) 2013-09-01

Family

ID=43604664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127816A TWI407545B (zh) 2009-08-19 2009-08-19 整合熱電元件與晶片的封裝體

Country Status (2)

Country Link
US (1) US8546924B2 (zh)
TW (1) TWI407545B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101928005B1 (ko) 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
US8933562B2 (en) 2013-01-24 2015-01-13 International Business Machines Corporation In-situ thermoelectric cooling
US9625186B2 (en) * 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
US9847272B2 (en) * 2013-12-23 2017-12-19 Globalfoundries Singapore Pte. Ltd. Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
KR20170019676A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 반도체 장치의 제조 방법
US10043962B2 (en) * 2016-05-05 2018-08-07 Globalfoundries Inc. Thermoelectric cooling using through-silicon vias
US10504816B2 (en) 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
KR102492530B1 (ko) 2018-03-13 2023-01-31 삼성전자주식회사 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
KR20220071399A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈
CN117790445A (zh) * 2022-09-19 2024-03-29 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN118647250B (zh) * 2024-08-13 2024-10-18 珠海硅芯科技有限公司 具有温差发电结构的三维集成电路及其工作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097383A1 (en) * 2003-10-08 2006-05-11 Shriram Ramanathan Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
TW200802741A (en) * 2006-03-30 2008-01-01 Intel Corp Covered devices in a semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190071A (ja) * 1996-12-20 1998-07-21 Aisin Seiki Co Ltd 多段電子冷却装置
US6043982A (en) * 1998-04-01 2000-03-28 Raytheon Company Integrated circuit package having a thermoelectric cooling element therein
US6588217B2 (en) * 2000-12-11 2003-07-08 International Business Machines Corporation Thermoelectric spot coolers for RF and microwave communication integrated circuits
US6588214B2 (en) * 2001-10-09 2003-07-08 Power Systems Mfg, Llc Wear reduction means for a gas turbine combustor transition duct end frame
EP1495498B1 (en) * 2002-04-15 2013-04-10 Nextreme Thermal Solutions, Inc. Thermoelectric device utilizing double-sided peltier junctions
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097383A1 (en) * 2003-10-08 2006-05-11 Shriram Ramanathan Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
TW200802741A (en) * 2006-03-30 2008-01-01 Intel Corp Covered devices in a semiconductor package

Also Published As

Publication number Publication date
US8546924B2 (en) 2013-10-01
US20110042805A1 (en) 2011-02-24
TW201108385A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI407545B (zh) 整合熱電元件與晶片的封裝體
US11133237B2 (en) Package with embedded heat dissipation features
US11417628B2 (en) Method for manufacturing semiconductor structure
KR102005313B1 (ko) 반도체 장치
TWI253701B (en) Bump-less chip package
JP4036764B2 (ja) チップ・オン・チップ・モジュール構造
TWI463633B (zh) 晶片封裝結構
TWI811383B (zh) 半導體封裝
US20070089773A1 (en) Methods of Forming Embedded Thermoelectric Coolers With Adjacent Thermally Conductive Fields and Related Structures
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
KR101428754B1 (ko) 방열 특성이 개선된 반도체 장치
CN108231711B (zh) 半导体存储器件以及具有其的芯片堆叠封装
JP2006210777A (ja) 半導体装置
TW202010072A (zh) 半導體封裝裝置
TW201413894A (zh) 封裝基板及其製法
TW201533882A (zh) 覆晶堆疊封裝
TWI543308B (zh) Electronic packaging structure and its ceramic substrate
TWI290375B (en) Die pad arrangement and bumpless chip package applying the same
TWI584427B (zh) 電子裝置及其電子封裝
JP2009176839A (ja) 半導体素子の放熱構造
CN112447635B (zh) 电子封装件
TWI289914B (en) Bumpless chip package
US7898078B1 (en) Power connector/decoupler integrated in a heat sink
US10790213B2 (en) Heat radiation device, semiconductor package comprising the same, and semiconductor device comprising the same