TWI584427B - 電子裝置及其電子封裝 - Google Patents

電子裝置及其電子封裝 Download PDF

Info

Publication number
TWI584427B
TWI584427B TW104136798A TW104136798A TWI584427B TW I584427 B TWI584427 B TW I584427B TW 104136798 A TW104136798 A TW 104136798A TW 104136798 A TW104136798 A TW 104136798A TW I584427 B TWI584427 B TW I584427B
Authority
TW
Taiwan
Prior art keywords
substrate
electrodes
wafer
electrode
electronic device
Prior art date
Application number
TW104136798A
Other languages
English (en)
Other versions
TW201633473A (zh
Inventor
林孝羲
李嘉炎
蔡欣昌
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201633473A publication Critical patent/TW201633473A/zh
Application granted granted Critical
Publication of TWI584427B publication Critical patent/TWI584427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

電子裝置及其電子封裝
本發明係有關於一種電子封裝，特別係有關於一種具有半導體晶片之電子封裝。
在習知的電子封裝中，半導體晶片具有複數個小尺寸的晶片電極。在習知概念中，半導體晶片必須連接至積體電路承載架之上，該積體電路承載架的底面被連接至印刷電路板。半導體晶片所產生的熱量，從該半導體晶片經過該積體電路承載架至該印刷電路板。習知電子封裝中的散熱路徑十分迂迴，因此習知電子封裝中的散熱效率不佳。
本發明係為了欲解決習知技術之問題而提供之一種電子封裝，包括一基板以及一半導體晶片。基板具有複數個基板電極。半導體晶片設於該基板之上，其中，該半導體晶片包括複數個晶片電極，各自電性連接該基板之該等基板電極。該等基板電極以及該等晶片電極均具有用於彼此接觸之接觸表面，且每一該接觸表面具有一邊比另一邊長。
在一實施例中，該等基板電極以及該等晶片電極的該等接觸表面均為梯形。
在一實施例中，該半導體晶片更包括複數個主動元件，電性連接該等晶片電極。
在一實施例中，該主動元件包括複數個功率轉換器、複數個走線以及通道。
在一實施例中，該基板更包括複數個熱介層孔，連接該等基板電極。
在一實施例中，每一個該基板電極連接有至少一個該熱介層孔。
在一實施例中，每一個該基板電極包括一寬邊以及一窄邊，該窄邊相對於該寬邊。
在一實施例中，該等基板電極中至少一者具有一寬邊鄰接該等基板電極中另一者之窄邊。
在一實施例中，該熱介層孔鄰接該基板電極於一位置，其鄰近該寬邊。
在一實施例中，該半導體晶片的熱量經由該晶片電極、該基板電極以及該熱介層孔，沿一散熱路徑被傳導至該基板，且主散熱路徑為一直線。
在一實施例中，該基板包括複數個走線，該等走線垂直於該等熱介層孔。
在一實施例中，該半導體晶片包括一底面，該等晶片電極突出於該底面。
在一實施例中，該底面包括絕緣材料。
在一實施例中，該底面包括二氧化矽或氮化矽。
在一實施例中，該基板電極之該接觸表面的形狀相同於相對應之晶片電極之該接觸表面的形狀。
在一實施例中，該基板電極的尺寸相似於相對應 之晶片電極的尺寸。
在一實施例中，該基板包括一印刷電路板或一中介層。
在一實施例中，該等晶片電極的厚度大於5μm。
在一實施例中，該半導體晶片於一上側以及一下側的該等電極的熱量，被傳遞至該等基板電極，以由複數個熱介層孔進行散熱。
1、1’‧‧‧電子封裝
101、102‧‧‧基板
110‧‧‧基板電極
111‧‧‧寬邊
112‧‧‧窄邊
120‧‧‧熱介層孔
130‧‧‧走線
201、202‧‧‧半導體晶片
210‧‧‧晶片電極
220‧‧‧底面
230‧‧‧主動元件
G‧‧‧閘極電極
D‧‧‧汲極電極
S‧‧‧源極電極
H‧‧‧熱量
300‧‧‧半導體晶片
310‧‧‧源極
320‧‧‧汲極
330‧‧‧閘極
332、334‧‧‧分隔件
340‧‧‧源極走線
342‧‧‧介層孔
350‧‧‧汲極走線
352‧‧‧介層孔
360‧‧‧源極走線
362‧‧‧介層孔
370‧‧‧汲極走線
372‧‧‧介層孔
380‧‧‧源極電極
382‧‧‧介層孔
384‧‧‧銲料凸點
390‧‧‧汲極電極
392‧‧‧介層孔
410‧‧‧源極電極
420‧‧‧汲極電極
第1圖係顯示本發明第一實施例之電子封裝。
第2圖係顯示本發明第一實施例之基板的細部結構。
第3圖係顯示本發明第一實施例之半導體晶片的細部結構。
第4圖係顯示本發明第一實施例之半導體晶片組成示意圖。
第5圖係顯示本發明第二實施例之電子封裝。
第6圖係顯示本發明第二實施例之基板的細部結構。
第7圖係顯示本發明第二實施例之半導體晶片的細部結構。
第8圖係顯示本發明第二實施例之半導體晶片組成示意圖。
第9圖係顯示本發明實施例半導體晶片之源極走線和汲極走線示意圖。
第10圖係顯示第9圖所示的實施例的俯視平面圖。
第11圖是第9圖實施例的俯視平面圖，其示出了第一互連層，第二互連層和第三互連層中形成的源極電極。
第12圖是第9圖實施例的俯視平面圖，其示出了第一互連層，第二互連層和第三互連層中形成的汲極電極。
第13圖係顯示每一源極電極以及汲極電極被製造為”條狀”，並彼此交錯。
第1圖係顯示本發明第一實施例之電子封裝。參照第1圖，該電子封裝1，包括一基板101以及一半導體晶片201。基板101具有複數個基板電極110。半導體晶片201設於該基板101之上，其中，該半導體晶片201包括複數個晶片電極210，各自電性連接該基板101對應之該等基板電極110。在一實施例中，該基板101包括一印刷電路板或一中介層。
第2圖係顯示本發明第一實施例之基板的細部結構。第3圖係顯示本發明第一實施例之半導體晶片的細部結構。參照第2、3圖，該等基板電極110以及該等晶片電極210均為梯形(trapezoidal)。
第4圖係顯示本發明第一實施例之半導體晶片組成示意圖。參照第4圖，在一實施例中，該半導體晶片201更包括複數個主動元件230，電性連接該等晶片電極210。在一實施例中，該主動元件包括複數個功率轉換器。參照第3圖，該晶片電極210包括閘極電極G、源極電極S以及汲極電極D。在一實施例中，該等源極電極S以及該等汲極電極D彼此交錯排列。在一實施例中，該等晶片電極210的厚度大於5μm。
參照第2圖，該基板101更包括複數個熱介層孔120，連接該等基板電極110。在一實施例中，每一個基板電極110連接至少一個該熱介層孔120。
參照第2圖，每一個該基板電極110包括一寬邊111 以及一窄邊112，該窄邊112相對於該寬邊111配置。須說明此所謂”寬”與”窄”是邊長比較的概念。該等基板電極110中之至少一者具有一寬邊111，該寬邊111鄰接該等基板電極110中之另一者的窄邊112。在一實施例中，該寬邊111的寬度大於150μm。在一實施例中，該寬邊111平行於該窄邊112。
參照第2圖，在一實施例中，該熱介層孔120鄰接該基板電極110於一位置，其鄰近該寬邊111。
參照第1圖，應用本發明之第一實施例，該半導體晶片201所產生的熱量H被傳導至該基板101，該熱量H是經由該晶片電極210、該基板電極110以及該熱介層孔120，沿一散熱路徑而傳遞，且該散熱的主要路徑為一直線。
參照第1、2圖，該基板101包括複數個走線130，該等走線130大致垂直於該等熱介層孔120。
參照第1、2圖，在一實施例中，該等基板電極110透過電鍍形成於該基板101。
參照第1圖，在一實施例中，該半導體晶片201包括一底面220，該等晶片電極210突出於該底面220。在一實施例中，該底面220包括絕緣材料。在一實施例中，該底面包括二氧化矽(SiO2)或氮化矽(SiNX)。
參照第2、3圖，該基板電極110的形狀大致相同於相對應之晶片電極210的形狀。在一實施例中，該基板電極110的尺寸相似於相對應之晶片電極210的尺寸。
第5圖係顯示本發明第二實施例之電子封裝。參照第5圖，該電子封裝1’，包括一基板102以及一半導體晶片202。 基板102具有複數個基板電極110。半導體晶片202設於該基板102之上，其中，該半導體晶片202包括複數個晶片電極210，各自電性連接該基板102對應之該等基板電極110。在一實施例中，該基板102包括一印刷電路板或一中介層。
第6圖係顯示本發明第二實施例之基板的細部結構。第7圖係顯示本發明第二實施例之半導體晶片的細部結構。參照第6、7圖，該等基板電極110以及該等晶片電極210均為梯形(trapezoidal)。
第8圖係顯示本發明第二實施例之半導體晶片組成示意圖。參照第8圖，在一實施例中，該半導體晶片202更包括複數個主動元件230，電性連接該等晶片電極210。在一實施例中，該主動元件包括複數個功率轉換器。參照第7圖，該晶片電極210包括閘極電極G、源極電極S以及汲極電極D。在一實施例中，該等源極電極S以及該等汲極電極D彼此交錯排列。在一實施例中，該等晶片電極210的厚度大於5μm。
參照第6圖，該基板102更包括複數個熱介層孔120，連接該等基板電極110。在一實施例中，每一個基板電極110連接至少一個該熱介層孔120。
參照第6圖，每一個該基板電極110包括一寬邊111以及一窄邊112，該窄邊112相對於該寬邊111配置，須說明此所謂”寬”與”窄”是邊長比較的概念。該等基板電極110中之至少一者具有一寬邊111，該寬邊111鄰接該等基板電極110中之另一者的窄邊112。在一實施例中，該寬邊111的寬度大於150μm。在一實施例中，該寬邊111平行於該窄邊112。
參照第6圖，在一實施例中，該熱介層孔120鄰接該基板電極110於一位置，其鄰近該寬邊111。
參照第5圖，應用本發明之第二實施例，該半導體晶片202所產生的熱量H被傳導至該基板102，該熱量H是經由該晶片電極210、該基板電極110以及該熱介層孔120，沿一散熱路徑而傳遞，且該散熱的主要路徑為一直線。
參照第5、6圖，該基板102包括複數個走線130，該等走線130大致垂直於該等熱介層孔120。
參照第5、6圖，在一實施例中，該等基板電極110透過電鍍形成於該基板102。
參照第5圖，在一實施例中，該半導體晶片201包括一底面220，該等晶片電極210突出於該底面220。在一實施例中，該底面220包括絕緣材料。在一實施例中，該底面包括二氧化矽(SiO2)或氮化矽(SiNX)。
參照第6、7圖，該基板電極110的形狀大致相同於相對應之晶片電極210的形狀。在一實施例中，該基板電極110的尺寸相似於相對應之晶片電極的尺寸。其中，具有大尺寸之晶片電極的半導體晶片之細部結構則詳述如下。
第9圖係顯示半導體晶片之源極走線和汲極走線示意圖。參照第9圖，一部份之半導體晶片300具有兩源極310以及一汲極320。在一實施例中，該半導體晶片裝置300則以P基板305顯示。在另一實施例中，P基板305沈積於另一P基板(未顯示)之上。源極310以及汲極320較佳以n型摻雜植入於P基板305。
如第9圖所顯示的，閘極330包括複數個多晶矽閘極於二氧化矽(SiO2)或氮化矽(Si3N4)的絕緣層(未顯示)，且置於源極310和汲極320之間。鄰近閘極330的是分隔件332以及334，較佳包括二氧化矽或氮化矽，並部分延伸覆蓋源極310以及汲極320。源極走線340和汲極走線350上形成一第一互連層，並且最好由金屬製成。當然，也可以使用其它導電材料。特別是，多個源極310透過介層孔342連接源極走線340。在一實施例中，源極走線340較佳大致正交於源極310和汲極320。
第9圖係顯示源極走線360和汲極走線370形成於第二互連層，較佳由金屬製成。當然，也可以使用其它導電材料。源極走線360透過介層孔362連接源極走線340。在一實施例中，源極走線360較佳大致平行於源極310。
汲極走線350透過介層孔372連接汲極走線370。較佳的，汲極走線370大致平行於汲極320。
類似於第一互連層中，只有一個源極走線360和一個汲極走線370分別被標示，但在較佳的實施方案中，多個源極走線360和多個汲極走線370將被使用，並且，較佳的，該等源極走線360及該等汲極走線370彼此交錯。
第9圖係顯示源極電極380形成於第三互連層，較佳地，其係由金屬製成。當然，也可以使用其它導電材料。源極電極380透過介層孔382連接源極走線360。焊料凸點384形成於源極電極380，這些焊料凸點384提供源級310、汲極320以及閘極330與外部電路之間的電性連接。
在一較佳實施例中，介層孔(例如，上述介層孔 342、352、362、372、382)形成導電連接，並較佳包括鎢。當然，也可以使用其它導電材料。
第10圖係顯示第9圖所示的實施例的俯視平面圖。參照第10圖，其顯示了額外的源極310，汲極320和第一層互連源極走線340和汲極走線350。源極310及汲極320具有大致垂直的方位，而源極走線340和汲極走線350具有大致水平的方位。介層孔342和352分別將源極走線340和汲極走線350連接至源極310及汲極320。應當指出的是，雖然第10圖，舉例來說，示出了在一個點連接使用兩個介層孔，然而，單一介層孔也可以被使用，如第11圖所示。或者，多於兩個介孔層，如第9圖顯示的介層孔382。
第11圖是第9圖實施例的俯視平面圖，其示出了第一互連層，第二互連層和第三互連層中形成的源極電極。詳細言之，第一互連層形成源極走線340和汲極走線350，第二互連層形成源極走線360和汲極走線370，第三互連層中形成源極電極380(輪廓形式)。
源極走線340和汲極走線350在基本上係以水平方向佈置的。源極走線360覆蓋源極走線340，彼此並使用介層孔362相互連接。汲極走線370覆蓋汲極走線350，彼此並使用介層孔372相互連接。第11圖之源極電極380覆蓋源極走線360和汲極走線370，然而，僅透過介層孔382連接至源極走線360。
第12圖是第9圖實施例的俯視平面圖，其示出了第一互連層，第二互連層和第三互連層中形成的汲極電極。詳細言之，第一互連層形成源極走線340和汲極走線350，第二互連 層形成源極走線360和汲極走線370，第三互連層中形成汲極電極390(輪廓形式)。
源極走線340和汲極走線350在基本上係以水平方向佈置的。源極走線360覆蓋源極走線340，彼此並使用介層孔362相互連接。汲極走線370覆蓋汲極走線350，彼此並使用介層孔372相互連接。汲極電極390覆蓋源極走線360和汲極走線370，然而，僅透過介層孔392連接至汲極走線370。
第13圖係顯示每一源極電極以及汲極電極被製造為”條狀”，並彼此交錯。在一較佳實施例中，閘極電極430被設於縮短的源極電極410或縮短的汲極電極420。
應用本發明實施例之電子封裝，晶片電極充分接觸基板電極。該半導體晶片的熱量被傳導至該基板，該熱量經由該晶片電極、該基板電極以及該熱介層孔，沿一散熱路徑而傳導，且該散熱的主要路徑為一直線。因此散熱路徑被簡化，且電子封裝的散熱效率被改善。
雖然本發明已以具體之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技術者，在不脫離本發明之精神和範圍內，仍可作些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧電子封裝
101‧‧‧基板
110‧‧‧基板電極
120‧‧‧熱介層孔
130‧‧‧走線
201‧‧‧半導體晶片
210‧‧‧晶片電極
230‧‧‧主動元件
H‧‧‧熱量

Claims (36)

  1. 一種電子封裝，包括：一基板，具有複數個基板電極；以及一半導體晶片，設於該基板之上，其中，該半導體晶片包括複數個晶片電極，各自電性連接該基板之該等基板電極，其中，該等基板電極以及該等晶片電極均具有用於彼此接觸之接觸表面，且每一該接觸表面具有一邊比另一邊長。
  2. 如申請專利範圍第1項所述之電子封裝，其中，該等基板電極以及該等晶片電極的該等接觸表面均為梯形。
  3. 如申請專利範圍第1項所述之電子封裝，其中，該半導體晶片更包括複數個主動元件，電性連接該等晶片電極。
  4. 如申請專利範圍第3項所述之電子封裝，其中，該主動元件包括複數個功率轉換器。
  5. 如申請專利範圍第1項所述之電子封裝，其中，該基板更包括複數個熱介層孔，連接該等基板電極。
  6. 如申請專利範圍第5項所述之電子封裝，其中，每一個該基板電極連接有至少一個該熱介層孔。
  7. 如申請專利範圍第5項所述之電子封裝，其中，每一個該基板電極包括一寬邊以及一窄邊，該窄邊相對於該寬邊。
  8. 如申請專利範圍第7項所述之電子封裝，其中，該等基板電極中至少一者具有一寬邊鄰接該等基板電極中另一者之窄邊。
  9. 如申請專利範圍第7項所述之電子封裝，其中，該熱介層孔鄰接該基板電極於一位置，其鄰近該寬邊。
  10. 如申請專利範圍第5項所述之電子封裝，其中，該半導體晶片的熱量經由該晶片電極、該基板電極以及該熱介層孔，沿一散熱路徑被傳導至該基板，且主散熱路徑為一直線。
  11. 如申請專利範圍第10項所述之電子封裝，其中，該基板包括複數個走線，該等走線垂直於該等熱介層孔。
  12. 如申請專利範圍第1項所述之電子封裝，其中，該半導體晶片包括一底面，該等晶片電極突出於該底面。
  13. 如申請專利範圍第12項所述之電子封裝，其中，該底面包括絕緣材料。
  14. 如申請專利範圍第12項所述之電子封裝，其中，該底面包括二氧化矽或氮化矽。
  15. 如申請專利範圍第1項所述之電子封裝，其中，該基板電極之該接觸表面的形狀相同於相對應之晶片電極之該接觸表面的形狀。
  16. 如申請專利範圍第15項所述之電子封裝，其中，該基板電極的尺寸相似於相對應之晶片電極的尺寸。
  17. 如申請專利範圍第1項所述之電子封裝，其中，該基板包括一印刷電路板或一中介層。
  18. 如申請專利範圍第1項所述之電子封裝，其中，該等晶片電極的厚度大於5μm。
  19. 如申請專利範圍第1項所述之電子封裝，其中，該半導 體晶片於一上側以及一下側的該等電極的熱量，被傳遞至該等基板電極，以由複數個熱介層孔進行散熱。
  20. 一種電子裝置，包括：一基板，具有複數個基板電極，其中，該基板包括一印刷電路板；以及一半導體晶片，設於該基板之上，其中，該半導體晶片包括複數個晶片電極，各自電性連接該基板之該等基板電極，該等基板電極以及該等晶片電極均具有用於彼此接觸且形狀相同之接觸表面。
  21. 如申請專利範圍第20項所述之電子裝置，其中，該半導體晶片更包括複數個主動元件，電性連接該等晶片電極。
  22. 如申請專利範圍第21項所述之電子裝置，其中，該主動元件包括複數個功率轉換器。
  23. 如申請專利範圍第20項所述之電子裝置，其中，該基板更包括複數個熱介層孔，連接該等基板電極。
  24. 如申請專利範圍第23項所述之電子裝置，其中，每一個該基板電極連接有至少一個該熱介層孔。
  25. 如申請專利範圍第23項所述之電子裝置，其中，每一個該基板電極包括一寬邊以及一窄邊，該窄邊相對於該寬邊。
  26. 如申請專利範圍第25項所述之電子裝置，其中，該等基板電極中至少一者具有一寬邊鄰接該等基板電極中另一者之窄邊。
  27. 如申請專利範圍第25項所述之電子裝置，其中，該熱介 層孔鄰接該基板電極於一位置，其鄰近該寬邊。
  28. 如申請專利範圍第23項所述之電子裝置，其中，該半導體晶片的熱量經由該晶片電極、該基板電極以及該熱介層孔，沿一散熱路徑被傳導至該基板，且主散熱路徑為一直線。
  29. 如申請專利範圍第28項所述之電子裝置，其中，該基板包括複數個走線，該等走線垂直於該等熱介層孔。
  30. 如申請專利範圍第20項所述之電子裝置，其中，該半導體晶片包括一底面，該等晶片電極突出於該底面。
  31. 如申請專利範圍第30項所述之電子裝置，其中，該底面包括絕緣材料。
  32. 如申請專利範圍第30項所述之電子裝置，其中，該底面包括二氧化矽或氮化矽。
  33. 如申請專利範圍第20項所述之電子裝置，其中，該基板電極的形狀相同於相對應之晶片電極的形狀。
  34. 如申請專利範圍第33項所述之電子裝置，其中，該基板電極的尺寸相似於相對應之晶片電極的尺寸。
  35. 如申請專利範圍第20項所述之電子裝置，其中，該等晶片電極的厚度大於5μm。
  36. 如申請專利範圍第20項所述之電子裝置，其中，該等接觸表面為梯形。
TW104136798A 2015-03-04 2015-11-09 電子裝置及其電子封裝 TWI584427B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/638,440 US20160260660A1 (en) 2015-03-04 2015-03-04 Electronic device and electronic package thereof

Publications (2)

Publication Number Publication Date
TW201633473A TW201633473A (zh) 2016-09-16
TWI584427B true TWI584427B (zh) 2017-05-21

Family

ID=52807561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136798A TWI584427B (zh) 2015-03-04 2015-11-09 電子裝置及其電子封裝

Country Status (4)

Country Link
US (1) US20160260660A1 (zh)
EP (1) EP3065171A3 (zh)
CN (1) CN105938820B (zh)
TW (1) TWI584427B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083894B2 (en) * 2015-12-17 2018-09-25 International Business Machines Corporation Integrated die paddle structures for bottom terminated components
CN110793562B (zh) * 2019-11-07 2021-07-06 浪潮集团有限公司 一种金刚石传感器测试用探测器模块封装结构及方法
TWI760711B (zh) * 2020-03-17 2022-04-11 瑞昱半導體股份有限公司 積體電路裝置
CN113451264B (zh) * 2020-03-24 2024-05-31 瑞昱半导体股份有限公司 集成电路装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493362B (en) * 1999-03-16 2002-07-01 Casio Computer Co Ltd Electronic component connection terminal construction
TW201351730A (zh) * 2012-06-04 2013-12-16 Toshiba Kk 元件模組

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JP2996641B2 (ja) * 1997-04-16 2000-01-11 松下電器産業株式会社 高周波半導体装置及びその製造方法
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US6020560A (en) * 1997-12-10 2000-02-01 Raychem Corporation Flashover protection cover for electrical power lines
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
KR100968278B1 (ko) * 2008-03-28 2010-07-06 삼성전기주식회사 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
US8569092B2 (en) * 2009-12-28 2013-10-29 General Electric Company Method for fabricating a microelectromechanical sensor with a piezoresistive type readout
US8823405B1 (en) * 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
US8847391B2 (en) * 2012-07-09 2014-09-30 Qualcomm Incorporated Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
KR101936039B1 (ko) * 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
US9536850B2 (en) * 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493362B (en) * 1999-03-16 2002-07-01 Casio Computer Co Ltd Electronic component connection terminal construction
TW201351730A (zh) * 2012-06-04 2013-12-16 Toshiba Kk 元件模組

Also Published As

Publication number Publication date
EP3065171A2 (en) 2016-09-07
CN105938820A (zh) 2016-09-14
TW201633473A (zh) 2016-09-16
EP3065171A3 (en) 2016-12-21
CN105938820B (zh) 2019-02-19
US20160260660A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
TWI540722B (zh) 異質接面雙極電晶體佈局結構
JP6110734B2 (ja) 半導体装置
TWI407545B (zh) 整合熱電元件與晶片的封裝體
TWI584427B (zh) 電子裝置及其電子封裝
TWI483365B (zh) 封裝基板及其製法
US9559056B2 (en) Electronic component
JP2006210777A (ja) 半導体装置
KR101428754B1 (ko) 방열 특성이 개선된 반도체 장치
US9768092B2 (en) Carrier package and carrier with plural heat conductors
US20180308833A1 (en) Semiconductor device
TWI543308B (zh) Electronic packaging structure and its ceramic substrate
JP2016012650A (ja) 半導体装置
US10790213B2 (en) Heat radiation device, semiconductor package comprising the same, and semiconductor device comprising the same
TWI704858B (zh) 電子模組
TWI548050B (zh) 封裝結構及其製法與封裝基板
US9953902B2 (en) Semiconductor device including semiconductor chips electrically connected via a metal plate
TWI569339B (zh) 封裝結構之製法及其封裝基板
JP2021048262A (ja) 半導体装置
TWI504320B (zh) 線路結構及其製法
JP3818310B2 (ja) 多層基板
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
TWI528518B (zh) 基板結構與半導體封裝件
JP2012080145A (ja) 半導体装置
US10903136B2 (en) Package structure having a plurality of insulating layers
JP2023163856A (ja) 半導体装置