CN102034805B - 整合热电组件与芯片的封装体 - Google Patents

整合热电组件与芯片的封装体 Download PDF

Info

Publication number
CN102034805B
CN102034805B CN 200910178643 CN200910178643A CN102034805B CN 102034805 B CN102034805 B CN 102034805B CN 200910178643 CN200910178643 CN 200910178643 CN 200910178643 A CN200910178643 A CN 200910178643A CN 102034805 B CN102034805 B CN 102034805B
Authority
CN
China
Prior art keywords
chip
thermoelectric
guide hole
thermoelectric components
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910178643
Other languages
English (en)
Other versions
CN102034805A (zh
Inventor
余致广
刘君恺
谭瑞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 200910178643 priority Critical patent/CN102034805B/zh
Publication of CN102034805A publication Critical patent/CN102034805A/zh
Application granted granted Critical
Publication of CN102034805B publication Critical patent/CN102034805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种整合热电组件与芯片的封装体，包括一芯片具有贯穿其中的电性导孔，一导电组件设置于该芯片的一侧上与该对电性导孔电性接触，一热电组件设置于该芯片的另一侧上，且对应于该导电组件，一载板设置于该热电组件上。该载板具有一布线，经该热电组件、该对电性导孔及该导电组件形成一热电流通路，将该芯片所产生的热泵离。

Description

整合热电组件与芯片的封装体
技术领域
本发明涉及一种整合热电组件与芯片的封装体，特别是涉及一种整合主动式热电组件与三维堆叠式芯片组的封装装置。
背景技术
电子组件封装制作工艺未来的趋势将朝向高功率、高密度、低成本、与高精密度制作工艺发展。例如，三维堆叠式集成电路(3D stacked IC)芯片的技术最关键的挑战之一就是热的问题。在三维堆叠式芯片内，形成局部高温区域与热点(hot spot)，造成温度与应力集中现象，并衍生热应力问题，进而影响其产品可靠度，成为三维堆叠式芯片技术的瓶颈。
根据许多背景技术的研究显示，芯片内部热点问题会造成IC的散热组件散热需求大幅提升，使得散热组件的热阻值需要更为降低，造成严重的散热问题。尤其是，在三维堆叠式芯片中，由于芯片堆叠时发热密度累积，所以单位面积所产生的热量也加大，造成更为严重的散热问题。因此，如何在三维堆叠式芯片内细微的尺度中将芯片产生的热迅速导出是很重要的议题。
发明内容
为达到上述目的，本发明提供一种整合热电组件与芯片的封装体，包括：一芯片具有贯穿其中的一对电性导孔；一导电组件设置于该芯片的一侧上与该对电性导孔电性接触；一热电组件设置于该芯片的另一侧上，且对应于该导电组件；以及一载板设置于该热电组件上，其中该载板具有一布线，经该热电组件、该对电性导孔及该导电组件形成一热电流通路，将该芯片所产生的热泵离。
本发明另提供一种整合热电组件与芯片的封装体，包括：一基板具有一导电组件设置于基板上；一多层芯片的堆叠体于设置该基板上且该与导电组件电连接，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；一热电组件设置于该多层芯片的堆叠体上，对应且电连接该电性导孔；以及一热端基板设置于该热电组件上。
本发明又提供一种整合热电组件与芯片的封装体，包括：一基板；一多层芯片的堆叠体于设置该基板之上，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；一热电组件设置于该多层芯片的堆叠体与该基板之间，对应且电连接该电性导孔；以及一导电层设置于该多层芯片的堆叠体的另一侧上，连接两电性导孔，并经导电凸块形成一热电流通路。
本发明再提供一种整合热电组件与芯片的封装体，包括：一基板；一多层芯片的堆叠体于设置该基板之上，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；一热电组件包括多个第一型热电构件和多个第二型热电构件，分别设置于该多层芯片的堆叠体的上、下侧，对应且电连接该电性导孔；以及一热端基板设置于该多层芯片的堆叠体之上；其中上述多个第一型热电构件位于该热端基板和该多层芯片的堆叠体之间，并由一导电层连接，以及其中上述多个第二型热电构件位于该基板和该多层芯片的堆叠体之间，并由一导电层连接。
为使本发明能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下：
附图说明
图1A和图1B是显示根据本发明的一实施例的整合热电组件与芯片的封装体的剖面示意图；以及
图2至图9显示根据本发明各实施例的整合热电组件与芯片的封装体200a-200g的剖面示意图。
主要组件符号说明
100a、100b～整合热电组件与芯片的封装体；
110～芯片；
115～电性导孔；
120～导电组件；
125a、125b～导电凸块；
127～导电层；
130～热电组件；
130a～第一型热电构件；
130b～第二型热电构件；
140～载板；
145a、145b～布线；
200a-200h～整合热电组件与芯片的封装体；
210～多层芯片的堆叠体；
212～半导体板；
214～电性导孔；
216～导电凸块；
218～导电凸块；
220～热电组件；
222～第一型热电构件；
224～第二型热电构件；
226～导电层；
228～导热板；
230～热端基板；
232～凹穴；
240～基板；
242～导电层；
244～贯通导孔；
246～焊接点；
330～热端基板；
320～额外的热电组件；
322～第一型热电构件；
324～第二型热电构件；
326～导电层；
328～导电层；
342～导电层；
420～热电组件；
422～第一型热电构件；
424～第二型热电构件；
426、428～导电层。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各组件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的组件，为所属技术领域中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
根据本发明的主要特征及样态，在一实施例中，提供一种整合主动式散热结构与三维堆叠式芯片的封装结构，可通过贯穿芯片的导通孔及与各芯片之间的微凸块结构作为热电组件的冷端电极，在操作时，将芯片内部或局部所产生的热通过热电组件将热泵离芯片堆叠。在另一实施例中，所述热电组件在操作状态下会形成冷端与热端，通过与热电接脚联接的“电性导孔”、“微凸块结构”以及“导电组件”形成冷端回路。
图1A和图1B是显示根据本发明的一实施例的整合热电组件与芯片的封装体的剖面示意图。请参阅图1A，一整合热电组件与芯片的封装体100a，包括一芯片110，例如形成集成电路组件的硅晶片，具有贯穿其中的一或多个电性导孔115，例如贯穿芯片的导通孔(trough silicon via，简称TSV)。一导电组件120包括一对导电凸块125a、125b分别对应且电连接该电性导孔115。在一实施例中，该对导电凸块125a、125b是由一导电层127连接设置于该芯片110的一侧上与电性导孔115电性接触。一热电组件130包括一第一型热电构件130a和一第二型热电构件130b设置于该芯片110的另一侧上，且对应于该导电组件120。在一实施例中，该第一和第二型热电构件130a、130b(例如分别为N-型半导体组件和P-型半导体组件，或二者互换)分别地对应且电连接电性导孔115。一载板140例如一印刷电路板设置于热电组件130上，该载板140上具有布线145a、145b，经该热电组件130、该对电性导孔115及该导电组件120形成一热电流通路(沿箭头标示方向所示)，将该芯片所产生的热泵离。应了解的是，在操作时载板140做为热端基板，应具有高导热但电性绝缘的特性。
图2至图9显示根据本发明各实施例的整合热电组件与芯片的封装体200a-200h的剖面示意图。在一些实施例中，利用贯穿芯片的导通孔和各芯片间的微凸块构成电连接结构，相互间以串联或并联的形式配置，以做为热电组件的冷端电极，并将此冷端电极延展至芯片内部降低堆叠芯片的高温或将堆叠芯片内发热不均匀所造成的热点(hot spot)消除，如图2至图8所示。在其它实施例中，利用贯穿芯片的导通孔和各芯片间的微凸块构成电连接结构，将芯片所产生的热由垂直方向直接泵出到下方封装基板或上方散热片，如图2至图8。在其它实施例中，可以视三维堆叠式芯片的堆叠数、发热量考量等实际应用需求，将热电组件弹性设计成单一晶片(one wafer)结构，如图2-图6所示，或者设计成双层晶片(two wafer)结构，如图7、图8所示的配置。
请参阅图2，其为一种整合热电组件与芯片的封装体200a，包括一基板240，例如一印刷电路板。基板240刻包括导电层242(例如布线)在其上，并供贯通导孔244与背面的焊接点246电性接触，进而连接外界电路。一导电组件包括多个导电凸块218设置于基板240上。
一多层芯片的堆叠体210于设置该基板240上且该与导电组件电连接。该多层芯片的堆叠体210包括多层半导体板212构成的芯片堆叠，各芯片具有贯穿其中的电性导孔214(例如TSV)，并通过导电凸块216连接相邻芯片的电性导孔214。一热电组件220设置于该多层芯片的堆叠体210上，对应且电连接该电性导孔214。例如，热电组件220包括一第一型热电构件222(例如N-型半导体组件)和一第二型热电构件224(例如P-型半导体组件)，并由一导电层226构成一导电回路，做为热电流通路，将该芯片所产生的热泵离。在一实施例中，一热端基板230设置于该热电组件220上。热端基板230可以使用如Si、Al2O3、AlN等的高导热但电性绝缘的材料。
请参阅图3，整合热电组件与芯片的封装体200b的结构实质上与图2实施例的封装体200a相似，在此使用相同的标号表示相同的构件，为求简明之故，并省略相同构造的详细叙述。不同之处在于，热端基板330包括一凹穴232，热电组件220设置于该凹穴232中，并通过一导热板228与该热端基板接触的凹入表面直接接触。在一实施例中，导热板228可以使用如Si、Al2O3、AlN等的高导热但电性绝缘的材料。在其它实施例中，请参阅图4，一导电层342设置于任意相邻的芯片间，此导电层342连接两导电凸块216，并经电性导孔及该导电组件形成一热电流回路，使该回路做为热电组件的冷端电极回路，可将多层芯片的堆叠体210内局部的热有效地导出。
根据本发明实施例，热电组件220不限设置于多层芯片的堆叠体210和热端基板230之间。例如在其它实施例中，可更包括一额外的热电组件320包括一第一型热电构件322(例如N-型半导体组件)和一第二型热电构件324(例如P-型半导体组件)，并由一导电层326构成一导电回路，设置于该多层芯片的堆叠体210与基板240之间，如图7所示的整合热电组件与芯片的封装体200f所示。
请参阅图5，整合热电组件与芯片的封装体200d包括一基板240，例如一印刷电路板。一多层芯片的堆叠体210于设置该基板240之上。多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔。一热电组件220设置于该多层芯片的堆叠体210与基板240之间。热电组件220包括一第一型热电构件222(例如N-型半导体组件)和一第二型热电构件224(例如P-型半导体组件)，并由一导电层226(例如基板240上的布线)构成一导电回路。第一和第二型热电构件222和224对应且电连接电性导孔214。一导电层328设置于该多层芯片的堆叠体210的另一侧上，连接两电性导孔214，并经电性导孔及该导电组件形成一热电流通路，使该热电流通路做为热电组件的冷端电极通路。在此实施例中，由于基板214本身可做为一热端基板，因此可省略先前实施例所述的热端基板230，降低封装体的厚度。再者，可选择性地制作导电层328于局部区域的电性导孔214间，使得热电组件的冷端电极通路仅通过该多层芯片的堆叠体210内的局部区域，如图6所示的封装体200e所示。
应注意的是，以上图3、图4、图6所揭露实施例的封装体200b、200c、200e存在有两种电性回路，其一为热电组件所使用的回路，另一为芯片本身电性所需的回路。
请参阅图8，整合热电组件与芯片的封装体200g包括一基板240，例如一印刷电路板。一多层芯片的堆叠体210于设置该基板之上，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔。一热电组件420包括多个第一型热电构件422和多个第二型热电构件424，分别设置于该多层芯片的堆叠体210的上、下侧，对应且电连接该电性导孔214。一热端基板230设置于该多层芯片的堆叠体210之上。上述多个第一型热电构件422位于热端基板230和多层芯片的堆叠体210之间，并由一导电层426连接，以及上述多个第二型热电构件424位于基板240和多层芯片的堆叠体210之间，并由一导电层428连接。热端基板可以使用如Si、Al2O3、AlN等的高导热但电性绝缘的材料。
应注意的是，在上述实施例中所述的整合热电组件与芯片的封装体结构是利用热电组件的热端基板的一面制作出热电接脚电连接所需的电极，并在电极上成长或接合p型及n型热电接脚，而后将此结构对位并接合到三维堆叠式芯片，使热电接脚与芯片导通孔连接，而芯片内的导通孔及芯片间的微凸块连接作为热电组件的冷端电极，则此冷端电极可延展深入堆叠芯片内部并利用导通孔与凸块材料的高导热性质，将芯片操作时所产生的热通过热电组件将热泵离芯片。再者，上述封装体结构可以弹性使用单一晶片结构或两层以上晶片结构的搭配设计。有鉴于此，本发明各实施例所述的整合热电组件与芯片的封装体结构是利用贯穿导孔及/或导电凸块做为热电冷端电极，并穿越多层芯片，以达到所欲的散热效能。应了解的是，在上述揭露的实施例中，“贯穿导孔”是必要的构件，而“导电凸块”是非必要的构件分别如图1B和图9所代表实施例的整合热电组件与芯片的封装体100b和200h所示。
再者，应注意的是，在上述揭露的实施例中，所有的或部分的电性导孔除了电性上的功能外也兼具热传的功能。
虽然，以上各种实施例揭露了本发明，然而其并非用以限定本发明的范围，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可做些许的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (18)

1.一种整合热电组件与芯片的封装体，包括：
芯片，具有贯穿其中的一对电性导孔；
导电组件，设置于该芯片的一侧上，且与该对电性导孔电性接触；
热电组件，设置于该芯片的另一侧上，且对应于该导电组件；以及
载板，设置于该热电组件上，其中该载板具有一布线，经该热电组件、该对电性导孔及该导电组件形成一热电流通路，将该芯片所产生的热泵离，其中该热电组件包括第一型热电构件和第二型热电构件，分别对应且电连接该电性导孔。
2.如权利要求1所述的整合热电组件与芯片的封装体，其中该导电组件包括一对导电凸块分别对应且电连接该电性导孔，该对导电凸块是由导电层连接。
3.如权利要求1所述的整合热电组件与芯片的封装体，其中该芯片为多层芯片的堆叠体。
4.如权利要求1所述的整合热电组件与芯片的封装体，其中该多层芯片的堆叠体的各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔。
5.如权利要求1所述的整合热电组件与芯片的封装体，其中该载板为一印刷电路板。
6.一种整合热电组件与芯片的封装体，包括：
基板，具有导电组件，设置于该基板上；
多层芯片的堆叠体，设置于该基板上且该与导电组件电连接，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；
热电组件，设置于该多层芯片的堆叠体上，对应且电连接该电性导孔；以及
热端基板，设置于该热电组件上，其中该热电组件包括第一型热电构件和第二型热电构件，分别对应且电连接该电性导孔。
7.如权利要求6所述的整合热电组件与芯片的封装体，其中该导电组件包括一对导电凸块，分别对应且电连接该电性导孔，该对导电凸块是由一导电层连接。
8.如权利要求6所述的整合热电组件与芯片的封装体，其中该基板为印刷电路板。
9.如权利要求6所述的整合热电组件与芯片的封装体，其中该热端基板包括硅、Al2O3、或AlN。
10.如权利要求6所述的整合热电组件与芯片的封装体，其中该热端基板包括凹穴，其中热电组件设置于该凹穴中，并通过导热板与该热端基板接触。
11.如权利要求10所述的整合热电组件与芯片的封装体，还包括导电层，设置于相邻的芯片间，该导电层连接两导电凸块，并经电性导孔及该导电组件形成一热电流通路。
12.如权利要求6所述的整合热电组件与芯片的封装体，还包括额外的热电组件，设置于该多层芯片的堆叠体与该基板之间。
13.一种整合热电组件与芯片的封装体，包括：
基板；
多层芯片的堆叠体，设置于该基板之上，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；
热电组件，设置于该多层芯片的堆叠体与该基板之间，对应且电连接该电性导孔；以及
导电层，设置于该多层芯片的堆叠体的另一侧上，连接两电性导孔，并经电性导孔及该导电组件形成一热电流通路，其中该热电组件包括第一型热电构件和第二型热电构件，分别对应且电连接该电性导孔。
14.如权利要求13所述的整合热电组件与芯片的封装体，其中该基板为印刷电路板。
15.如权利要求13所述的整合热电组件与芯片的封装体，其中该基板为热端基板。
16.一种整合热电组件与芯片的封装体，包括：
基板；
多层芯片的堆叠体，设置于该基板之上，该多层芯片的堆叠体包括多层芯片堆叠，各芯片具有贯穿其中的电性导孔，并通过导电凸块连接相邻芯片的电性导孔；
热电组件，包括多个第一型热电构件和多个第二型热电构件，分别设置于该多层芯片的堆叠体的上、下侧，对应且电连接该电性导孔；以及
热端基板，设置于该多层芯片的堆叠体之上；
其中上述多个第一型热电构件位于该热端基板和该多层芯片的堆叠体之间，并由一导电层连接，以及其中上述多个第二型热电构件位于该基板和该多层芯片的堆叠体之间，并由一导电层连接。
17.如权利要求16所述的整合热电组件与芯片的封装体，其中该基板为印刷电路板。
18.如权利要求16所述的整合热电组件与芯片的封装体，其中该热端基板包括硅、Al2O3、或AlN。
CN 200910178643 2009-09-24 2009-09-24 整合热电组件与芯片的封装体 Active CN102034805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910178643 CN102034805B (zh) 2009-09-24 2009-09-24 整合热电组件与芯片的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910178643 CN102034805B (zh) 2009-09-24 2009-09-24 整合热电组件与芯片的封装体

Publications (2)

Publication Number Publication Date
CN102034805A CN102034805A (zh) 2011-04-27
CN102034805B true CN102034805B (zh) 2012-12-26

Family

ID=43887461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910178643 Active CN102034805B (zh) 2009-09-24 2009-09-24 整合热电组件与芯片的封装体

Country Status (1)

Country Link
CN (1) CN102034805B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9625186B2 (en) * 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
KR20160094683A (ko) * 2015-02-02 2016-08-10 엘지이노텍 주식회사 차량용 음료수용장치
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641901A (zh) * 2004-01-18 2005-07-20 财团法人工业技术研究院 微型热电冷却装置的结构及制造方法
JP2005285808A (ja) * 2004-03-26 2005-10-13 Aisin Seiki Co Ltd 熱電モジュール
CN101106169A (zh) * 2006-03-22 2008-01-16 财团法人工业技术研究院 发光二极管封装结构及其制作方法
TW200839979A (en) * 2007-03-22 2008-10-01 Advanced Semiconductor Eng A ball grid arrays device with thermoelectric unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641901A (zh) * 2004-01-18 2005-07-20 财团法人工业技术研究院 微型热电冷却装置的结构及制造方法
JP2005285808A (ja) * 2004-03-26 2005-10-13 Aisin Seiki Co Ltd 熱電モジュール
CN101106169A (zh) * 2006-03-22 2008-01-16 财团法人工业技术研究院 发光二极管封装结构及其制作方法
TW200839979A (en) * 2007-03-22 2008-10-01 Advanced Semiconductor Eng A ball grid arrays device with thermoelectric unit

Also Published As

Publication number Publication date
CN102034805A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
US10347611B2 (en) Semiconductor packages having redistribution substrate
US10937771B2 (en) Semiconductor packages
US10096562B2 (en) Power module package
KR100752239B1 (ko) 전력 모듈 패키지 구조체
TWI407545B (zh) 整合熱電元件與晶片的封裝體
US9013031B2 (en) Semiconductor packages including heat diffusion vias and interconnection vias
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
KR100973722B1 (ko) 방열기를 가지는 전자 모듈 어셈블리
CN111261598B (zh) 封装结构及其适用的电源模块
CN114035282B (zh) 一种光模块
CN102034805B (zh) 整合热电组件与芯片的封装体
KR20140073522A (ko) 인쇄 회로 기판내로 인레이드 칩을 연결하기 위한 방법 및 장치
KR20100095791A (ko) 발광소자 패키지 및 그 제조방법
CN103050455A (zh) 堆叠封装结构
WO2018018961A1 (zh) Pcb板、pcb板的制造方法及移动终端
TWI640070B (zh) 封裝中的堆疊整流器
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
JP2008004688A (ja) 半導体パッケージ
JP2008511974A (ja) パワー半導体モジュール
JP2004281804A (ja) 回路基板
CN220272469U (zh) 封装结构和电气组件
CN221149993U (zh) 半导体封装和供电模块
CN218215308U (zh) 半导体集成模块及磁阻电机
CN220604678U (zh) 一种功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant