JP2020129678A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020129678A
JP2020129678A JP2020076535A JP2020076535A JP2020129678A JP 2020129678 A JP2020129678 A JP 2020129678A JP 2020076535 A JP2020076535 A JP 2020076535A JP 2020076535 A JP2020076535 A JP 2020076535A JP 2020129678 A JP2020129678 A JP 2020129678A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
island
semiconductor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020076535A
Other languages
English (en)
Other versions
JP7079809B2 (ja
Inventor
明宏 古賀
Akihiro Koga
明宏 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020076535A priority Critical patent/JP7079809B2/ja
Publication of JP2020129678A publication Critical patent/JP2020129678A/ja
Application granted granted Critical
Publication of JP7079809B2 publication Critical patent/JP7079809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 より大きな電流を流すことが可能な半導体装置を提供すること。【解決手段】 本発明の半導体装置は、第一半導体素子と、第二半導体素子と、厚さ方向において互いに反対側に位置する主面および裏面を有する絶縁性の基材、および前記基材の前記主面に接合されており前記第一半導体素子に導通接合された導通板、を有する基板と、前記第一半導体素子を覆う封止樹脂と、を備え、前記延出部の第一面には、前記導通板とは別体の導電性材料が搭載されてなる導電性部材が設けられており、前記第二半導体素子が搭載され且つ前記厚さ方向において前記第一面と同じ側を向く搭載面を有する第二アイランド部を有するリードをさらに備え、前記搭載面は、前記第一面よりも前記搭載面が向く側に位置する。【選択図】 図8

Description

本発明は、半導体装置に関する。
従来から、種々の半導体装置が知られている。種々の半導体装置の一つとしてIPM(Intelligent Power Module)と称されるものがある。このような半導体装置は、複数の半導体素子と、複数のアイランド部を有するリードと、放熱部材と、封止樹脂と、を備える。複数の半導体素子は複数のアイランド部にそれぞれ搭載されている。各アイランド部は、放熱部材に接合されている。封止樹脂は、複数の半導体素子と複数のアイランド部と放熱部材とを覆っている。また、複数の半導体素子どうし、または半導体素子とリードとは、ワイヤを介して適宜導通している。IPMと称される半導体装置は、たとえば、特許文献1に記載されている。
前記半導体素子に流れる電流の大きさは、前記ワイヤが通電しうる電流の大きさによって制限を受けることとなる。たとえば、前記半導体素子が、外部のモータなどを動作させる動作電流が流される場合、この動作電流は比較的大電流である。このような大電流を流すための導通経路として、前記ワイヤでは通電容量が不足するおそれがある。
特開2011−243839号公報
本発明は、上記した事情のもとで考え出されたものであって、より大きな電流を流すことが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、厚さ方向において互いに反対側に位置する第一電極および第二電極を有する半導体素子と、厚さ方向において互いに反対側に位置する主面および裏面を有する絶縁性の基材、および前記基材の前記主面に接合されており前記半導体素子の前記第二電極に導通接合された導通板、を有する基板と、前記第一電極に導通接合されたアイランド部を有するリードと、前記半導体素子を覆う封止樹脂と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、前記基材は、セラミックスからなる。
本発明の好ましい実施の形態においては、前記基材は、アルミナからなる。
本発明の好ましい実施の形態においては、前記導通板は、金属からなる。
本発明の好ましい実施の形態においては、前記導通板は、Cuからなる。
本発明の好ましい実施の形態においては、前記導通板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である。
本発明の好ましい実施の形態においては、前記裏面に接合された放熱板をさらに備える。
本発明の好ましい実施の形態においては、前記放熱板は、前記封止樹脂から露出する露出面を有している。
本発明の好ましい実施の形態においては、前記露出面は、前記封止樹脂と面一である。
本発明の好ましい実施の形態においては、前記放熱板は、金属からなる。
本発明の好ましい実施の形態においては、前記放熱板は、Cuからなる。
本発明の好ましい実施の形態においては、前記放熱板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である。
本発明の好ましい実施の形態においては、前記リードの前記アイランド部は、複数の半導体素子の前記第一電極に導通接合されている。
本発明の好ましい実施の形態においては、前記リードは、前記基板の前記導通板に導通接合された導通部を有する。
本発明の好ましい実施の形態においては、上記アイランド部には、複数の凹部が形成されている。
本発明の好ましい実施の形態においては、上記アイランド部のうち上記半導体素子と重なる部位は、平滑である。
本発明の好ましい実施の形態においては、上記各凹部は、断面円形状である。
本発明の好ましい実施の形態においては、上記複数の凹部は、上記半導体素子を囲むように配置されている。
本発明の好ましい実施の形態においては、前記半導体素子は、動作電流が流れるパワー系半導体素子である。
本発明の好ましい実施の形態においては、溶融状態を経て前記第一電極と前記アイランド部とを接合する接合材を備えており、溶融状態における上記接合材に対する濡れ性が、上記アイランド部よりも上記第一電極の方が優れている。
本発明の好ましい実施の形態においては、上記電極は、上記半導体素子の片面の全面に形成されている。
本発明の好ましい実施の形態においては、上記アイランド部は、上記半導体素子の外側に位置する堀部を有する。
本発明の好ましい実施の形態においては、上記接合材は、上記堀部よりも内方に位置する。
本発明の好ましい実施の形態においては、上記堀部は、上記半導体素子の全周を囲んでいる。
本発明の好ましい実施の形態においては、上記アイランド部には、上記堀部の外側に上記複数の凹部が設けられている。
本発明の好ましい実施の形態においては、前記動作電流を制御するための制御電流が流れる駆動ICを備える。
本発明の好ましい実施の形態においては、前記基板の前記導通板は、前記駆動ICとワイヤを介して導通している。
本発明の好ましい実施の形態においては、前記導通板は、前記半導体素子から平面視において延出し、かつ前記駆動ICと前記ワイヤを介して接合される延出部を有する。
本発明の好ましい実施の形態においては、前記延出部には、前記ワイヤがボンディングされるボンディング用チップが設けられている。
本発明の好ましい実施の形態においては、前記ボンディング用チップは、厚さ方向において前記導通板側に位置する下層およびこの下層に積層された上層を有する。
本発明の好ましい実施の形態においては、前記下層は、Cuからなる。
本発明の好ましい実施の形態においては、前記上層は、Agからなる。
本発明の好ましい実施の形態においては、前記駆動ICに接合されたワイヤをさらに備えており、前記ワイヤは、ファーストボンディング部と、段差部を境界として厚さが徐々に薄くなる形状とされたセカンドボンディング部と、前記セカンドボンディング部の少なくとも一部と重なり、かつ前記段差部を露出させる補強ボンディング部と、を有する。
本発明の好ましい実施の形態においては、前記補強ボンディング部は、前記セカンドボンディング部に接する円盤部を有する。
本発明の好ましい実施の形態においては、前記補強ボンディング部は、前記円盤部上に形成されており、前記円盤部よりも小径でありかつ前記円盤部と同心である円柱部を有する。
本発明の好ましい実施の形態においては、前記補強ボンディング部は、前記円柱部上に形成された尖頭部を有する。
本発明の好ましい実施の形態においては、前記セカンドボンディング部がボンディングされた部位には、このセカンドボンディング部を形成する際にキャピラリが圧着されたことによって生じた環状痕が形成されている。
本発明の好ましい実施の形態においては、前記補強ボンディング部は、前記環状痕の一部を露出させている。
本発明の好ましい実施の形態においては、前記補強ボンディング部は、前記環状痕のうち前記セカンドボンディング部側にある半分以上の部位を覆っている。
本発明の好ましい実施の形態においては、前記ファーストボンディング部は、前記駆動ICにボンディングされている。
本発明の好ましい実施の形態においては、前記セカンドボンディング部は、前記リードにボンディングされている。
本発明の好ましい実施の形態においては、前記セカンドボンディング部は、前記ボンディング用チップにボンディングされている。
本発明の好ましい実施の形態においては、前記ワイヤは、Auからなる。
本発明の好ましい実施の形態においては、上記リードは、上記複数のアイランド部の各々に繋がり、かつ上記封止樹脂から露出する複数の端子部を有する。
本発明の好ましい実施の形態においては、前記基板は、前記封止樹脂から突出する端子部を有する。
本発明によれば、前記半導体素子に流れる電流の導通経路を、前記基板の前記導通板によって構成することができる。これにより、たとえばワイヤを用いて導通経路を構成する場合と比べてより大きな電流を前記半導体装置に流すことができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第一実施形態に基づく半導体装置を示す平面図である。 図1の半導体装置を示す平面図である。 図1の半導体装置を示す正面図である。 図1の半導体装置を示す側面図である。 図2のV−V線に沿う断面図である。 図2のVI−VI線に沿う断面図である。 図1の半導体装置を示す要部拡大断面図である。 図1の半導体装置を示す要部拡大断面図である。 図1の半導体装置の基板を示す平面図である。 図1の半導体装置のリードを示す要部底面図である。 図1の半導体装置の半導体素子の一例を示す平面図である。 図1の半導体装置の半導体素子の一例を示す底面図である。 図1の半導体装置の半導体素子の他の例を示す平面図である。 図1の半導体装置の半導体素子の他の例を示す底面図である。 図1の半導体装置のワイヤを示す写真である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 図1の半導体装置のワイヤの製造工程を示す要部断面図である。 本発明の第二実施形態に基づく半導体装置を示す断面図である。 本発明の第三実施形態に基づく半導体装置を示す断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図8は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、リード100、基板200、放熱部材300、複数の半導体素子410、複数の半導体素子420、駆動IC430、駆動IC440、複数の受動部品490、ワイヤ600および封止樹脂700を備えている。半導体装置A1は、たとえばインバータモータの動作電流制御などに用いられるIPMとして構成されている。半導体装置A1の大きさの一例を挙げると、x方向寸法が38mm程度、y方向寸法が24mm程度、z方向寸法(封止樹脂700の厚さ)が3.5mm程度である。
図1は、半導体装置A1の平面図である。図2は、半導体装置A1の平面図であり、理解の便宜上、封止樹脂700を二点鎖線で示している。図3は、半導体装置A1の正面図であり、図4は、半導体装置A1の側面図である。図5は、図2のV−V線に沿うzx平面における断面図であり、理解の便宜上、後述する端子部を省略している。図6は、図2のVI−VI線に沿うyz平面における断面図である。なお、以降の説明で参照する断面図においては、理解の便宜上、ワイヤ600を一部省略している。
基板200は、半導体素子410および半導体素子420に導通接合されることにより、動作電流の導通経路を構成するものである。また、基板200は、半導体素子410および半導体素子420を支持する機能を兼ねうる。本実施形態の基板200は、基材210、導通板220および放熱板230を有している。
基材210は、絶縁性の材質からなり、本実施形態においては、板状の部材によって構成されている。基材210の材質としては、セラミックスが好適に用いられる。また、基材210の材質として、比較的高熱伝導である樹脂を用いてもよい。セラミックスとしては、アルミナ、SiN、SiCが例示され、本実施形態においては、基材210がアルミナからなる場合を例として説明する。
基材210は、厚さ方向において互いに反対側に位置する主面211および裏面212を有しており、平面視矩形状である。基材210の厚さは、たとえば0.3〜0.4mm程度である。図2に示すように、基材210は、平面視において複数の半導体素子410および複数の半導体素子420のすべてと重なる大きさおよび配置とされている。
導通板220は、半導体素子410および半導体素子420に流れる動作電流を流す導通経路を構成している。導通板220は、前記導通経路を構成するためにパターンニングが施されている。導通板220は、十分な大きさの電流を流しうる前記導通経路を構成するものであればよく、板状部材から形成されることは必要としない。ただし、本発明においては、十分な電流を流しうる厚さが確保された構成が好ましく、便宜上「導通板」の名称を用いる。
導通板220は、基材210の主面211上に積層されている。導通板220は、基材210に接合されていればよいが、Direct Copper Bond法によって共晶接合されていることが好ましい。導通板220は、金属からなり、Cu,Ni,Feなどが例示される。本実施形態においては、導通板220がCuからなる場合を例として説明する。導通板220の厚さはたとえば、0.3〜0.4mm程度である。導通板220の厚さは、基材210の厚さと同じか、基材210の厚さよりも大であってもよい。
図9は、基板200を示す平面図である。同図に示すように、導通板220は、複数のアイランド部221、複数のアイランド部222、複数のパッド部223、複数のパッド部224、複数の導通部225、導通部226および複数の延出部227を有する。なお本発明においては、「アイランド部」は、半導体素子と平面視においてほとんど重なりあう程度の大きさとされているものに適用されており、「パッド部」は、半導体素子の一部である電極と平面視においてほとんど重なりあうものの、半導体素子全体よりも明瞭に小である大きさとされているものに適用されている。これらの区別は発明の理解のための便宜である。
複数のアイランド部221は、基材210のx方向一方側部分に配置されており、x方向に配列されている。アイランド部221は、矩形状とされており、半導体素子420に導通接続する部分である。アイランド部222は、基材210のx方向他方側部分に配置されており、x方向に配列されている。アイランド部221は、矩形状とされており、半導体素子420に導通接続する部分である。
複数のパッド部223は、各々が半導体素子410と導通接続される部分である。各パッド部223は、アイランド部221またはアイランド部222に対してy方向に隣接して配置されており、アイランド部221またはアイランド部222に繋がっている。パッド部223は、本実施形態においては、矩形状とされている。
複数のパッド部224は、各々が半導体素子410と導通接続される部分である。各パッド部224は、複数のパッド部223に対して複数のアイランド部221および複数のアイランド部222とは反対側においてy方向に隣接して配置されている。パッド部224は、パッド部223、アイランド部221およびアイランド部222とは繋がっていない。パッド部224は、本実施形態においては、パッド部223よりも明瞭に小型である矩形状とされている。
複数の導通部225は、基材210のy方向一端寄りに配置されており、複数のアイランド部221と各別に繋がっている。導通部225は、リード100の一部と接続されることにより、リード100と基板200とを導通させる部分である。
導通部226は、基材210のy方向一端寄りに配置されており、複数のアイランド部222と繋がっている。導通部226は、リード100の一部と接続されることにより、リード100と基板200とを導通させる部分である。
複数の延出部227は、各々が平面視において半導体素子410から延出している。延出部227は、駆動IC430または駆動IC440と導通するワイヤ600がボンディングされる部分である。図8に示すように、延出部227の先端部分には、ボンディング用チップ228が設けられている。ボンディング用チップ228は、ワイヤ600のボンディングを容易かつ確実に行うために設けられている。本実施形態のボンディング用チップ228は、下層228aおよび上層228bを有する。下層228aは、たとえばCuからなり、その厚さがたとえば100μm程度である。上層228bは、たとえばAgからなり、その厚さがたとえば10μm程度である。また、ボンディング用チップ228の平面視寸法は、一辺の長さが1mm以下程度の矩形状である。ボンディング用チップ228は、たとえば基板200に半導体素子410および半導体素子420を搭載する工程において、半導体素子410および半導体素子420とともに導通板220の延出部227に搭載されうる。
放熱板230は、基材210の裏面212に積層されている。放熱板230は、半導体素子410および半導体素子420から発せられる熱を放熱する機能を果たす。放熱板230は、たとえば導通板220と同様にCu、Fe、Niなどの金属からなる。本実施形態においては、放熱板230がCuからなる場合を例に説明する。放熱板230の厚さは、導通板220と同様であり、たとえば0.3〜0.4mm程度である。放熱板230は、基材210に接合されていればよいが、Direct Copper Bond法によって共晶接合されていることが好ましい。
図5および図6から理解されるように、本実施形態においては、放熱板230は、基材210の裏面212の全面に設けられている。また、放熱板230は、露出面231を有している露出面231は、基材210とは反対側に位置する面であり、封止樹脂700から露出している。また、露出面231は、封止樹脂700と面一とされている。
リード100は、複数の半導体素子410、複数の420、駆動IC430および駆動IC440への導通経路を構成する導通支持部材である。本実施形態においては、リード100は、アイランド部110,120,130,140,150、パッド部170,180、端子部111,121,141,151,161,171,181,191を有している。リード100は、金属からなり本実施形態においては、Cuからなる。リード100の厚さは、たとえば0.42mm程度である。リード100は、たとえば金属製の板材料に対して打ち抜きなどの切断加工および曲げ加工を施すことによって形成される。
アイランド部110は、複数の半導体素子410および半導体素子420に導通接合される部位である。アイランド部120は、半導体素子410および半導体素子420に導通接合される部位である。アイランド部130は、駆動IC430が搭載される部位である。アイランド部140は、駆動IC440が搭載される部位である。アイランド部150は、受動部品490が搭載される部位である。本実施形態においては、1つのアイランド部110と3つのアイランド部120とが、x方向に並べられている。また、アイランド部130とアイランド部140とが、x方向に並べられている。1つのアイランド部110および3つのアイランド部120とアイランド部130およびアイランド部140とは、y方向に並んでいる。3つのアイランド部150は、アイランド部130に対してy方向に隣接する位置に配置されている。
図10は、リード100の一部を示す要部底面図である。アイランド部110は、略矩形状であり、複数の半導体素子410および複数の420が導通接合される本実施形態においては、アイランド部110には、3つの半導体素子410および3つの半導体素子420が導通接合される。図2に示すように、3つの半導体素子410および3つの半導体素子420は、それぞれx方向に並んでいる。また、3つの半導体素子410と3つの半導体素子420とは、y方向に離間して平行に配置されている。
図10に示すように、アイランド部110には、複数の凹部112および複数の堀部113が形成されている。複数の凹部112は、アイランド部110のうち半導体素子410,420が配置される側に開口している。本実施形態においては、凹部112は、断面円形状であるが、本発明で言う凹部の形状はこれに限定されない。複数の凹部112は、アイランド部110のうち、堀部113および堀部113に囲まれた領域以外の領域に形成されている。また、本実施形態においては、複数の凹部112は、x方向およびy方向に沿ってマトリクス状に配置されている。
堀部113は、半導体素子410あるいは半導体素子420を囲むように形成されており、アイランド部110のうち半導体素子410,420が配置される側に開口している。図10における図中下方の堀部113は、矩形状の外枠とこの外枠を3箇所に分割する2つのy方向に延びる部位とを有している。このような形状により、堀部113によって囲まれた領域が3つ形成されている。これらの領域には、それぞれ半導体素子410が配置される。図10における図中上方の3つの堀部113は、それぞれが矩形状とされている。各堀部113が囲む領域には、半導体素子420がそれぞれ配置されている。なお、本発明で言う掘部は、環状に連続した形状が好ましいがこれに限定されず、たとえば、複数の部位が環状をなすように離散配置された構成であってもよい。
図10に示すように、アイランド部120は、y方向を長手方向とする略長矩形状であり、半導体素子410,420に導通接合される。本実施形態においては、アイランド部120には、1つの半導体素子410および1つの半導体素子420が導通接合される。図2に示すように、半導体素子410および半導体素子420は、y方向に並んでいる。
図10に示すように、アイランド部120には、複数の凹部122および複数の堀部123が形成されている。複数の凹部122は、アイランド部120のうち半導体素子410,420が配置された側に開口している。本実施形態においては、凹部122は、断面円形状であるが、本発明で言う凹部の形状はこれに限定されない。複数の凹部122は、アイランド部120のうち、堀部123および堀部123に囲まれた領域以外の領域に形成されている。また、本実施形態においては、複数の凹部122は、x方向およびy方向に沿ってマトリクス状に配置されている。
堀部123は、半導体素子410あるいは半導体素子420を囲むように形成されており、アイランド部120のうち半導体素子410,420が搭載された面に開口している。図10における図中下方の堀部123は、矩形状とされている。この堀部123が囲む領域には、半導体素子410が配置されている。図10における図中上方の堀部123は、矩形状とされている。この堀部123が囲む領域には、半導体素子420が配置されている。なお、本発明で言う掘部は、環状に連続した形状が好ましいがこれに限定されず、たとえば、複数の部位が環状をなすように離散配置された構成であってもよい。
図2に示すように、アイランド部130は、アイランド部110に対してy方向に隣接して配置されており、x方向を長手方向とする略長矩形状とされている。アイランド部130には、駆動IC430が搭載されている。駆動IC430は、x方向を長手方向とする長矩形状であり、アイランド部130と長手方向が一致している。
アイランド部130には、複数の凹部132が形成されている。複数の凹部132は、アイランド部130のうち駆動IC430が配置された側に開口している。本実施形態においては、凹部132は、断面円形状であるが、本発明で言う凹部の形状はこれに限定されない。複数の凹部132は、主に、アイランド部130のうち、駆動IC430を避けた領域に形成されている。また、駆動IC430の剥離などが生じない範囲においては、駆動IC430と重なる位置に凹部132を形成してもよい。本実施形態においては、複数の凹部132は、x方向およびy方向に沿ってマトリクス状に配置されている。
アイランド部140は、アイランド部120に対してy方向に隣接して配置されており、x方向を長手方向とする略長矩形状とされている。アイランド部140には、駆動IC440が搭載されている。駆動IC440は、x方向を長手方向とする長矩形状であり、アイランド部140と長手方向が一致している。
アイランド部140には、複数の凹部142が形成されている。複数の凹部142は、アイランド部140のうち駆動IC440が配置された側に開口している。本実施形態においては、凹部142は、断面円形状であるが、本発明で言う凹部の形状はこれに限定されない。複数の凹部142は、主に、アイランド部140のうち、駆動IC440を避けた領域に形成されている。また、駆動IC440の剥離などが生じない範囲においては、駆動IC440と重なる位置に凹部142を形成してもよい。本実施形態においては、複数の凹部142は、x方向およびy方向に沿ってマトリクス状に配置されている。また、アイランド部140に繋がる略三角形状の部位にも、複数の凹部142が形成されている。
3つのアイランド部150は、アイランド部130に対してy方向に隣接した位置に配置されている。3つのアイランド部150は、x方向に沿って並べられている。各アイランド部150は、アイランド部110,120,130,140と比較して小さい部位として構成されている。各アイランド部150には、受動部品490が搭載されている。各アイランド部150には、複数の凹部152が形成されている。凹部152は、アイランド部150のうち受動部品490が配置された側に開口しており、受動部品490を避けた位置に形成されている。本実施形態においては、複数の凹部152は、x方向およびy方向に沿ってマトリクス状に配置されている。また、各アイランド部150には、後述する封止樹脂700の溝部710に対応した円弧状の切欠きが形成されている。
パッド部170,180は、駆動IC430,440とワイヤ600を介して導通する部位である。
複数のパッド部170は、アイランド部130およびアイランド部140に隣接する位置に配置されている。各パッド部170は、細長い略矩形状であり、より具体的には細い帯状部分の先端寄り部分である。各パッド部170にはワイヤ600がボンディングされている。
パッド部180は、図2における左端に配置されている。パッド部180には、ワイヤ600がボンディングされている。パッド部180は、略三角形状であり、複数の凹部182が形成されている。凹部182は、パッド部180のうちワイヤ600がボンディングされた面に開口しており、ワイヤ600を避けた位置に形成されている。本実施形態においては、複数の凹部182は、x方向およびy方向に沿ってマトリクス状に配置されている。
なお、上述した凹部112,122,132,142,152,182および堀部113,123は、たとえばリード100を形成する過程において、エッチングを施すことにより形成することができる。あるいは、リード100を形成するための切断加工または曲げ加工に用いられる金型に複数の凸部を設けることにより形成することができる。
図2、図6および図10から理解されるように、リード100は、屈曲部114,124を有している。屈曲部114は、アイランド部110に繋がっており、アイランド部110から離間している側が図6においてz方向下方に位置するように屈曲している。屈曲部124は、アイランド部120に繋がっており、アイランド部120から離間している側がz方向下方に位置するように屈曲している。
複数の導通部125は、リード100を基板200と導通させるための部位である。図2および図6に示すように各導通部125は、基板200の導通板220の導通部225と平面視において重なっている。リード100に屈曲部124が設けられていることにより、導通部125は、z方向においてアイランド部120よりも導通板220に近接している。各導通部125は、導通板220の導通部225と導通接合材を介して接合されている。導通接合材としては、Agペーストやはんだが挙げられる。
導通部165は、平面視において導通板220の導通部226と重なっている。導通部165は、導通部125と同様に、導通部226と前記導通接合材を介して接合されている。
端子部111,121,141,151,161,171,181,191は、封止樹脂700から突出している。これらの端子部111,121,141,151,161,171,181,191は、90°に近い角度に折り曲げられた折り曲げ部位を有し、それぞれの一端がz方向上方を向いている。端子部111,121,141,151,161,171,181,191は、半導体装置A1をたとえば図示しない回路基板などに実装するために用いられる。
端子部111は、屈曲部114に繋がっており、アイランド部110に導通している。3つの端子部121は、屈曲部124に繋がっており、アイランド部120に導通している。2つの端子部141は、アイランド部140に繋がっている。3つの端子部151は、3つのアイランド部150に各別に繋がっている。3つの端子部161は、導通部165に繋がっている。複数の端子部171は、複数のパッド部170に各別に繋がっている。端子部181は、パッド部180に繋がっている。
本実施形態においては、端子部111,121,141,151,161,171,181,191の間隔は、すべてが等間隔とはされていない。たとえば、y方向において同じ側に並べられた端子部141,151,171,181の間隔については、2つの端子部141と複数の端子部171と端子部181とが略等間隔でx方向に並んでいる。一方、3つの端子部151とこれらの端子部151に隣り合う端子部171との間隔は、明確に大きいものとされている。この間隔が大きい3つの端子部151と端子部171との間には、後述する封止樹脂700の溝部710が位置しており、また、上述したようにアイランド部150に設けられた円弧状の切欠きが位置している。
端子部191は、x方向端部に離れて設けられている。本実施形態においては、端子部191は、アイランド部110,120,130,140や、半導体素子410,420,430,440などには導通していない。
また、y方向において同じ側に並べられた端子部111,121,161の間隔については、3つの端子部161が比較的狭い間隔で並べられている。一方、端子部111と3つの端子部121およびこれらに隣り合う端子部161の間隔は、明確に大きいものとされている。また、端子部191は、端子部111に対してさらに大きい間隔を置いて配置されている。
端子部111,121,141,151,161,171,181,191の間隔が上述した関係とされている理由には、これらの端子部の機能がある。たとえば、本実施形態の半導体装置A1がIPMとして構成されている場合、半導体装置A1によって制御される電流は、たとえばU相、V相、W相を有する三相交流電流である。そして、3つの端子部121が、それぞれU相、V相、W相の端子部として割り当てられる。また、3つの端子部151には、比較的高い電圧が印加される。このため、相対的に大電流が流れる、あるいは高い電圧が印加される端子部は、隣り合う端子部との間隔が相対的に大とされている。
半導体素子410,420および駆動IC430,400は、半導体装置A1をIPMとして機能させるための機能素子である。本実施形態においては、半導体素子410,420は、いわゆるパワー系半導体素子である。本発明で言うパワー系半導体素子とは、たとえばIPMにおいて制御対象である三相交流の動作電流が入出力するものであり、典型的には、IGBT(Insulated-Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-effect Transistor)、FRD(Fast Recovery Diode)などが挙
げられる。また、これらのパワー系半導体素子であって、SiCを基材とするものを採用してもよい。本実施形態においては、半導体素子410がたとえばIGBTであり、半導体素子420がたとえばFRDである。
図11は、半導体素子410を示す平面図であり、図12は、半導体素子410を示す底面図である。これらの図に示すように、半導体素子410は、第一電極411、第二電極412および第二電極413を有している。
第一電極411は、半導体素子410の片面全面に設けられている。第二電極412および第二電極413は、半導体素子410の他方の片面に配置されている。図2に示すように、本実施形態においては、6つの半導体素子410が備えられている。図2におけるx方向図中右方に位置する3つの半導体素子410は、各々の第一電極411がリード100のアイランド部110に接合されている。図2におけるx方向図中左方に位置する3つの半導体素子410は、各々の第一電極411が複数のアイランド部120に各別に接合されている。図6および図8に示すように、第一電極411は、接合材510によって接合されている。
接合材510は、導通接合可能なものであれば特に限定されないが、本実施形態においては、接合材510としてはんだが用いられている。接合材510であるはんだは、溶融状態を経て硬化することにより半導体素子410の第一電極411とアイランド部110、120とを接合する。本実施形態においては、第一電極411がAuあるいはAgからなり、アイランド部110がCuからなることにより、第一電極411の溶融状態のはんだすなわち接合材510に対する濡れ性が、アイランド部110,120よりも優れている。
図8および図9に示すように、第二電極412は、接合材520を介して基板200の導通板220のパッド部223に導通接合されている。また第二電極413は、接合材520を介してパッド部224に導通接合されている。
接合材520は、導通接合可能なものであれば特に限定されないが、本実施形態においては、接合材520としてはんだが用いられている。接合材520であるはんだは、溶融状態を経て硬化することにより半導体素子410の第二電極412および第二電極413と導通板220のパッド部223およびパッド部224とを接合する。本実施形態においては、第二電極412および第二電極413がAuあるいはAgからなり、パッド部223およびパッド部224がCuからなることにより、第二電極412および第二電極413の溶融状態のはんだすなわち接合材520に対する濡れ性が、パッド部223およびパッド部224よりも優れている。
図13は、半導体素子420を示す平面図であり、図14は、半導体素子420を示す底面図である。これらの図に示すように、半導体素子420は、第一電極421、第二電極422を有している。
第一電極421は、半導体素子420の片面全面に設けられている。第二電極422は、半導体素子420の他方の片面全面に設けられている。図2に示すように、本実施形態においては、6つの半導体素子420が備えられている。図2におけるx方向図中右方に位置する3つの半導体素子420は、各々の第一電極421がリード100のアイランド部110に接合されている。図2におけるx方向図中左方に位置する3つの半導体素子420は、各々の第一電極421が複数のアイランド部120に各別に接合されている。図5および図7に示すように、第一電極421は、接合材510によって接合されている。
接合材510は、導通接合可能なものであれば特に限定されないが、本実施形態においては、接合材510としてはんだが用いられている。接合材510であるはんだは、溶融状態を経て硬化することにより半導体素子420の第一電極421とアイランド部110、120とを接合する。本実施形態においては、第一電極421がAuあるいはAgからなり、アイランド部110,120がCuからなることにより、第一電極421の溶融状態のはんだすなわち接合材510に対する濡れ性が、アイランド部110,120よりも優れている。
図7および図9に示すように、第二電極412は、接合材520を介して基板200の導通板220の複数のアイランド部221および複数のアイランド部222に導通接合されている。
接合材520は、導通接合可能なものであれば特に限定されないが、本実施形態においては、接合材520としてはんだが用いられている。接合材520であるはんだは、溶融状態を経て硬化することにより半導体素子420の第二電極422と導通板220のアイランド部221およびアイランド部222とを接合する。本実施形態においては、第二電極422がAuあるいはAgからなり、アイランド部221およびアイランド部222がCuからなることにより、第二電極422の溶融状態のはんだすなわち接合材520に対する濡れ性が、アイランド部221およびアイランド部222よりも優れている。
はんだである接合材510に対する濡れ性が上述した関係であることにより、半導体素子410,420の搭載工程においては、溶融状態となったはんだ(接合材510)は、アイランド部110,120よりも半導体素子410,420の第一電極411および第一電極421に付着する傾向を示す。このため、本実施形態においては、溶融状態であるはんだ(接合材510)は、アイランド部110,120との接触面積よりも半導体素子410,420の第一電極411および第一電極421との接触面積が大となる。これにより、図7および図8に示すように、接合材510は、z方向下方が大である形状となっている。また、接合材510は、当然に堀部113,123よりも内方に位置している。
はんだである接合材520に対する濡れ性が上述した関係であることにより、半導体素子410,420の搭載工程においては、溶融状態となったはんだ(接合材520)は、アイランド部221、アイランド部222、パッド部223およびパッド部224よりも半導体素子410,420の第二電極412、第二電極413および第二電極422に付着する傾向を示す。このため、本実施形態においては、溶融状態であるはんだ(接合材520)は、アイランド部221、アイランド部222、パッド部223およびパッド部224との接触面積よりも半導体素子410,420の第二電極412、第二電極413および第二電極422との接触面積が大となる。これにより、図7および図8に示すように、接合材520は、z方向上方が大である形状となっている。また、接合材520は、当然に堀部113,123よりも内方に位置している。
また、半導体素子410,420の搭載工程においては、接合材510となるはんだペーストをアイランド部110,120に塗布する。この際、アイランド部110,120のうち堀部113,123に囲まれた領域に上記はんだペーストを塗布する。特に、このはんだペーストを堀部113,123から極力離間させて塗布することが好ましい。
本実施形態においては、駆動IC430,440は、いわゆる制御系半導体素子である。本発明で言う制御系半導体素子とは、上述したパワー系半導体素子の動作を制御する機能を果たし、この制御をなす制御電流が流れるものであり、たとえばドライバICなどである。本実施形態においては、駆動IC430,440は、いずれもドライバICである。また、駆動IC430は、比較的高電圧の電流を扱う高電圧側のドライバICであり、駆動IC440は、比較的低電圧の電流を扱う低電圧側のドライバICである。
図2に示すように、駆動IC430,440は、複数の上面電極432,442を有している。上面電極432,442には、ワイヤ600がボンディングされている。図8に示すように、駆動IC440は、接合材530を介してアイランド部140に接合されている。接合材530は、たとえばAgペーストである。駆動IC430も同様に、たとえばAgペーストからなる接合材530を介してアイランド部130に接合されている。
受動部品490は、たとえば抵抗、コンデンサ、コイルなどの単機能な電子部品であり、本実施形態においては、駆動IC430への電流に作用するものである。受動部品490は、アイランド部150に接合されている。受動部品490のz方向上面には、ワイヤ600が接合されている。
ワイヤ600は、駆動IC430,440および受動部品490が所定の機能を果たすための導通経路を構成している。本実施形態においては、ワイヤ600は、比較的小電流が流れる導通経路の構成に用いられており、ワイヤ600は、たとえばAuからなり、その直径がたとえば38μm程度である。ワイヤ600は、その一端が駆動IC430の上面電極432および駆動IC440の上面電極442のいずれかにボンディングされており、その他端がリード100のアイランド部150、リード100のパッド部170,180、基板200のボンディング用チップ228および受動部品490のいずれかにボンディングされている。
図15は、ワイヤ600の一部を示す拡大写真であり、図16〜図24は、ワイヤ600を形成するワイヤボンディング方法の一例を示している。図15に示すように、ワイヤ600は、セカンドボンディング部620、段差部605および補強ボンディング部630を有している。また、図23から理解されるように、ワイヤ600は、ファーストボンディング部610を有する。
図16〜図24に示すワイヤボンディング方法は、図2において駆動IC430の上面電極432とアイランド部150とを接続しているワイヤ600を例として示している。本実施形態のワイヤ600は、これと同様のワイヤボンディング方法によって形成される。
まず、図16に示すように、キャピラリCpを用意する。キャピラリCpは、貫通孔を有する筒状であり、先端が緩やかな曲面によって構成されている。キャピラリCpからはワイヤ600の材料となるAu製のワイヤWが進退自在に送り出される。キャピラリCpから送り出されたワイヤWの先端にたとえばスパークを当てることにより、ボールWbを形成する。
次いで、図17に示すようにキャピラリCpを下降させることにより、ボールWbを駆動IC430の上面電極432に押し付ける。これにより、ボールWbは、上面電極432とキャピラリCpの先端とによって押しつぶされる格好となる。この押しつぶされたボールWbが上面電極432への接合部位であるファーストボンディング部610となる。
次いで、図18に示すように、ワイヤWを送り出しながら、キャピラリCpを上昇させる。そして、図24に示すようにアイランド部150の直上にキャピラリCpを移動させ、さらにキャピラリCpを下降させることにより、キャピラリCpの先端をアイランド部150に押し付ける。これにより、ワイヤWがキャピラリCpの先端とアイランド部150とに挟まれ、切断される。この切断により、駆動IC430の上面電極432とアイランド部150とにボンディングされたワイヤ601が形成される。
ワイヤ601のうちアイランド部150に接合された箇所は、セカンドボンディング部620となる。セカンドボンディング部620は、ワイヤWのうちキャピラリCpの先端によって変形を受けた部位である。また、ワイヤ601には、キャピラリCpとの接触部分と非接触部分との境界に段差部605が形成される。ワイヤ601においては、段差部605よりもファーストボンディング部610寄りにある部分は、断面円形状である。一方、段差部605を境界として先端寄りに位置するセカンドボンディング部620は、先端に向かうほど厚さが徐々に薄くなっている。
次いで、図20に示すように、ワイヤWの送り出しを停止した状態で、キャピラリCpを上昇させる。なお、キャピラリCpがアイランド部150に対して押し付けられ、直接接した部位には、環状痕690が形成される。環状痕690は、筒状とされたキャピラリCpの先端形状に対応した形状となっており、たとえば円環状である。
次いで、図21に示すように、キャピラリCpを図中左方に若干移動させる。この移動は、キャピラリCpの中心軸(図中一点鎖線)をセカンドボンディング部620側にシフトさせる方向である。次いで、図22に示すように、ワイヤWの先端にボールWbを再度形成する。
次いで、図23に示すように、キャピラリCpを下降させる。これにより、ボールWbは、アイランド部150とキャピラリCpの先端とによって押しつぶされる格好となる。この押しつぶされたボールWbが円盤部631および円柱部632となる。円盤部631は、キャピラリCpの先端とアイランド部150との間において挟まれ延伸した部分である。円柱部632は、キャピラリCpの貫通孔の先端部分において高い圧縮力によってこの貫通孔に沿って変形した部分であり、円盤部631よりも小径の円柱形状である。
そして、図24に示すようにキャピラリCpを上昇させる。これにより、ワイヤWが切断され、上述した円盤部631および円柱部632に加えて尖頭部633を有する補強ボンディング部630が形成される。尖頭部633は、ワイヤWから引きちぎられることによって上方に突き出た形状となった部分である。これにより、ワイヤ600が完成する。
本実施形態においては、図15および図24に示すように、補強ボンディング部630は、セカンドボンディング部620の少なくとも一部と重なり、かつ段差部605を露出させている。また、補強ボンディング部630は、環状痕690のうちセカンドボンディング部620とは反対側に位置する部分を露出させている。より具体的には、補強ボンディング部630は、環状痕690のうちセカンドボンディング部620側にある半分以上の部位を覆っている。
なお、本実施形態においては、上述したワイヤ600の以外の複数のワイヤ600にも、適宜補強ボンディング部630が形成されている。図2に示された複数のワイヤ600は、そのファーストボンディング部610が駆動IC430の上面電極432か駆動IC440の上面電極442かのいずれかに接合されている。一方、これらのワイヤ600のセカンドボンディング部620は、リード100のアイランド部150、リード100のパッド部170,180、基板200のボンディング用チップ228および受動部品490に接合されている。
封止樹脂700は、リード100、半導体素子410,420、駆動IC430,440、受動部品490およびワイヤ600を部分的に、もしくはその全体を覆っている。封止樹脂700は、たとえば黒色のエポキシ樹脂からなる。
図1に示すように、封止樹脂700には、4つの溝部710と2つの溝部720とが形成されている。4つの溝部710は、y方向に凹んでおり、z方向に延びている。4つの溝部710は、3つの端子部151と端子部171との間および端子部151に隣接する位置に設けられている。これらの溝部710に対応して、図2に示すように、アイランド部150には円弧状の切欠きが形成されている。また、上述した通り、3つの端子部151の間隔は比較的大とされている。
2つの溝部720は、x方向両端に設けられており、x方向に凹んでおり、z方向に延びている。これらの溝部720は、たとえば半導体装置A1の搬送や取り付けなどの際に利用される。
図5〜図8から理解されるように、封止樹脂700は、リード100の凹部112,122,132,142,152、182および堀部113,123に入り込んでいる。また、本実施形態においては、封止樹脂700のz方向下方を向く面が基板200の放熱板230の露出面231と面一とされている。
次に、半導体装置A1の作用について説明する。
本実施形態によれば、半導体素子410および半導体素子420に流れる電流の導通経路を、基板200の導通板220によって構成することができる。これにより、たとえばワイヤを用いて導通経路を構成する場合と比べてより大きな電流を半導体装置A1に流すことができる。特に、半導体素子410および半導体素子420がパワー系半導体素子であることから、導通板220には、動作電流が流れる。この動作電流は、半導体装置A1によって制御されるモータなどを駆動する電流であり、より大電流であることが求められる。このような用途において、半導体装置A1は、大電流化を図るのに好適である。また、導通板220が、金属、特にCuからなることは、大電流化に有利である。
基板200は、導通板220に積層された基材210を有している。これにより、たとえば半導体装置A1の製造工程において、導通板220を安定して支持することができる。また、本実施形態においては、基材210は、セラミックスからなる。これにより、半導体素子410および半導体素子420に導通する導通板220と、半導体装置A1が実装される回路基板などとの絶縁耐圧を十分に高めることができる。また、基材210によって、導通板220半導体素子410や半導体素子420から生じた熱を速やかに伝達することができる。
基板200はさらに、放熱板230を備えている。これにより、基材210に伝えられた熱をより速やかに放散することができる。特に放熱板230が金属からなるため、放散効果を高めることができる。さらに、放熱板230の露出面231が封止樹脂700から露出していることにより、半導体装置A1外への放熱を促進することができる。
導通板220および放熱板230の厚さが、基材210と同じがそれより大とされている。導通板220においては、導通経路のさらなる大電流化を図ることができる。放熱板230においては、熱を放散するのに有利である。
リード100が、導通部125および導通部165において基板200の導通板220と導通することにより、半導体素子410および半導体素子420に流す動作電流を、ワイヤなどを介することなくリード100と導通板220とに流すことができる。
リード100に端子部111,121,161を設けることにより、半導体装置A1が備えられる回路基板などからの動作電流を適切に受け入れ、かつ出力することができる。
また、図7および図8に示すように、溶融状態となった接合材520に対する濡れ性が、半導体素子410の第二電極412および半導体素子420の第二電極422の方が導通板220よりも優れている。これにより、溶融状態となった接合材520が第二電極412および第二電極422に沿うような挙動を呈し、導通板220との接触面積が縮小される。この結果、硬化した後の接合材520は、導通板220との接触部分が比較的小さく、これにより、接合材520の厚さが厚くなる。したがって、半導体素子410,420と導通板220との接合箇所に熱応力などが作用しても、接合材520によって熱応力を緩衝することにより、半導体素子410,240の剥離を防止することができる。
また、同様に、溶融状態となった接合材510に対する濡れ性が、半導体素子410の第一電極411および半導体素子420の第一電極421の方がリード100よりも優れている。これにより、溶融状態となった接合材510が第一電極411および第一電極421に沿うような挙動を呈し、リード100との接触面積が縮小される。この結果、硬化した後の接合材510は、リード100との接触部分が比較的小さく、これにより、接合材510の厚さが厚くなる。したがって、半導体素子410,420とリード100との接合箇所に熱応力などが作用しても、接合材510によって熱応力を緩衝することにより、半導体素子410,240の剥離を防止することができる。
アイランド部110,120に堀部113,123が形成されていることにより、溶融した接合材510が不当に周囲に広がってしまうことを防止することができる。堀部113の端縁は、溶融した接合材510が仮に向かってきた場合に、表面張力の作用により接合材510が越えていくことを阻止し、溶融した接合材510を留まらせる効果が期待できる。堀部113,123が半導体素子410,420の全周を囲んでいることにより、接合材510の広がり防止をより好適に図ることができる。
また、本実施形態によれば、リード100の適所に複数の凹部112,122,132,142,152,182が形成されている。これらの凹部112,122,132,142,152,182に封止樹脂700が入り込むことにより、リード100に対する封止樹脂700の接合強度を高めることができる。したがって、封止樹脂700がリード100から剥離することを防止することができる。
アイランド部110,120のうち半導体素子410,420と重なる部位には、凹部112,122が形成されておらず平滑とされている。これにより、接合材510による半導体素子410,420の接合を適切に行うことができる。また、アイランド部110,120においては、複数の凹部112,122が半導体素子410,420を囲むように配置されている。これにより、封止樹脂700が半導体素子410,420を囲んで、アイランド部110,120に対して強固に接合される。これは、封止樹脂700の剥離防止に適しており、半導体素子410,420に通ずる空隙が剥離によって生じることを阻止することができる。このような空隙が生じないことは、半導体素子410,420の絶縁状態を保持するのに適している。
また、本実施形態においては、ワイヤ600がセカンドボンディング部620に重なる補強ボンディング部630を有している。補強ボンディング部630は、ワイヤ600の直径が急激に小となる段差部605は敢えて露出させており、その半面、セカンドボンディング部620のうち厚さが薄くなっている部位をより確実に抑えこむ格好となっている。このような構成により、比較的薄肉であるセカンドボンディング部620の接合対象であるアイランド部150やボンディング用チップ228、受動部品490およびパッド部170,180への接合強度を高めることが可能であり、ワイヤ600の剥離を抑制することができる。
図15に示すように、補強ボンディング部630は、環状痕690を露出させている。環状痕690は、セカンドボンディング部620を形成する際に生じたキャピラリCpの押し付け痕である。この環状痕690を露出させる位置に補強ボンディング部630が設けられることは、補強ボンディング部630がセカンドボンディング部620から不当に離れてしまうことが回避されることを意味する。これにより、セカンドボンディング部620の剥離防止をより確実に図ることができる。また、補強ボンディング部630が環状痕690の半分以上の部位を覆うことは、補強ボンディング部630がセカンドボンディング部620の多くの部位を覆うことを意味する。これは、セカンドボンディング部620の剥離防止に好適である。
導通板220に延出部227を設けることにより、導通板220のうち半導体素子410の第二電極413に導通する部位に、ワイヤ600を適切にボンディングすることができる。延出部227の先端にボンディング用チップ228を設けることにより、ワイヤ600のボンディングをより強固に行うことができる。ボンディング用チップ228を、Cuからなる下層228aとAuからなる上層228bとを有する構成とすることにより、特にAuからなるワイヤ600のボンディング強度を好適に高めることができる。
図25および図26は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図25は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、放熱部材300を備えている点が上述した実施形態と異なっている。放熱部材300は、リード100に対して半導体素子410および半導体素子420とは反対側に接合されている。放熱部材300とリード100との接合は、たとえば接合材510および接合材520を用いて行えばよい。
放熱部材300は、基材310、伝熱板320および放熱板330を有している。基材310は、基板200の基材210と同様の構成であり、たとえばアルミナなどのセラミックスからなる。伝熱板320は、基材310に対してリード100側に設けられている。伝熱板320は、基板200の導通板220と同様にCuなどの金属からなる。ただし、伝熱板320は、基材310の片面全面に設けられている。伝熱板320は、基材310に接合されていればよいが、Direct Copper Bond法によって共晶接合されていることが好ましい。放熱板330は、基材310に対してリード100とは反対側に設けられている。放熱板330は、基板200の放熱板230と同様の構成であり、Cuなどの金属からなる。放熱板330は、基材310の他方の片面全面に設けられている。また放熱板330は、露出面331を有している。露出面331は、封止樹脂700から露出しており、封止樹脂700と面一とされている。
このような実施形態によっても、半導体装置A2により大きな電流を流すことができる。また、放熱部材300を設けることにより、半導体素子410および半導体素子420からの放熱を促進することができる。さらに、放熱部材300によって半導体装置A2の絶縁耐圧を高めるとともに、強度向上を図ることができる。
図26は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、基板200が端子部240を有している点が上述した実施形態と異なっている。端子部240は、基板200のうち封止樹脂700から突出した部位である。端子部240は、基材210の一部と導通板220の一部とによって構成されている。このような端子部240は、半導体装置A3を回路基板などに搭載する際に、電気的な導通をなす箇所として利用され、また、半導体装置A3を機械的に支持する部位として利用されてもよい。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
A1,A2,A3 半導体装置
100 リード
110,120,130,140 アイランド部
150 アイランド部
170,180 パッド部
111,121,141,151,161,171,181,191 端子部
112,122,132,142,152 凹部
182 凹部
113,123 堀部
114,124 屈曲部
125,165 導通部
200 基板
210 基材
211 主面
212 裏面
220 導通板
221,222 アイランド部
223,224 パッド部
225 導通部
226 導通部
227 延出部
228 ボンディング用チップ
228a 下層
228b 上層
230 放熱板
231 露出面
240 端子部
300 放熱部材
310 基材
320 伝熱板
330 放熱板
331 露出面
410 半導体素子
420 半導体素子
411,421 第一電極
412,413,422,423 第二電極
430,440 駆動IC
432,442 上面電極
490 受動部品
510,520 接合材
600 ワイヤ
610 ファーストボンディング部
605 段差部
620 セカンドボンディング部
630 補強ボンディング部
631 円盤部
632 円柱部
633 尖頭部
690 環状痕
700 封止樹脂
710,720 溝部710,720 溝部

Claims (21)

  1. 第一半導体素子と、
    第二半導体素子と、
    厚さ方向において互いに反対側に位置する主面および裏面を有する絶縁性の基材、および前記基材の前記主面に接合されており前記第一半導体素子に導通接合された導通板、を有する基板と、
    前記第一半導体素子を覆う封止樹脂と、
    を備え、
    前記導通板は、前記第一半導体素子に導通し、且つ前記第一半導体素子から平面視において延出した延出部を有し、
    前記第一半導体素子は、前記導通板の前記延出部を介して、前記第二半導体素子と導通しており、
    前記延出部の第一面には、前記導通板とは別体の導電性材料が搭載されてなる導電性部材が設けられており、
    前記第二半導体素子は、前記導電性部材を介して前記第一半導体素子に導通しており、
    前記第二半導体素子が搭載され且つ前記厚さ方向において前記第一面と同じ側を向く搭載面を有する第二アイランド部を有するリードをさらに備え、
    前記搭載面は、前記第一面よりも前記搭載面が向く側に位置することを特徴とする、半導体装置。
  2. 前記第一半導体素子は、動作電流が流れるパワー系半導体素子であり、
    前記第二半導体素子は、前記動作電流を制御するための制御電流が流れる、請求項1に記載の半導体装置。
  3. 前記導電性部材の厚さは、前記導通板の厚さの0.275倍〜0.366倍である、請求項1または2に記載の半導体装置。
  4. 前記導電性部材は、厚さ方向において前記導通板側に位置する下層およびこの下層に積層された上層を有する、請求項1ないし3のいずれかに記載の半導体装置。
  5. 前記下層および前記導通板は、いずれもCuからなる、請求項4に記載の半導体装置。
  6. 前記上層は、Agからなる、請求項4または5に記載の半導体装置。
  7. 前記基材は、セラミックスからなる、請求項1ないし6のいずれかに記載の半導体装置。
  8. 前記基材は、アルミナからなる、請求項7に記載の半導体装置。
  9. 前記導通板は、金属からなる、請求項1ないし8のいずれかに記載の半導体装置。
  10. 前記導通板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である、請求項1ないし9のいずれかに記載の半導体装置。
  11. 前記裏面に接合された放熱板をさらに備える、請求項1ないし10のいずれかに記載の半導体装置。
  12. 前記放熱板は、前記封止樹脂から露出する露出面を有する、請求項11に記載の半導体装置。
  13. 前記露出面は、前記封止樹脂と面一である、請求項12に記載の半導体装置。
  14. 前記放熱板は、金属からなる、請求項11ないし13のいずれかに記載の半導体装置。
  15. 前記放熱板は、Cuからなる、請求項14に記載の半導体装置。
  16. 前記放熱板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である、請求項11ないし15のいずれかに記載の半導体装置。
  17. 前記第二半導体素子および前記導電性部材にボンディングされたワイヤをさらに備える、請求項1ないし16のいずれかに記載の半導体装置。
  18. 前記第一半導体素子は、厚さ方向において互いに反対側に位置する第一電極および第二電極を有し、
    前記導通板は、前記第二電極に導通接合されており、
    前記リードは、前記第一電極に導通接合された第一アイランド部をさらに有する、請求項1ないし17のいずれかに記載の半導体装置。
  19. 前記リードの前記第一アイランド部は、複数の前記第一半導体素子の前記第一電極に導通接合されている、請求項18に記載の半導体装置。
  20. 前記リードは、前記第一アイランド部および前記第二アイランド部のいずれかに繋がり、かつ前記封止樹脂から露出する複数の端子部を有する、請求項18または19に記載の半導体装置。
  21. 前記リードは、前記基板の前記導通板に導通接合された導通部を有する、請求項1ないし20のいずれかに記載の半導体装置。
JP2020076535A 2020-04-23 2020-04-23 半導体装置 Active JP7079809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020076535A JP7079809B2 (ja) 2020-04-23 2020-04-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020076535A JP7079809B2 (ja) 2020-04-23 2020-04-23 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019014369A Division JP6697103B2 (ja) 2019-01-30 2019-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2020129678A true JP2020129678A (ja) 2020-08-27
JP7079809B2 JP7079809B2 (ja) 2022-06-02

Family

ID=72175032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020076535A Active JP7079809B2 (ja) 2020-04-23 2020-04-23 半導体装置

Country Status (1)

Country Link
JP (1) JP7079809B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
US20060151874A1 (en) * 2002-07-10 2006-07-13 Reinhard Milich Active rectifier module for three-phase generators of vehicles
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
JP2014078564A (ja) * 2012-10-09 2014-05-01 Toyota Industries Corp 電極の接続構造
JP2019087757A (ja) * 2019-01-30 2019-06-06 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
US20060151874A1 (en) * 2002-07-10 2006-07-13 Reinhard Milich Active rectifier module for three-phase generators of vehicles
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
JP2014078564A (ja) * 2012-10-09 2014-05-01 Toyota Industries Corp 電極の接続構造
JP2019087757A (ja) * 2019-01-30 2019-06-06 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7079809B2 (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
US10825758B2 (en) Semiconductor device
US8222651B2 (en) Semiconductor device
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6076675B2 (ja) 半導体装置
KR20190003930A (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP6697103B2 (ja) 半導体装置
JP5271778B2 (ja) 半導体装置の製造方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
JP7079809B2 (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
WO2021187018A1 (ja) 半導体装置
GB2444293A (en) Double substrate power electronics package
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JPH05235567A (ja) 混成集積回路装置
JP2021197375A (ja) 半導体装置および半導体装置の製造方法
JP2013102233A (ja) 半導体装置
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7079809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150