JP6697103B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6697103B2 JP6697103B2 JP2019014369A JP2019014369A JP6697103B2 JP 6697103 B2 JP6697103 B2 JP 6697103B2 JP 2019014369 A JP2019014369 A JP 2019014369A JP 2019014369 A JP2019014369 A JP 2019014369A JP 6697103 B2 JP6697103 B2 JP 6697103B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding
- island
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 263
- 239000000463 material Substances 0.000 claims description 111
- 230000017525 heat dissipation Effects 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 31
- 230000003014 reinforcing effect Effects 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
100 リード
110,120,130,140 アイランド部
150 アイランド部
170,180 パッド部
111,121,141,151,161,171,181,191 端子部
112,122,132,142,152 凹部
182 凹部
113,123 堀部
114,124 屈曲部
125,165 導通部
200 基板
210 基材
211 主面
212 裏面
220 導通板
221,222 アイランド部
223,224 パッド部
225 導通部
226 導通部
227 延出部
228 ボンディング用チップ
228a 下層
228b 上層
230 放熱板
231 露出面
240 端子部
300 放熱部材
310 基材
320 伝熱板
330 放熱板
331 露出面
410 半導体素子
420 半導体素子
411,421 第一電極
412,413,422,423 第二電極
430,440 駆動IC
432,442 上面電極
490 受動部品
510,520 接合材
600 ワイヤ
610 ファーストボンディング部
605 段差部
620 セカンドボンディング部
630 補強ボンディング部
631 円盤部
632 円柱部
633 尖頭部
690 環状痕
700 封止樹脂
710,720 溝部
Claims (37)
- 厚さ方向において互いに反対側に位置する第一電極および第二電極を有する半導体素子と、
厚さ方向において互いに反対側に位置する主面および裏面を有する絶縁性の基材、および前記基材の前記主面に接合されており前記半導体素子の前記第二電極に導通接合された導通板、を有する基板と、
前記第一電極に導通接合された第1アイランド部を有するリードと、
前記半導体素子を覆う封止樹脂と、
を備え、
前記半導体素子は、動作電流が流れるパワー系半導体素子であり、
前記動作電流を制御するための制御電流が流れる駆動ICを備え、
前記導通板は、前記第二電極に導通し、且つ前記半導体素子から平面視において延出した延出部を有し、
前記第二電極は、前記導通板の前記延出部およびワイヤを介して、前記駆動ICと導通しており、
前記延出部の第1面には、ボンディング用チップが設けられており、
前記ワイヤは、前記ボンディング用チップにボンディングされており、
前記ボンディング用チップは、厚さ方向において前記導通板側に位置する下層およびこの下層に積層された上層を有し、
前記下層および前記導通板は、いずれもCuからなり、
前記ボンディング用チップの厚さは、前記導通板の厚さの0.275倍〜0.366倍であり、
前記リードは、前記駆動ICが搭載され且つ前記厚さ方向において前記第1面と同じ側を向く搭載面を有する第2アイランド部をさらに有し、
前記搭載面は、前記第1面よりも前記搭載面が向く側に位置することを特徴とする、半導体装置。 - 前記基材は、セラミックスからなる、請求項1に記載の半導体装置。
- 前記基材は、アルミナからなる、請求項2に記載の半導体装置。
- 前記導通板は、金属からなる、請求項1ないし3のいずれかに記載の半導体装置。
- 前記導通板は、Cuからなる、請求項4に記載の半導体装置。
- 前記導通板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である、請求項1ないし5のいずれかに記載の半導体装置。
- 前記裏面に接合された放熱板をさらに備える、請求項1ないし6のいずれかに記載の半導体装置。
- 前記放熱板は、前記封止樹脂から露出する露出面を有する、請求項7に記載の半導体装置。
- 前記露出面は、前記封止樹脂と面一である、請求項8に記載の半導体装置。
- 前記放熱板は、金属からなる、請求項7ないし9のいずれかに記載の半導体装置。
- 前記放熱板は、Cuからなる、請求項10に記載の半導体装置。
- 前記放熱板の厚みは、前記基材の厚みと同じか、前記基材の厚みよりも大である、請求項7ないし11のいずれかに記載の半導体装置。
- 前記リードの前記第1アイランド部は、複数の前記半導体素子の前記第一電極に導通接合されている、請求項1ないし12のいずれかに記載の半導体装置。
- 前記リードは、前記基板の前記導通板に導通接合された導通部を有する、請求項1ないし13のいずれかに記載の半導体装置。
- 前記第1アイランド部には、複数の凹部が形成されている、請求項1ないし14のいずれかに記載の半導体装置。
- 前記第1アイランド部のうち前記半導体素子と重なる部位は、平滑である、請求項15に記載の半導体装置。
- 前記各凹部は、断面円形状である、請求項15または16に記載の半導体装置。
- 前記複数の凹部は、前記半導体素子を囲むように配置されている、請求項15ないし17のいずれかに記載の半導体装置。
- 溶融状態を経て前記第一電極と前記第1アイランド部とを接合する接合材を備えており、
溶融状態における前記接合材に対する濡れ性が、前記第1アイランド部よりも前記第一電極の方が優れている、請求項18に記載の半導体装置。 - 前記第一電極は、前記半導体素子の片面の全面に形成されている、請求項19に記載の半導体装置。
- 前記第1アイランド部は、前記半導体素子の外側に位置する堀部を有する、請求項19または20に記載の半導体装置。
- 前記接合材は、前記堀部よりも内方に位置する、請求項21に記載の半導体装置。
- 前記堀部は、前記半導体素子の全周を囲んでいる、請求項22に記載の半導体装置。
- 前記第1アイランド部には、前記堀部の外側に前記複数の凹部が設けられている、請求項23に記載の半導体装置。
- 前記上層は、Agからなる、請求項1ないし24のいずれかに記載の半導体装置。
- 前記ワイヤは、ファーストボンディング部と、段差部を境界として厚さが徐々に薄くなる形状とされたセカンドボンディング部と、前記セカンドボンディング部の少なくとも一部と重なり、かつ前記段差部を露出させる補強ボンディング部と、を有する、請求項1ないし25のいずれかに記載の半導体装置。
- 前記補強ボンディング部は、前記セカンドボンディング部に接する円盤部を有する、請求項26に記載の半導体装置。
- 前記補強ボンディング部は、前記円盤部上に形成されており、前記円盤部よりも小径でありかつ前記円盤部と同心である円柱部を有する、請求項27に記載の半導体装置。
- 前記補強ボンディング部は、前記円柱部上に形成された尖頭部を有する、請求項28に記載の半導体装置。
- 前記セカンドボンディング部がボンディングされた部位には、このセカンドボンディング部を形成する際にキャピラリが圧着されたことによって生じた環状痕が形成されている、請求項26ないし29のいずれかに記載の半導体装置。
- 前記補強ボンディング部は、前記環状痕の一部を露出させている、請求項30に記載の半導体装置。
- 前記補強ボンディング部は、前記環状痕のうち前記セカンドボンディング部側にある半分以上の部位を覆っている、請求項31に記載の半導体装置。
- 前記ファーストボンディング部は、前記駆動ICにボンディングされている、請求項26ないし31のいずれかに記載の半導体装置。
- 前記セカンドボンディング部は、前記ボンディング用チップにボンディングされている、請求項32に記載の半導体装置。
- 前記ワイヤは、Auからなる、請求項26ないし34のいずれかに記載の半導体装置。
- 前記リードは、前記第1アイランド部および前記第2アイランド部のいずれかに繋がり、かつ前記封止樹脂から露出する複数の端子部を有する、請求項1ないし35のいずれかに記載の半導体装置。
- 前記基板は、前記封止樹脂から突出する端子部を有する、請求項1ないし35のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014369A JP6697103B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014369A JP6697103B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014105233A Division JP2015220429A (ja) | 2014-05-21 | 2014-05-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020076535A Division JP7079809B2 (ja) | 2020-04-23 | 2020-04-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087757A JP2019087757A (ja) | 2019-06-06 |
JP6697103B2 true JP6697103B2 (ja) | 2020-05-20 |
Family
ID=66763455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019014369A Active JP6697103B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6697103B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7079809B2 (ja) * | 2020-04-23 | 2022-06-02 | ローム株式会社 | 半導体装置 |
JP2022045072A (ja) | 2020-09-08 | 2022-03-18 | 株式会社東芝 | 半導体装置 |
-
2019
- 2019-01-30 JP JP2019014369A patent/JP6697103B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019087757A (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716054B2 (en) | Semiconductor device | |
US10825758B2 (en) | Semiconductor device | |
US8222651B2 (en) | Semiconductor device | |
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
US20150206830A1 (en) | Method Of Manufacturing Semiconductor Device And The Semiconductor Device | |
JP2005050961A (ja) | 半導体装置およびその製造方法 | |
JP6697103B2 (ja) | 半導体装置 | |
JP6192561B2 (ja) | 電力用半導体装置 | |
JP4096741B2 (ja) | 半導体装置 | |
JP2010251374A (ja) | 半導体装置およびその製造方法 | |
JP7079809B2 (ja) | 半導体装置 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
US8129831B2 (en) | Chip arrangement and method for producing a chip arrangement | |
US10872846B2 (en) | Solid top terminal for discrete power devices | |
GB2444293A (en) | Double substrate power electronics package | |
JP5512845B2 (ja) | 半導体装置 | |
JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2020174220A (ja) | 半導体パッケージ | |
JP2021197375A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2023017320A (ja) | 半導体装置 | |
JP5494590B2 (ja) | 半導体モジュールおよびその製造方法 | |
WO2013179205A1 (en) | Semiconductor die package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6697103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |