JP2009071032A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009071032A
JP2009071032A JP2007237764A JP2007237764A JP2009071032A JP 2009071032 A JP2009071032 A JP 2009071032A JP 2007237764 A JP2007237764 A JP 2007237764A JP 2007237764 A JP2007237764 A JP 2007237764A JP 2009071032 A JP2009071032 A JP 2009071032A
Authority
JP
Japan
Prior art keywords
electrode
lead
semiconductor element
strap member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007237764A
Other languages
English (en)
Inventor
Hideo Nishiuchi
秀夫 西内
Tomohiro Iguchi
知洋 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007237764A priority Critical patent/JP2009071032A/ja
Publication of JP2009071032A publication Critical patent/JP2009071032A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体素子３と、半導体素子３に設けられた電極と接続される電極を有するリード４と、半導体素子３の電極とリード４の電極とを電気的に接続する金属膜を被覆したストラップ部材５とを備える。
【選択図】図３

Description

本発明は、半導体素子の電極と接続されることにより内部抵抗を低減するストラップ部材が設けられた半導体装置及びその製造方法に関する。
半導体装置の一例として、電流のスイッチングや増幅に使用されるＦＥＴを含むトランジスタパッケージを挙げることができる。このトランジスタパッケージにおいて、半導体素子上の電極とリードの電極とは、金（Ａｕ）やアルミニウム（Ａｌ）等の導電性を有する金属から形成された複数本のワイヤによって電気的に接続されている。
近年の半導体市場では、高速に動作し高い処理能力を有しつつ、動作中の消費電力は低い半導体装置が求められている。例えば携帯電話やノートパソコン等に使用される場合等はバッテリー駆動されることが多いが、その内部に使用される電子部品の抵抗値が高いと消費電力が多くなりバッテリーの駆動時間が短くなる。このような相反する２つの課題を克服するために、半導体装置の回路の微細化が進められるとともに、供給された電力を半導体装置全体で効率よく利用するために、内部抵抗（ＯＮ抵抗）の低抵抗化が進められている。
この内部抵抗の例としては、半導体素子とリードとを接続する電流経路部材の抵抗成分と、この電流経路部材と各電極間の接続抵抗成分を挙げることができる。この電流経路部材として通常金属ワイヤが用いられるが、この金属ワイヤの抵抗が半導体装置全体の内部抵抗値に対して無視できない程に大きくなることもある。従って、金属ワイヤを用いても金属ワイヤに関係する抵抗を低くすることができれば半導体素子の電極とリードの電極との接続抵抗成分も低くすることが可能である。
そのために、例えば、金属ワイヤの太線化や多線化が考えられるが、隣接する金属ワイヤ同士の短絡や取り付け本数と取り付け空間の制限のため、技術的に困難な点が生ずる。一方で、金属ワイヤ自身の抵抗値を低くする方法として、金属ワイヤを形成する金属材料を金（Ａｕ）やアルミニウム（Ａｌ）よりも低抵抗の材料に変更することが考えられる。但し、この方法では使用できる金属の種類が限定的であること、接合部分の信頼性があまり高くないことから採用は難しい。
このような問題を解決するための１つの方法として、以下の特許文献１或いは特許文献２には、半導体装置全体の低抵抗化を図るため、導電性を有する平板状の金属材料を用いて半導体素子の電極とリードの電極とを電気的に接続する半導体装置が提示されている。すなわち、この方法により半導体素子の電極とリードの電極との間の電流の流路断面積が拡大されるので、電極とリードとの間における抵抗を下げることができるとされる。
特許第３２４０２９２号公報 特許第３６３９５１５号公報
しかしながら、上記特許文献１或いは特許文献２に開示された発明においては、平板状の金属材料を接合させるために、例えば、導電性ペーストや高融点はんだが用いられる。この高融点はんだとしては鉛リッチはんだが使用されることが多い。昨今基板実装時に使用されるはんだに関して鉛の使用が規制されている。半導体装置内部のはんだに関しては鉛の使用は規制対象外であるが、鉛が環境に与える影響の大きさを考えると、半導体装置内とはいえその使用はできるだけ控えることが好ましい。
この鉛を含まない鉛フリーはんだとして、錫（Ｓｎ）を主成分としたはんだがある。但し、この鉛フリーはんだは融点が２５０℃以下と低く、基板実装時のリフロー温度が最大およそ２６０℃にもなることを考えると、リフロー時に半導体装置内部ではんだの再溶融が発生してしまう。
一方、融点が高い鉛フリーはんだとして金−錫（Ａｕ−Ｓｎ）はんだがあり、このはんだを用いての接続の方法としては、ペレットやペーストを用いる方法が考えられる。但し、ペレットを使用する方法は加工コストが高くなり、また、ペーストを使用する方法では接続後洗浄が必要となるため、ワイヤボンディングを用いた半導体装置と比較しても半導体装置の製造工程が多くなる。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、半導体装置において、半導体素子と、半導体素子に設けられた電極と接続される電極を有するリードと、半導体素子の電極とリードの電極とを電気的に接続する金属膜を被覆したストラップ部材とを備える。
本発明の実施の形態に係る第２の特徴は、半導体装置において、半導体素子と、基板実装の際に使用する端子を一端に備えるとともに、他端を半導体素子に設けられた電極と電気的に接続する金属膜を被覆したストラップ部材とを備える。
本発明の実施の形態に係る第３の特徴は、半導体装置の製造方法において、半導体素子に設けられた第１の電極と、半導体素子の第１の電極と接続される電極を有する第１のリードとを接続する工程と、半導体素子の第２の電極と、半導体素子の第２の電極と接続される電極を有する第２のリードとを接続するストラップ部材に金と錫からなる金属膜をめっきにて被覆する工程と、金属膜を被覆されたストラップ部材を半導体素子の第２の電極と第２のリードに設けられた電極との間で熱圧着により金属膜を溶融して電気的に接続する工程とを備える。
本発明の実施の形態に係る第４の特徴は、半導体装置の製造方法において、半導体素子に設けられた第１の電極と、半導体素子の第１の電極と接続される電極を有する第１のリードとを接続する工程と、半導体素子の第２の電極と、半導体素子の第２の電極と接続される電極を有する第２のリードとを接続するストラップ部材に金と錫の合金からなるはんだペーストを塗布、硬化することにより形成される金属膜を被覆する工程と、金属膜を被覆されたストラップ部材を半導体素子の第２の電極と第２のリードに設けられた電極との間で熱圧着により金属膜を溶融して電気的に接続する工程とを備える。
本発明の実施の形態に係る第５の特徴は、半導体装置の製造方法において、半導体素子に設けられた第１の電極と、半導体素子の第１の電極と接続される電極を有するリードとを接続する工程と、基板実装の際に使用する端子を一端に備えるストラップ部材に金と錫からなる金属膜をめっきにて被覆する工程と、金属膜を被覆されたストラップ部材の他端を半導体素子の第２の電極と熱圧着により金属膜を溶融して電気的に接続する工程とを備える。
本発明の実施の形態に係る第６の特徴は、半導体装置の製造方法において、半導体素子に設けられた第１の電極と、半導体素子の第１の電極と接続される電極を有するリードとを接続する工程と、基板実装の際に使用する端子を一端に備えるストラップ部材に金と錫の合金からなるはんだペーストを塗布、硬化することにより形成される金属膜を被覆する工程と、金属膜を被覆されたストラップ部材の他端を半導体素子の第２の電極と熱圧着により金属膜を溶融して電気的に接続する工程とを備える。
本発明によれば信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
まず、第１の実施の形態に係る半導体装置の構成を説明する。本発明の実施の形態に係る半導体装置１は、第１のリード２に接続された半導体素子３と、半導体素子３に設けられた電極と接続される電極を有する第２のリード４と、半導体素子３の電極と第２のリード４の電極とを電気的に接続するストラップ部材５と、第１のリード２と、半導体素子３と、第２のリード４と、ストラップ部材５とを覆う封止樹脂６（以下、「外囲器６」と表わす。）とを備える。
図１は半導体装置１の全体を示す斜視図である。半導体装置１は、そのほぼ外部全体を外囲器６で覆われている。本発明の実施の形態では、半導体装置１は第１のリード２と第２のリード４を各３本ずつ、計６本有しているが、各リードが設けられる本数は任意に定めることができる。なお、第２のリード４は、半導体素子３のソース電極と接続される第２のリード４ａ，４ｂと、半導体素子３のゲート電極と接続される第２のリード４ｃとに分けることができる。
図２は、図１に示す半導体装置１をＡ−Ａ線において切断して見た半導体装置１の平面図である。また、図３は、図２に示す半導体装置１をＢ−Ｂ線において切断して見た半導体装置１の切断断面図である。第１のリード２と第２のリード４の一端が、対向するように外囲器６の両側から外側に露出されている。第１のリード２と第２のリード４の他端は外囲器６に覆われている。
図３に示すように、第１のリード２上にはダイボンド材Ｄを介して半導体素子３が電気的に接続されている。ダイボンド材Ｄを介して第１のリード２と接続されている半導体素子３の一方の面３ａにはドレイン電極が設けられており、この面と対向する他方の面３ｂ（以下、「表面３ｂ」という。）には、ソース電極及びゲート電極が設けられている。第２のリード４において外囲器６の内部に含まれる他端の表面４ｄには、リード電極が設けられている。
第１のリード２の半導体素子３の一方の面３ａと接続される面（以下、「表面２ａ」という。）と第２のリード４の表面４ｄとは、同一平面を構成するように高さが揃えられている。そのため、第１のリード２上に接続された半導体素子３の表面３ｂのソース電極或いはゲート電極と表面４ｄのリード電極との間には段差が生じている。従って、これらの電極を電気的に接続するストラップ部材５は、この段差を吸収するべく曲げ加工が施されている。なお、図３では表面３ｂと表面４ｄとの間が直線状になるように曲げ加工がされたストラップ部材５が示されているが、表面３ｂに設けられた電極との接続が確実に行われるのであれば、例えば、表面３ｂと表面４ｄとの間を弧を描くように曲げ加工される等、ストラップ部材５がどのような形状に加工されていても構わない。
ストラップ部材５は、半導体素子３の表面３ｂに設けられたソース電極、ゲート電極と第２のリード４上に設けられたリード電極との間を電気的に接続する。ストラップ部材５は、本発明の実施の形態においては銅（Ｃｕ）で形状が成形された後、金と錫（Ａｕ−Ｓｎ）からなる金属膜が被覆されている。この金属膜はストラップ部材５の全面に被覆されるように行っても良いが、例えば、コストを押さえるため、或いはストラップ部材５を半導体素子３等に載置する際に使用されるツールによる吸着性を良くするために表面３ｂ及び表面４ｄの各電極と接続される領域にのみ設けても良い。
この金と錫（Ａｕ−Ｓｎ）からなる金属膜はどのように形成されても良い。例えば、ストラップ部材５にはんだを施す場合におけるはんだの方法は電解めっき、無電解めっき等いずれでも良い。めっきを行う場合には、レジストを塗布することで必要とする領域にのみめっきすることができる。また、金と錫のはんだペーストを塗布、硬化する方法でもよい。はんだペーストを用いる場合は、必要領域にのみ塗布し、硬化、洗浄することにより必要な領域に金と錫（Ａｕ−Ｓｎ）はんだを供給することができる。
これら第１のリード２と、半導体素子３と、第２のリード４と、ストラップ部材５とが外囲器６に覆われることで半導体装置１となる。
次に、図４ないし図８を用いて、本発明の第１の実施の形態にかかる半導体装置１の製造方法を説明する。
まず、図４に示すように、第１のリード２及び第２のリード４を用意する。上述したように、表面２ａと表面４ｄとは、第１のリード２と第２のリード４とが対向した位置に配置されたときに同一平面となるように高さが揃えられて加工される。次に、第１のリード２の上にダイボンド材Ｄを介して半導体素子３を接続する（図５参照）。このダイボンド材Ｄとしては、ストラップ部材５に形成される金属膜（金と錫（Ａｕ−Ｓｎ））よりも高融点の、例えば、金とゲルマニウム（Ａｕ−Ｇｅ）や金とシリコン（Ａｕ−Ｓｉ）を好適に使用することができる。また、予め別工程で金と錫（Ａｕ−Ｓｎ）の金属膜５ａが被覆されたストラップ部材５を製造し用意しておく。
次に、図６に示すように、半導体素子３の表面３ｂに設けられたソース電極、ゲート電極と、第２のリード４上のリード電極とをストラップ部材５を用いて接続する。このストラップ部材５は、図６において図示しないツールを用いて吸着されて半導体素子３及び第２のリード４の各電極が設けられている位置まで搬送され載置される。その後、このツールによってストラップ部材５の上面に加圧され半導体素子３及び第２のリード４に押し当てられて接続される。
このストラップ部材５の接続にあたっては、表面３ｂ及び表面４ｄが酸化していると良好な接続を行うことができない。また、ストラップ部材５に施されている金と錫（Ａｕ−Ｓｎ）の金属膜５ａは溶融して接続材として使用される。そこで、第１のリード２及び第２のリード４が例えば３２０℃のステージに載せられて加熱されるとともに、半導体素子３及び第２のリード４とストラップ部材５との接続は還元雰囲気中で行われる。このようにしてストラップ部材５を熱圧着により表面３ｂ及び表面４ｄに接続する。
その後、外囲器６で第１のリード２、半導体素子３、第２のリード４、ストラップ部材５を覆う。モールドの方法としては、例えば、トランスファーモールドやポッティングモールド等を挙げることができる。この外囲器６については、半導体素子の特性を阻害するものでなければその種類は問わない。このような製造工程を経ることで、図１に示すような半導体装置１を得ることができる。
このように、本発明の実施の形態における半導体装置では、金と錫（Ａｕ−Ｓｎ）の金属膜が形成されたストラップ部材を使用し、この金属膜が熱圧着される際に溶融することで半導体素子の電極と第２のリードの電極との間をストラップ部材によって電気的に接続する。
すなわち、従来のように、接続材を半導体素子及びリードに塗布し、ストラップ部材を載置しリフロー、その後に洗浄工程を経るという一連の製造工程を経ずとも、金と錫（Ａｕ−Ｓｎ）のめっきが施されたストラップ部材を使用して半導体素子及びリードを熱圧着により接続するだけで足り、従来の製造工程をまとめて行うことができる。
また、ストラップ部材５に形成された金と錫（Ａｕ−Ｓｎ）の金属膜が熱圧着時に溶融することでストラップ部材５と半導体素子及びリードとが接続される。そのため鉛を含まない接続材を使用することができるとともに、この金属膜の融点がおよそ２８０℃と半導体装置を基板に実装する際のリフロー温度（およそ２６０℃）よりも高いことから、リプロー時に再溶融が発生せず、ストラップ部材５と半導体素子及びリードとの各々の接続の安定化を図ることができる。
さらに、金と錫（Ａｕ−Ｓｎ）をはんだペーストとしてストラップ部材５と半導体素子及びリードとの接続に使用していないので、接続の際に加熱してもペーストに含まれる溶剤やフラックス等がしみ出したり気泡（ボイド）が発生したりすることもないことから、洗浄工程が不要となるとともに、ボイド発生による接続不良や消費電力の増大といった弊害を避けることができる。
そのため、高い信頼性と製造の容易さを確保した上で、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第１の実施の形態においては、上述したように、半導体装置１ではストラップ部材５が半導体素子３及び第２のリード４にそれぞれ設けられた電極の間を電気的に接続する構成としていた。これに対して、本発明の第２の実施の形態においては、ストラップ部材が第２のリードの役割をも担うように構成する。すなわち、図７に示す半導体装置１０において、外囲器６の外に露出している基板実装の際に使用する端子は、第１の実施の形態における第２のリードではなくストラップ部材１５である。なお、図８に示すように、ここではソース電極と接続されるストラップ部材１５ａとゲート電極と接続されるストラップ部材１５ｂとを併せて適宜ストラップ部材１５と表わしている。
図８は、図７に示す半導体装置１０をＣ−Ｃ線において切断して見た半導体装置１０の平面図である。また、図９は、図８に示す半導体装置１０をＥ−Ｅ線において切断して見た半導体装置１０の切断断面図である。半導体装置１０では、リード１２とストラップ部材１５の一端（基板実装の際に使用する端子。以下、「端子１５ｃ」と表わす）が、対向するように外囲器６の両側から外側に露出されている。リード１２とストラップ部材１５の他端は外囲器６に覆われている。
図９に示すように、リード１２上にはダイボンド材Ｄを介して半導体素子３が電気的に接続されている。ダイボンド材Ｄを介してリード１２と接続されている半導体素子３の一方の面３ａにはドレイン電極が設けられており、この面と対向する表面３ｂには、ソース電極及びゲート電極が設けられている。
ストラップ部材１５は、その一端が端子１５ｃであり、他端は半導体素子３の表面３ｂに設けられたソース電極、ゲート電極と電気的に接続される。従って、図９に示すように、ストラップ部材１５ｂの端子１５ｃと、他端とゲート電極との接続部との間には段差が生じている。そのため、これらの電極を接続するストラップ部材１５は、この段差を吸収するべく曲げ加工が施されている。なお、図９では表面３ｂと端子１５ｃとの間が直線状になるように曲げ加工がされたストラップ部材１５が示されているが、表面３ｂに設けられた電極との接続が確実に行われるのであれば、例えば、ストラップ部材１５の他端が表面３ｂの角に接触しないように他端と端子１５ｃとの間を弧を描くように曲げ加工される等、ストラップ部材１５がどのような形状に加工されていても構わない。
ストラップ部材１５は、本発明の実施の形態においては銅（Ｃｕ）で形状が成形された後、金と錫（Ａｕ−Ｓｎ）からなる金属膜１５ｄが形成されている。このストラップ部材１５に形成された金属膜１５ｄは、表面３ｂ上の電極と接続を行う際の接続材としての役割を有することから、第２の実施の形態においては表面３ｂ上の電極と接続される領域にのみ形成されている。
次に、図１０ないし図１２を用いて、本発明の第２の実施の形態にかかる半導体装置１０の製造方法を説明する。
まず、図１０に示すように、リード１２を用意する。このリード１２の高さは、半導体装置１０の高さに合わせて適切な高さに加工される。そして、このリード１２の上にダイボンド材Ｄを介して半導体素子３を接続する（図１１参照）。また、予め別工程で金と錫（Ａｕ−Ｓｎ）の金属膜１５ｄが形成されたストラップ部材１５を製造し用意しておく。
次に、図１２に示すように、半導体素子３の表面３ｂに設けられたゲート電極とストラップ部材１５とを接続する。このストラップ部材１５は、図１２において図示しないツールを用いて吸着されて表面３ｂとの接続領域（ゲート電極）に搬送され載置される。そしてこのツールによってストラップ部材１５の上面に加圧され表面３ｂに押し当てられて接続される。
この接続は、還元雰囲気中でリード１２が例えば３２０℃のステージに載せられて加熱された状態で熱圧着されて行われる。熱圧着することによってストラップ部材１５に施されている金と錫（Ａｕ−Ｓｎ）の金属膜１５ｄが溶融して表面３ｂ上の電極に接続される。その後、外囲器６で第１のリード２、半導体素子３、第２のリード４、ストラップ部材５を覆う。このような製造工程を経ることで、図１に示すような半導体装置１を得ることができる。
このように、本発明の実施の形態における半導体装置では、金と錫（Ａｕ−Ｓｎ）の金属膜が形成されたストラップ部材を使用し、この金属膜が熱圧着される際に溶融することで半導体素子の電極とストラップ部材とを電気的に接続する。そのため、高い信頼性と製造の容易さを確保した上で、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
すなわち、上述した第１の実施の形態における効果を全て備えた上で、第２のリードが不要になることから半導体装置の部品点数を少なくすることができるため、さらに高い信頼性、製造の容易さ、内部抵抗の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、本発明の実施の形態においては、ソース電極或いはゲート電極との接続を全てストラップ部材によって行ったが、例えば、ゲート電極だけは金属ワイヤをボンディングして接続するようにしても良い。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
本発明の第１の実施の形態に係る半導体装置全体を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置を示す平面図である。 本発明の第１の実施の形態に係る半導体装置を示すＢ−Ｂ線切断断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。 本発明の第２の実施の形態に係る半導体装置全体を示す斜視図である。 本発明の第２の実施の形態に係る半導体装置を示す平面図である。 本発明の第２の実施の形態に係る半導体装置を示すＥ−Ｅ線切断断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。
符号の説明
１…半導体装置、２…第１のリード、３…半導体素子、４…第２のリード、５…ストラップ部材、５ａ…金と錫（Ａｕ−Ｓｎ）の金属膜、６…外囲器、Ｄ…ダイボンド材。

Claims (7)

  1. 半導体素子と、
    前記半導体素子に設けられた電極と接続される電極を有するリードと、
    前記半導体素子の電極と前記リードの電極とを電気的に接続する金属膜を被覆したストラップ部材と、
    を備えることを特徴とする半導体装置。
  2. 半導体素子と、
    基板実装の際に使用する端子を一端に備えるとともに、他端を前記半導体素子に設けられた電極と電気的に接続する金属膜を被覆したストラップ部材と、
    を備えることを特徴とする半導体装置。
  3. 前記ストラップ部材に被覆される金属膜は金と錫の合金からなることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 半導体素子に設けられた第１の電極と、前記半導体素子の第１の電極と接続される電極を有する第１のリードとを接続する工程と、
    前記半導体素子の第２の電極と、前記半導体素子の第２の電極と接続される電極を有する第２のリードとを接続するストラップ部材に金と錫からなる金属膜をめっきにて被覆する工程と、
    前記金属膜を被覆された前記ストラップ部材を前記半導体素子の第２の電極と前記第２のリードに設けられた電極との間で熱圧着により前記金属膜を溶融して電気的に接続する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  5. 半導体素子に設けられた第１の電極と、前記半導体素子の第１の電極と接続される電極を有する第１のリードとを接続する工程と、
    前記半導体素子の第２の電極と、前記半導体素子の第２の電極と接続される電極を有する第２のリードとを接続するストラップ部材に金と錫の合金からなるはんだペーストを塗布、硬化することにより形成される金属膜を被覆する工程と、
    前記金属膜を被覆された前記ストラップ部材を前記半導体素子の第２の電極と前記第２のリードに設けられた電極との間で熱圧着により前記金属膜を溶融して電気的に接続する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 半導体素子に設けられた第１の電極と、前記半導体素子の第１の電極と接続される電極を有するリードとを接続する工程と、
    基板実装の際に使用する端子を一端に備えるストラップ部材に金と錫からなる金属膜をめっきにて被覆する工程と、
    前記金属膜を被覆された前記ストラップ部材の他端を前記半導体素子の第２の電極と熱圧着により前記金属膜を溶融して電気的に接続する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  7. 半導体素子に設けられた第１の電極と、前記半導体素子の第１の電極と接続される電極を有するリードとを接続する工程と、
    基板実装の際に使用する端子を一端に備えるストラップ部材に金と錫の合金からなるはんだペーストを塗布、硬化することにより形成される金属膜を被覆する工程と、
    前記金属膜を被覆された前記ストラップ部材の他端を前記半導体素子の第２の電極と熱圧着により前記金属膜を溶融して電気的に接続する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2007237764A 2007-09-13 2007-09-13 半導体装置及びその製造方法 Pending JP2009071032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007237764A JP2009071032A (ja) 2007-09-13 2007-09-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007237764A JP2009071032A (ja) 2007-09-13 2007-09-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009071032A true JP2009071032A (ja) 2009-04-02

Family

ID=40606983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007237764A Pending JP2009071032A (ja) 2007-09-13 2007-09-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009071032A (ja)

Similar Documents

Publication Publication Date Title
US7466012B2 (en) Power semiconductor package
JP4262672B2 (ja) 半導体装置およびその製造方法
US20090129028A1 (en) Power module and method of fabricating the same
US7851927B2 (en) Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
JP2005191240A (ja) 半導体装置及びその製造方法
TW200832658A (en) Semiconductor device and manufacturing method of the same
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2009054690A (ja) リードフレーム構造体
US7656034B2 (en) Semiconductor device and method for manufacturing the same
US9337131B2 (en) Power semiconductor device and the preparation method
JP5025394B2 (ja) 半導体装置及びその製造方法
CN112786469A (zh) 批量扩散焊接和通过批量扩散焊接生产的电子器件
JP2006203048A (ja) 半導体装置
CN100401487C (zh) 半导体器件及半导体器件的制造方法
JP7173487B2 (ja) 半導体装置
JP2008294219A (ja) 半導体装置及びその製造方法
JP2008294390A (ja) モジュール構成
US11004742B2 (en) Methods and apparatus for an improved integrated circuit package
JP6529823B2 (ja) 半導体装置および半導体装置の製造方法
JP2009071032A (ja) 半導体装置及びその製造方法
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法
JP2006013435A (ja) 電子デバイスの内部接続構造および内部接続方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JP2004146529A (ja) 半導体装置の製造方法