CN112786559A - 用于封装半导体器件的热增强或信号重新分配的封装器件载体 - Google Patents

用于封装半导体器件的热增强或信号重新分配的封装器件载体 Download PDF

Info

Publication number
CN112786559A
CN112786559A CN202011229170.9A CN202011229170A CN112786559A CN 112786559 A CN112786559 A CN 112786559A CN 202011229170 A CN202011229170 A CN 202011229170A CN 112786559 A CN112786559 A CN 112786559A
Authority
CN
China
Prior art keywords
packaged
semiconductor device
device carrier
dielectric
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011229170.9A
Other languages
English (en)
Inventor
S·K·科杜里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112786559A publication Critical patent/CN112786559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请涉及用于封装半导体器件的热增强或信号重新分配的封装器件载体。在所描述的示例中，一种装置(图8A)包括：具有板侧表面和相对表面的封装器件载体(860)，该封装器件载体具有彼此间隔开的导电引线(868、867)，该导电引线(868、867)具有第一厚度；该导电引线具有附接至电介质部分(864)的头部部分(866)、从头部部分延伸并与相对表面成角度地远离封装器件载体的板侧表面延伸的中间部分，并且每个引线具有从中间部分延伸的端部，该端部具有被配置用于安装到衬底的脚部部分(876)。

Description

用于封装半导体器件的热增强或信号重新分配的封装器件 载体
技术领域
本公开总体上涉及封装半导体器件，并且更特别地涉及封装在无引线封装件中以被安装在板或衬底上的半导体器件。
背景技术
半导体器件继续增加在半导体器件中实现的电路的载流能力和功率能力。专门针对功率应用的半导体技术(诸如氮化镓(GaN)场效应晶体管(FET)和其它功率半导体技术)产生能够承载数百安培的电流并能够传输千瓦范围的功率的电路。为了在这些水平处承载功率和电流，需要增加的热能耗散。
半导体器件被提供在具有用于进行外部连接的电端子的封装件中。越来越多地使用“无引线”封装件。这些封装件提供小的置放区(footprint)以及减少板面积的需求，并且方便地布置以用于表面安装技术(SMT)，以安装到诸如印刷电路板的板上。封装半导体器件可以安装到其它类型的衬底以及印刷电路板。无引线封装件包括一种形式，其中在四侧上提供端子，称为四方扁平无引线(QFN)封装件；以及在另一种形式中，小轮廓封装件，其中封装端子在一侧或两侧上形成，称为小轮廓无引线(SON)封装件。在这两种情况下，端子的外部边界都与模制封装件主体的外部被包含在同一平面中，因此，术语“无引线”用于指代这些封装件。
在某些应用中，无引线封装件的使用难以满足成品系统或板的板级可靠性(BLR)要求。对无引线封装件使用表面安装技术意味着封装件与板之间的焊接连接位于封装半导体器件下方，并且因此焊接点无法用于视觉或机器视觉检查。表面安装的无引线封装件具有两个刚性表面之间的焊接点、作为封装器件上导电引线的末端的端子，以及在印刷电路板或衬底上的导电焊盘。该焊接连接没有灵活性，使得可能影响现场使用的可靠性，因为封装器件端子和板之间的焊接点可能会在机械应力或热机械应力下失效。此外，一些无引线封装件被布置成使得作为无引线封装件的一部分并且被布置成传导来自半导体器件的热量的导热垫被放置在电路板上的对应导热焊盘上。然后，电路板应该为半导体器件产生的热能提供散热路径。然而，印刷电路板可以很容易被安装在板上的其它器件热饱和，使得该板不具有有效地将热能从半导体器件带走的能力，并且在最坏的情况下，实际上，印刷电路板上的导热焊盘可能会将来自安装在板上的其它器件的热能传导到封装半导体器件中，从而为封装器件增加热量，而不是消散热能。半导体器件性能通常会随着升高的温度而劣化，使得当热能没有从封装器件中消散出去时，整体性能降低。
发明内容
在所描述的示例中，一种装置包括：封装器件载体，其具有板侧表面和相对表面，该封装器件载体具有彼此间隔开的导电引线，该导电引线具有第一厚度；该导电引线具有附接至电介质部分的头部部分；从该头部部分延伸并且与相对表面成角度地远离封装器件载体的板侧表面延伸的中间部分，并且每个引线具有从中间部分延伸的端部，该端部具有被配置用于安装到衬底的脚部部分。
附图说明
图1是封装半导体器件的横截面视图。
图2A-图2D是封装半导体器件的投影图。
图3是安装到电路板的封装半导体器件的横截面视图。
图4A-图4E以一系列横截面视图示出形成用于封装半导体器件中的封装衬底的方法的主要步骤。
图5A-图5E以另一系列的横截面视图示出形成布置的封装器件载体的主要步骤。
图6A-图6B、图6AA-图6BB和图6C以横截面视图和投影图示出用于布置的封装器件载体，图6D-图6E示出所使用的不同布置的引线之一的详细视图。
图7A-图7E以一系列横截面视图示出形成用于布置中的具有集成导热垫的封装器件载体的主要步骤。
图8A-图8B以横截面视图示出用于该布置的示例封装器件载体，并且图8C是示例封装器件载体的投影图。
图9A是示例封装器件载体的平面图，其示出各种布置的几个锁模特征，图9B-图9D以横截面视图示出附加布置的附加锁模特征。
图10A以横截面视图示出具有封装半导体器件的封装器件载体的示例布置，图10B是用于封装器件载体的附加布置的横截面视图。
图11A-图11B以横截面视图示出具有替代引线形状的封装器件载体布置。
图12以平面图示出小轮廓无引线(SON)封装件的封装半导体器件的阵列。
图13A示出封装器件载体的阵列的俯视图，图13B以俯视图示出图13A的阵列的一个封装器件载体的详细视图。
图14A-图14C以横截面视图示出示例封装器件载体，其上安装有不同的封装半导体器件。
图15A以投影图示出四方扁平无引线(QFN)封装半导体器件，图15B示出与封装器件载体对准的QFN封装半导体器件，并且图15C以投影图示出安装到封装器件载体的封装半导体器件，而图15D以横截面视图示出安装到封装器件载体的封装半导体器件。
图16A-图16D示出具有两个封装半导体器件的封装器件载体的平面图、俯视图、侧视图和正视图，这两个封装半导体器件安装到封装器件载体并耦接在一起以形成多芯片模块。
图17以流程图示出使用布置的方法。
具体实施方式
除非另外指出，否则不同图中的相应数字和符号通常指代对应的部分。这些图不一定按比例绘制。
在本说明书中，使用术语“半导体器件”。半导体器件是形成在半导体衬底上的器件。所使用的半导体衬底例如包括硅、镓、砷化镓、氮化镓、锗和铟。半导体器件包括集成电路，其中在半导体衬底上形成数个、数百个或甚至数千个单个器件，诸如晶体管，并且然后使用形成在半导体衬底的有源表面之上的导体将晶体管彼此耦接以形成完整电路功能。集成电路可以包括处理器、模数转换器、存储器和其它集成器件。术语半导体器件还包括在半导体衬底上形成的分立器件，诸如分立晶体管、功率场效应晶体管(FET)、开关功率转换器、继电器、二极管、光耦接器、微波电路，以及其它器件，包括有源器件和无源器件，诸如控可硅整流器(SCR)、电阻器、电容器、变压器、电感器和换能器。
在本说明书中，使用术语“半导体器件管芯”。如本文所使用的，半导体器件管芯是单个半导体器件，其最初与许多其它半导体器件一起形成在半导体晶片上，并且然后通过称为“划片”的切片工艺与半导体晶片分离。
在本说明书中，使用术语“衬底”。如本文所使用的，术语“衬底”包括模制互连衬底(MIS)、层压板、塑料、陶瓷、基于膜或胶带的衬底、包括诸如FR4的纤维增强玻璃衬底的印刷电路板(PCB)、BT树脂衬底、导电金属(包括铜、不锈钢、Alloy 42)的金属引线框，以及预模制引线框(PMLF)，该预模制引线框包括一起形成在衬底中的金属引线和模制化合物。此外，术语“衬底”包括另一半导体器件管芯或半导体晶片的一部分，使得在该布置中，半导体器件管芯可以堆叠以用于在封装器件中的附加集成。
在本说明书中，使用术语“端子”。端子是用于与半导体器件管芯进行电连接的导电区域。半导体器件管芯端子可以包括铝、铜或形成键合垫的其它导电金属。可以在键合垫上形成焊料凸块、铜凸块、铜柱和铜柱凸块作为端子的一部分。电端子的凸块可以包括附加镀层，诸如镍、钯、锡、金、焊料，以及诸如ENIG(无电镍金)和ENEPIG(无电镍、无电镀钯、沉金)的组合，以及用以提高可焊性，增加附着力，并减少或防止金属(诸如铜或铝)的腐蚀或氧化的组合。封装器件端子包括导电引线，该导电引线具有从封装器件的外表面暴露的部分，诸如从封装件延伸的引线(在“有引线封装件”中)或与封装件外部共同延伸的引线(在“没有引线”或“无引线”封装件中)。术语“电端子”包括用于建立与半导体器件管芯或封装器件的电连接的所有这些布置。
在本说明书中，使用术语“导电焊盘”。导电焊盘是用于与导体进行电连接的导电区域。通常使用铜焊盘，并且可以使用铝、金和其它导体。可以在铜焊盘上镀镍、金、锡、钯以及它们的组合，以提高可焊性和可键合性，增加附着力并减少或防止腐蚀或氧化。
在本说明书中，使用术语“C形”。如本文所使用的，如果元件在横截面中具有字母“C”的形状或其镜像，则该元件为C形。在本说明书中，使用术语“S形”。如本文所使用的，如果元件在横截面中具有字母“S”的形状或其镜像，则该元件为“S形”。在本说明书中，使用术语“Z形”。如本文所使用的，如果元件在横截面中具有字母“Z”的形状或其镜像，则该元件为Z形。在该布置中，导电引线可以具有各种形状，例如包括C形、S形和Z形。
在本说明书中，使用术语“柔性”。如本文所使用的，如果元件能够弯曲而不破裂，则该元件是柔性的。如本文所使用的，如果引线可以从初始位置移出至少引线总长度的百分之五的距离，则引线是“柔性引线”。在示例布置中，该布置包括柔性引线。柔性引线的使用增加了布置中板级的可靠性。
在该布置中，通过提供既承载封装半导体器件又提供与封装半导体器件和衬底的电耦接的封装器件载体，解决了提供用于安装到衬底的封装半导体器件的问题。在一些布置中，封装器件载体被布置在诸如电路板的衬底与封装半导体器件的端子侧之间，其中封装半导体器件的端子侧面向衬底。在替代布置中，封装器件载体被布置成使得封装半导体器件的端子背向衬底，并且被安装到封装器件载体的面向衬底的表面。封装器件载体包括引线，该引线耦接至封装半导体器件的端子并且远离封装器件载体的电介质部分延伸，该引线的形状适于承载与衬底间隔开的封装半导体器件，以增强散热和器件性能。在一些布置中，封装器件载体包括承载一行引线的电介质材料的一个或多个“套管”，该引线大致彼此平行布置，该引线在引线的头部部分处具有导电焊盘，该头部部分从封装器件载体的电介质材料中暴露出来，并被布置成接收封装器件的端子。在附加布置中，封装器件载体包括两个或更多个套管，每个套管承载与封装器件上的端子相对应地(例如，对应于封装器件的两侧上的端子，或者对应于封装器件的四侧上的端子)布置的引线。在附加布置中，封装器件载体包括导热部分，该导热部分被放置成与封装半导体器件上的导热垫热接触。在另外的替代布置中，封装器件载体被布置成允许封装器件上的导热垫暴露于周围环境大气中以进行有效的热传递。
尽管所描述的一些示例示出在该布置的封装器件载体上使用单个封装半导体器件，但是在附加布置中，可以将多个封装半导体器件一起安装在封装器件载体上。可以提供封装功率FET器件，并将其与另一个封装器件一起(例如与FET栅极驱动器电路或与第二封装功率FET器件一起)安装到封装器件载体。传感器或模数转换器IC可以与数字集成电路一起安装到封装器件载体，以形成芯片上系统(SOC或SOIC)封装器件载体。
在该布置中，封装器件载体设置有在其头部部分处具有暴露的焊盘的导电引线，该焊盘被布置用于接收至少一个封装半导体器件的端子。在示例中，封装半导体器件可以是表面安装封装件，诸如小轮廓无引线(SON)或四方扁平无引线(QFN)封装件。封装器件载体引线的导电焊盘与封装半导体器件上的电端子相对应地布置。封装器件载体引线从处于电介质中的头部部分延伸，并且被成形为支撑封装半导体器件，从而用封装半导体器件与其上要安装封装器件载体的衬底(诸如印刷电路板)之间的空间承载封装器件。引线可以采用各种形状，诸如例如，竖直的直引线、成角度的引线、C形引线、S形引线或Z形引线。在示例布置中，引线可以被设计为“弹簧”，或者可以是柔性引线，该柔性引线被布置为在热和/或机械应力下移动，并且从而在器件操作期间和测试期间提高安装的封装器件载体的板级可靠性(BLR)。引线具有远离封装半导体器件延伸并且布置成使用焊接点或通过使用其它导电材料安装到衬底或印刷电路板的部分。该布置的引线可以具有包括与封装器件载体的表面平行并且与引线的中间部分成角度的脚部部分的端部，引线的脚部部分被布置成用于安装到板或衬底。封装器件载体的使用通过允许增加的空气、周围环境或其它流体接触到封装半导体器件以散热并且通过将封装半导体器件与系统板热隔离来增强封装半导体器件的热性能。
封装器件载体还可以具有被布置为重新分配信号的引线，使得到印刷电路板的接口具有更大的面积效率。公共信号(诸如封装半导体器件上的电源端子)可以耦接至封装器件载体的若干引线，在一些布置中，这些引线可以一起形成为封装器件载体上较宽的单个低电阻引线，以降低路径电阻，并且减少具有较小宽度的多个单根引线可能展现出的电容或电感。通过将两个或更多个封装半导体器件安装到单个封装器件载体上，该布置的封装器件载体可以提供多芯片模块。该布置的封装器件载体还可以结合无源元件，诸如上拉或下拉电路、电阻器、旁路电容器、线圈或电感器、LC电路或RC滤波器或可以耦接至封装半导体器件并与之一起使用的其它无源器件。通过将无源器件放置在封装器件载体上，减少系统板上使用的总面积。与表面安装器件相比，封装器件载体的引线还可以向封装半导体器件提供机械应力减轻，因为引线具有在使用封装器件时可能发生的热应力或机械应力下移动的能力。与有利的布置相反，将安装到印刷电路板的表面安装封装半导体器件机械地固定在适当的位置。
图1以横截面视图示出用于该布置的封装半导体器件100。以四方扁平无引线(QFN)或小轮廓无引线(SON)封装件100示出了示例。半导体器件管芯101被示出为安装到封装衬底108。键合线103将半导体器件管芯的端子(为清楚起见未示出端子)耦接至封装衬底108上的引线110。导热垫120设置有用于接收半导体管芯的管芯安装区域和将要从封装件100暴露的相对表面。模制化合物105覆盖半导体器件管芯101、键合线103和封装衬底108的至少一部分。图1中的示例封装衬底108是具有在引线110和导热垫120之间的开口中形成的预模制或电介质材料116的预模制引线框(PMLF)。可键合镀层114被提供给引线110的表面；这些镀层可以包括金、镍、钯、锡、银以及增加表面可键合性并且例如通过防止铜离子从引线110迁移来减少腐蚀的其它材料。封装衬底108可以是铜或铜合金预模制引线框。可以将其它导电材料用于引线110，例如Alloy 42，或者可以使用不锈钢，但是铜通常用于预模制引线框。
引线110的暴露部分(标记为115)形成封装半导体器件100的端子，而导热垫120的暴露部分提供了与半导体管芯101热接触的散热路径，从而提供了热传递路径以耗散来自半导体管芯101的热能。在一些示例中，导热垫120还可以形成管芯101的电端子，作为晶体管的主体触点，或作为竖直工艺晶体管的源极或漏极触点。
图2A-图2D是示出俯视图和仰视图的封装半导体器件的投影图。在图2A中，示出了四方扁平无引线(QFN)封装半导体器件200的俯视侧视图。在图2A-图2D中，为了清楚起见，相似的附图标记用于图1中的相似元件。例如，封装件200对应于图1中的封装件100。在图2A中，封装件200包括模制化合物205的主体，其中引线215形成封装半导体器件的端子。在图2B中，示出了图2A的四方扁平无引线封装件200的底表面和侧表面，其中导热垫220的暴露表面没有被模制化合物205覆盖以允许热能耗散，并且引线的暴露部分215形成封装件200的端子，而模制化合物205形成封装件200的主体。图2C和图2D示出小轮廓无引线(SON)封装半导体器件的俯视图和仰视图。图2C中的封装件200具有主体205，其中端子215在两个相对侧上(在图2C中仅可见具有端子的一侧)，而不是如图2A中的封装件200那样在四侧上。在图2D中，示出了图2C中的封装件200的底表面和侧面。在图2D中，导热垫220和引线215的暴露部分被示为从模制化合物205暴露以形成用于封装半导体器件的端子。如图2D中所示，端子形成在SON封装件中的封装半导体器件的两个相对侧上。
在图3中，横截面视图示出安装到印刷电路板341的封装半导体器件300。示出了将封装半导体器件300的端子315耦接至印刷电路板341上的焊盘(为了清楚起见，图3的横截面视图中未示出)的焊接点331。封装件300的引线310的暴露部分形成用于封装半导体器件300的端子315，该端子315用于将封装器件300电耦接至板341。导热垫320的暴露部分用于提供到印刷电路板341上的焊盘的导热路径。热能从封装件300内部的半导体管芯(未示出，但是参见图1中的管芯101)传递到印刷电路板。然而，印刷电路板341可能变得热饱和，并且因此不能提供有效的散热路径，或者在一些情况下，可能会使散热路径反向并加热封装半导体器件300，从而导致性能劣化。在一些应用中，可以减少功率半导体器件可以承载的电流量，以防止过热，即使功率器件的额定电流可能更高；在该示例中，由于热传递限制，系统无法支持封装半导体器件的最大性能。
图4A-图4E以一系列横截面示出用于形成与图1中的封装衬底108相对应的封装衬底(参见图4E中的408)的主要步骤。在图4A中，该方法开始于提供基础材料，诸如铜片或铜带409。其它导电材料(诸如铜合金、Alloy 42、不锈钢以及涂覆有铜或其它导体的材料)可以用作基础层409。
在图4B中，示出了在执行部分蚀刻步骤以在基础层409中图案化出开口和沟槽之后的基础层409。通过从顶侧和底侧二者(如图4B中取向)蚀刻基础层，可以形成各种形状，包括沟槽、槽和通孔。在一侧执行蚀刻的区域中，图案形成封闭的沟槽或槽。在基础层的两侧执行蚀刻的区域中，形成通孔。如图4B中所示，可以将引线410成形为具有基础层409的较薄的部分和完整厚度的部分。可以由完全延伸通过基础层409的通孔将引线彼此分开并且与导热垫420分开。
在图4C中，在模制操作中，将诸如塑料、环氧物或树脂材料的预模制电介质材料430施加到基础层409。飞边(flash)材料431在填充有预模制材料430的开口的外部残留在基础层的表面上。
在图4D中，去除飞边材料431以暴露基础层409的表面，该基础层可以是例如铜衬底。
在图4E中，需要可键合镀层的区域镀有层414。在示例中，在铜衬底之上形成镍、钯、金镀覆系统(Ni/Pd/Au)。在其它布置中，所使用的镀覆系统是镍金(Ni/Au)镀覆系统。这些镀层414的使用通过防止铜离子与空气反应而减少了腐蚀，并增加了在随后的工艺步骤中与键合线和焊料一起使用的可键合性和可焊性。封装衬底408被布置为接收半导体器件管芯(例如，参见图1)。封装衬底408是“预模制”引线框或PMLF，其中电介质430形成在导电引线410之间。PMLF可以以条带或各个引线框的行和列的阵列的形式提供，该引线框通过可移除部分耦接在一起，用于处理。引线框部分415将形成用于完成的封装半导体器件的端子。当将半导体器件安装到引线框并且随后施加模制化合物以形成封装件时，如下文进一步所述，引线框的诸如415的部分将不被模制化合物覆盖以形成端子，例如参见图2A-2D。
图5A-图5E以一系列横截面视图示出用于形成封装器件载体的主要步骤。使用与用于形成如图4A-图4E中所示的封装衬底的那些蚀刻和模制工艺类似的蚀刻和模制工艺来形成封装器件载体衬底。在图5A中，以横截面示出了可以是铜带或铜衬底的基础层559。在图5B处，示出了具有通过从两侧使用部分蚀刻步骤形成的图案化开口561的基础层559，使得如基础层在图5B中取向，开口561的下部可以比开口561的上部更宽地形成。在示例中，基础层559的厚度范围可以是从约150微米至约250微米。部分蚀刻工艺允许通过使用不同的蚀刻图案从一侧进行蚀刻并且然后从另一侧进行蚀刻来形成衬底559的各种厚度部分，此外，可以通过从两侧进行蚀刻来形成衬底中的开口。因为使用了部分蚀刻工艺，所以可以在衬底559的两侧上以不同的尺寸形成开口，如图5B中的开口561所示。
在图5C处，开口561(参见图5B)现在被示出为填充有电介质材料563。电介质材料563可以是树脂、环氧物、塑料或其它电介质材料。可以使用模制工艺来形成电介质，并且然后可以去除在基础层559的表面上产生的模制飞边(例如，参见图4D)，但是为了说明的简单起见，未示出该步骤。
在图5D处，进一步蚀刻基础层(参见图5A中的559)以形成衬底565。如图5D中所取向，从基础层559的底侧蚀刻基础层559，以使衬底565变薄。在图5E中，示出了通过镀覆铜层565在电介质材料563的相对侧上形成引线568和567之后的封装载体560。镀层可以是镍、金、钯、银、锡或其它层，并且可以应用于增加可键合性和可焊性，并减少封装载体560的腐蚀。引线567、568具有附接至电介质563并由其固定的头部部分566、从该头部部分延伸并远离电介质563延伸的中间部分564，以及从中间部分延伸的端部部分562，该端部部分562具有(如下所述的)将被布置为安装到板或衬底的脚部部分576。在蚀刻步骤完成之后，引线567、568可以具有最终厚度，相比于起始厚度，该最终厚度是部分厚度，例如，约100微米至200微米的厚度。
图6A、图6AA、图6B和图6BB是使用与图5A-图5E中所示的方法类似的方法形成的封装器件载体的横截面视图，并且进一步示出了在将引线形成期望形状之后的封装器件载体。在图6A中，引线668、667被附接至电介质663，并且被成形为具有直的竖直中间部分与水平“脚部”(如器件在图6A中取向)，该水平“脚部”用于表面安装到印刷电路板。引线从封装器件载体的“板侧”表面延伸，该表面是被配置为当将封装器件载体安装到印刷电路板时面向印刷电路板的表面(如图6A-图6E中取向的底表面)。封装器件载体具有背离板侧表面的相对或相反的表面(如图6A-6E中取向的顶表面)，如下所述，封装器件载体可以具有安装在该布置中的板侧表面上或相对表面上的封装半导体器件。用于有引线半导体封装件的引线形成设备可以用于成形引线668、667。在图6AA中，示出了在锯切操作在中间部分切穿电介质663以形成封装器件载体的两个部分(标记为664、665)之后的封装器件载体660，每个部分称为“套管”。锯切操作可以是与在封装件划片操作中用于切穿模制封装件的那些机械刀片类似的机械刀片。
图6B在替代示例中示出了具有“C形”引线的封装器件载体660的横截面视图。引线667、668可以在图5A-图5E中的方法之后形成，并且可以使用诸如用于有引线封装件的“修剪和形成”引线形成设备来形成。在图6B中，引线的暴露端部具有用于表面安装到板或衬底的脚部部分，该脚部部分平行于封装器件载体660的上表面，如图6B中所取向。在图6BB中，示出了在机械锯切操作之后的图6B的封装载体衬底660。在图6C中，示出了图6AA中形成的封装器件载体套管的投影图，其中一组引线668沿着一个套管660布置，该套管将用于与封装半导体器件的布置，如下文进一步描述的。引线在与封装半导体器件上的一行端子相对应的一行中彼此平行布置，并通过电介质664固定。
在图6D中，详细示出了图6AA的示例引线667。引线667具有带有导电焊盘区域679的头部部分666，中间部分669和带有脚部部分676的端部部分662。在引线成形之后，头部部分666附接至电介质664的上表面并且与电介质664的上表面共平面，其中中间部分669垂直于头部部分666布置并且远离电介质延伸(在图6D中以与头部部分成直角的角度垂直延伸，并如图6D、图6A等所示向下延伸)，并且端部部分662相对于中间部分成角度并且是水平的(如图6D中所取向)，并且在引线667的底表面(如图6D中取向的底表面)上形成脚部部分676。在替代方案中，中间部分669可以具有相对于头部部分666成小于直角的角度，并且可以倾斜远离电介质664(参见图6C)。
在图6E中详细示出了来自图6BB中所示的封装器件载体的引线。该半圆形引线668(在横截面中为半圆形)具有带有导电焊盘区域679的头部666，中间部分669和带有脚部部分676的端部部分662。电介质664被示出为围绕头部部分666的一部分。电介质保持并保护引线668的头部部分666，其中导电焊盘679暴露以形成用于将要安装到引线668的封装半导体器件(未示出)的端子的电和物理接触表面。
图7A-图7E以一系列横截面示出形成用于封装器件载体的替代布置的主要步骤。在该替代布置中，封装器件载体将包括布置在两行引线之间的导热部分。
在图7A中，提供了导电材料的条带或阵列759。在示例中，使用铜或铜合金衬底材料。图7B以横截面示出在从顶表面和底表面执行部分蚀刻之后的材料，以形成导电引线768、开口762、导热垫789、开口761和附加导电引线767。在图7C中，横截面示出预模制操作的结果，该预模制操作在图7B中所示的开口761、762中形成电介质材料764、763。预模制操作可以沉积电介质，诸如树脂、环氧物、塑料、热塑性塑料、液晶聚合物、热固性模制化合物和其它电介质。在一种方法中，传递模制操作将固体模制化合物加热到液态，在模压机中传递模制化合物，并且然后固化该模制化合物以形成图7C中的电介质材料764和763。在附加示例中，可以使用室温的模制化合物。可以通过温度或紫外线暴露来执行固化以固化电介质。
在图7D处，示出了在从底表面执行附加薄化蚀刻以使引线变薄之后的图7C中的导电引线768、767。在图7E处，示出在使用附加镀覆操作以在引线768和767之上以及导热垫789上形成镀覆层之后的封装器件载体760。银、镍、锡、钯、金、镍金合金或这些的层、镍金钯合金或这些合金的层都是可能的镀层布置，该布置将增强导电引线的可键合性和可焊性。
图8A-图8B示出在图7A-图7E的步骤之后通过对引线成形而形成的封装器件载体860。在图8A-图8B中，所使用的附图标记与针对类似元件在图7A-图7E中的附图标记相似，例如，封装器件载体760对应于封装器件860。在图8A中，引线868和867形成为具有头部部分866延伸的竖直中间部分，该头部部分866附接至电介质864，并且每个引线具有用于表面安装的水平脚部部分876(如图8A-图8B中所取向的水平)。焊盘部分879从电介质864暴露，以与封装半导体器件(为清楚起见未示出)的端子进行电接触。
在图8B中，引线868和867被成形为“C形”引线，并且在暴露的端部处具有脚部部分876，以用于表面安装到诸如印刷电路板(未示出)的衬底。C形引线868具有头部部分866，该头部部分866具有暴露的焊盘879，用于安装封装半导体器件(未示出)。
图8A-图8B中的布置中的每个布置在中央部分具有导热垫889，该导热垫889将与安装到载体的封装半导体器件的导热垫机械接触，如在下文中进一步描述的，并因此提供了导热路径，以从要安装到封装器件载体860的封装半导体器件中去除热能。图8C是图8A中所示的封装器件载体860的投影图，其中导热垫889延伸通过中央部分，并且一组导电引线868从一侧延伸，而第二组导电引线867从第二相对侧延伸。每个引线具有从封装器件载体860的电介质材料暴露的焊盘部分879，该焊盘部分与将被安装到封装器件载体的封装半导体器件(未示出)的端子相对应，因此封装器件的端子将与引线进行电接触。
图9A-图9D示出可以用于附加布置中以增加引线对封装器件载体中的电介质的锁定的特征。图9A以俯视图示出引线的头部部分的各种形状，通过在诸如860、760的封装器件载体中的导电引线的头部部分与电介质材料之间形成“引线锁定”，该引线可与该布置一起用于提供增加的机械可靠性。在图9A中，引线968例如对应于图8A-图8C中的引线868。电介质材料964具有嵌入其中的引线968。与电介质材料接触的引线的头部部分可以成形为增加接触面积并增加引线与电介质之间的结合强度。引线970是不具有附加引线锁定形状的直的形状。引线971具有“T”形头部形状。引线972张开以延伸头部部分。引线973已被冲压以在头部部分的相对侧上形成半圆形开口。引线974具有通过头部部分打孔或蚀刻的开口，以将引线锁定到电介质。
图9B-图9D示出可以在引线968的头部部分966处使用并且结合到电介质以提高可靠性的形状。在图9B中，横截面视图示出用于不具有附加锁定形状的布置的直形状的头部部分966。在图9C中，替代示例示出在结合到电介质的引线的头部部分966处的下压形状，从而增加了结合的机械强度。注意，图9A的冲压、蚀刻打孔特征可以与图9C的下压形状组合以形成附加替代引线形状。在图9D中，在封装器件载体中与电介质结合的引线的头部部分966形成向上弯曲，以增加结合的机械强度。此外，图9D的向上弯曲的形状可以与图9A中的冲压、打孔或蚀刻形状组合以形成附加引线形状。
图10A-图10B以横截面视图示出封装器件载体的替代布置，其中封装半导体器件被安装至封装器件载体的第一表面。尽管横截面视图仅示出了示例封装器件的两个相对侧上的引线，但是请注意，引线也可以形成在封装器件载体的两个端部(在图10A-图10B的横截面中不可见)上，以形成“四方”引线封装器件载体。在这些布置中，封装器件1000安装到背离系统板(为清楚起见未示出)的表面，封装器件载体将最终安装到该系统板(也就是说，封装半导体器件被安装到如在图10A中取向的封装器件载体1060的上表面)。如在下文中进一步描述的，在替代布置中，封装器件可以被安装在封装器件载体的板侧表面上(也就是说，如图10A中取向的封装器件载体的底表面)。
在图10A中，横截面示出在四方扁平无引线(QFN)或小轮廓无引线(SON)封装件中的封装半导体器件1000，该封装件带有引线1010和端子1015并具有从封装件主体(即模制化合物或电介质1005)暴露的暴露导热垫1020。示出了具有C形引线的布置1060的封装器件载体，其中封装半导体器件1000安装到封装器件载体1060的第一平面表面。在示例布置中，封装半导体器件1000安装到封装器件载体1060的第一表面，该第一表面是背离引线1067、1068的暴露端部或脚部端部的表面，即背离封装器件载体1060可以稍后表面安装到的印刷电路板的表面(为清楚起见未示出)。焊接点或导电环氧物用于将引线1067、1068上的焊盘的上部(如图10A中取向)电耦接并机械键合到封装半导体器件1000的端子1015。引线结合至电介质1064、1065，形成两个套管，每个套管形成一行引线，在该横截面视图中，封装半导体器件1000的每一侧有一个套管。在该示例中，引线1067和1068在横截面中以半圆形或“C”形示出，但是其它引线形状也可以用于形成附加布置。封装器件1000的导热垫1020通向周围环境，并且与引线1067、1068的底部间隔开距离“D”。通过将封装半导体器件1000的导热垫与封装器件载体1060将被表面安装到系统板的点间隔开(为清楚起见，在图10A-图10B中未示出系统板)，在操作期间，周围环境大气可以冷却封装半导体器件1000，热能从导热垫1020传递到周围环境。距离“D”指示该间距，可通过使用不同的引线长度和形状来增大或减小该间距。例如，可以通过在封装半导体器件1000下方使用强制空气，或通过使用液体冷却剂，或通过在导热垫1020之上循环惰性大气来实现附加热传递。
图10B示出其中封装半导体器件1000安装至具有直形引线的封装半导体器件载体1060的板侧表面的布置。在该替代方案中，封装半导体器件载体1060具有与导热垫1020接触的一体导热垫1089。在封装器件载体1060中的导热垫1089延伸通过电介质1064以提供导热路径。在一些替代布置中，垫1020还是用于封装器件1000的电端子，并且导热垫1089提供到垫1020的电连接以进行信号连接。在特定示例中，该连接是到封装半导体器件1000内的竖直FET器件的源极端子的源极连接。
如图10B中所示，封装半导体器件1000被承载在封装器件载体1060的板侧表面上。由于封装器件1000安装在与组件将安装到的系统板(为清楚起见未示出)有关的封装器件载体1060下方(如图10B中取向)，因此该布置有时称为“负鼠(possum)”载体。引线1067和1068从封装器件载体1060延伸并终止于平坦或平面的脚部部分，该脚部部分用于表面安装到板(未示出)。封装半导体器件1000具有与封装器件载体1060的一体导热垫1089接触的导热垫1020。封装半导体器件被安装成端子1010与封装器件载体1060的一侧上的引线1067和另一侧上的引线1068接触。引线具有长度为“L”的竖直(如图10B中取向)中间部分1089，该长度“L”将安装到载体的封装半导体器件与该布置将安装到(未示出)的板间隔开距离“D”。一体导热垫1089承载来自半导体器件1000的热能，并且暴露于周围环境以进行冷却。强制空气、液体或气体可以在封装器件载体1060之上循环以提供附加冷却。因为热能从该布置将要安装到的系统板(未示出)消散出去，所以板的热状态不影响封装半导体器件1000的热状态或性能。
图11A和图11B是示出附加布置的横截面。在图11A-图11B中，为了清楚起见，相似的附图标记用于与上述附图中使用的相似元件。例如，封装器件载体1160对应于图10A-图10B中的封装器件载体1060。
在图11A中，示出了封装器件载体1160，其中封装半导体器件1100安装在表面上。在该示例中，封装器件被安装在封装器件载体的背离系统板(未示出)的表面上。封装器件载体1160具有安装在电介质1101上形状为“S”形的引线1103。引线可以支撑封装半导体器件1100并具有一些机械柔性或充当“弹簧”。因为引线1103可以响应于在器件操作期间可能发生的机械应力或热机械应力而移动，所以通过使用该布置来提高板级可靠性(BLR)。S形引线1103的头部部分被布置为与封装半导体器件1100的引线1110的端子1115相对应，使得引线1103的暴露焊盘可以被焊接到封装半导体器件的端子1115，并且与引线1110进行连接。
图11B示出替代布置，其中半导体器件载体1160的引线的“脚部”部分1176的一部分1105延伸到封装半导体器件1100的主体的置放区的外部。该布置可以通过以下方式提高可靠性和检查的便利性：在系统板的俯视图中检查时使引线1103的延伸部分1105可见，以使人或机器视觉检查设备能够确认引线在俯视图中存在，并能够在安装到系统板(未示出)期间和之后对正确位置进行视觉验证。
在示例方法布置中，可以以阵列形式提供封装器件载体，并且可以将其安装到以条带或阵列形式提供的封装半导体器件，然后可以在划片操作中将安装的封装器件切开以形成完整组件。图12以平面图示出模制操作之后的封装半导体器件1200的阵列1280。半导体器件的端子1215没有被用于封装半导体器件的封装件主体覆盖，并且暴露以用于安装。对于每个封装器件，还示出了导热垫1220从模制化合物暴露出来。
图13A以平面图示出用于封装器件载体阵列1370的条带格式，该封装器件载体阵列1370具有以条带形式安装到诸如图12中所示的半导体器件的阵列的多个封装器件载体1375。图13B详细示出来自图13A中的阵列1370的单个封装器件载体1375。在图13B中，封装器件载体包括承载第一行引线1368的第一电介质部分1364和承载第二行引线1367的第二电介质部分1365，该引线具有布置成耦接至封装半导体器件的端子的部分。
上文描述的图10A是安装到封装器件载体的组装后的封装半导体器件的横截面视图，单个封装半导体器件对应于图13B中的俯视图。
图14A-图14C以横截面视图示出用于将封装半导体器件安装到封装器件载体的替代布置。在图14A中，示出了“引线上的芯片”形式的封装器件1400，其安装到封装器件载体1460以形成安装的封装器件1475。在“芯片上的引线”形式的器件中，半导体管芯由封装件中的内部封装引线框(未示出)上的引线支撑并安装到该引线，例如可以使用倒装芯片布置。如图14A中所示，所得的封装半导体器件1400不具有导热垫。半导体器件载体1460具有两个套管部分，其中第一电介质载体在封装器件1400的一端支撑一行引线1467，并且第二电介质载体在封装半导体器件1400的相对端支撑第二行引线1468。封装半导体器件被安装到两个电介质套管的板侧表面，并且诸如1467、1468的引线具有与封装半导体器件的引线1410的端子1415相对应的暴露焊盘，使得当封装半导体器件安装到封装器件载体1460时，封装半导体器件1400在电介质套管下方(如图14A-图14C中取向)。图14A-图14C中的引线是C形的并且横截面是半圆形的，使得引线1467、1468的暴露端部部分(如在图14A-图14C中取向的底端)形成平面部分，以用于例如使用焊料而表面安装在系统板(未示出)上。在图14B中，示出了封装半导体器件载体1460，其中小轮廓无引线(SON)封装件或四方扁平无引线(QFN)封装器件1400安装在两个电介质套管的板侧表面上，在该示例中，封装器件载体的导热垫1450背离系统板(未示出)，并且暴露在组件1475的上部(如图14B中取向)以便由于暴露的垫而进行有效的热传递。可以使用附加的散热方法，诸如使强制空气流过组件或向导热垫1450施加附加的散热块。
图14C以另一横截面视图示出封装器件载体1460，其中封装半导体器件1400安装到封装器件载体1460的板侧表面，该封装器件载体包括一体导热垫1455，以进一步增加来自封装器件1400的散热。导热垫1455是导热的并且与封装半导体器件1400的导热垫1450接触，并且可以使用导热粘合剂(为清楚起见，未示出)固定到导热垫1450。封装半导体器件的端子1415(其是引线1410的暴露部分)用于将封装半导体器件安装到引线1467、1468。
图15A以投影图示出可以与一种布置一起使用的QFN封装件中的封装半导体器件1500。在示例中，封装半导体器件1500是功率场效应晶体管(FET)器件，诸如可从德州仪器公司获得的NexFETTM氮化镓(GaN)器件。在器件1500中，因为NexFETTM器件是竖直FET，其中半导体衬底的主体形成FET晶体管的源极端子，所以导热垫1550用作端子(源极或漏极端子)以及导热垫。其余端子1515包括用于器件的漏极、控制、传感器和栅极端子。在示例中，多个端子1515可以耦接至NexFETTM器件的栅极、漏极和源极。
图15B示出包括封装器件载体1560的布置1575，其中封装器件1500被布置为附接至封装器件载体1560的板侧表面(如图15B中取向的底表面)。封装器件载体1560具有四行引线(1567、1568、1566、1569)，该引线具有与封装器件1500的暴露端子1515相对应的暴露端部(在图15B中不可见)。封装器件载体的一些引线具有不同的宽度，并且封装器件载体的一些引线被组合成较宽的引线，诸如1573。在将封装器件的多个端子电耦接在一起的应用中，在封装器件载体上提供较宽的组合引线(例如参见引线1573)导致当安装到系统板上时该器件的性能更高。较小的单个引线上的电阻减小，并且可以改善电感特性和噪声性能。在替代布置中，封装器件载体1560的引线可以具有共同的或均匀的宽度。封装器件载体1560包括导热垫1555，该导热垫1555延伸通过封装器件载体1560的电介质主体并提供热传递路径。
图15C示出在将封装器件安装到封装器件载体以形成组件1575之后的封装器件载体1560和封装器件1500(图15B中所示)。可以在焊料回流工艺中在端子上使用焊料、使用导电环氧物或通过用于将部件组装到板和衬底的其它组装方法，将封装器件1500安装到封装器件载体1560。图15C中的图示还包括无源部件1581，该无源部件1581在该示例中是旁路电容器。电容器、电阻器、电感器、传感器和其它无源部件可被安装到无源器件载体1560，以通过提供附加位置以将部件远离组件1575将被安装到的系统板来安装(图15C中未示出，请参见图15D)，以进一步改善组件1575的性能，并减小组件1575所需的系统板面积。
图15D是组件1575(参见图15C)的横截面视图，该组件1575包括安装至系统板1501的封装器件载体1560。如图15D中所示，引线1567和1568从封装器件载体1560延伸，并终止于脚部部分1576，该脚部部分平行于器件载体1560的上表面(如图15D中取向)布置；引线1567和1568使用焊料1572附接至板1501。引线1567、1568的中间部分形成对组件1575的机械支撑，并且还在封装半导体器件1500和板1501之间提供间距D，使得二者彼此热隔离。由器件1500在封装器件的导热垫1520处产生的热能耦接至器件载体1560上的导热垫1550，并从系统板1501传导出去。
图16A-图16C以一系列视图示出使用封装器件载体的有利布置。在图16A中，使用QFN封装件1601、1603中的两个FET器件形成多芯片模块。在许多电路拓扑中，功率FET器件以“半桥”布置，其中高侧FET器件具有在电压源和开关节点之间耦接的漏极至源极路径，并且低侧FET器件耦接在开关节点和接地端子之间。附加部件可以耦接在开关节点和输出端子之间，以向负载供应电压。使用半桥配置可以实现开关电源转换器，诸如降低转换器或降压转换器、生高转换器或升压转换器以及其它功能。除功率FET外，栅极驱动器器件还用于向功率FET供应独立的栅极信号，并且感测输出电压、负载电流和温度的控制器可以用于调节开关节点处或输出端处的电压。许多应用使用降压转换器从DC电压(诸如12伏)产生较低的电压(诸如5伏)，然而升压转换器和其它功能也使用耦接至电源电压并耦接至开关节点的一对FET器件。
在图16A，在俯视图中，两个封装半导体FET器件1601和1603被布置在封装器件载体1660上。通过在封装器件载体上使用公共引线来将封装半导体器件耦接在一起并且为这两个器件提供到系统板的连接，实现了更高的集成度，同时最小化提供该功能所需的系统板面积。在图16A中，每个器件可以是功率FET，诸如德州仪器公司的NexFETTM器件。在图16A中，器件1601和1603各自具有布置在一侧上的漏极端子1611、布置在另一侧上的栅极和控制端子1613以及布置为导热垫的源极端子1650。封装器件各自包括功率FET，该功率FET具有源极、栅极和漏极端子以及其它控制信号和输出。在半桥配置中，器件1601的源极端子连接至开关节点，器件1603的漏极端也是如此，这些器件在半桥中充当高侧晶体管和低侧晶体管。在该布置中，这些连接可以在封装器件载体上进行，如下文进一步所述。
在图16B中，以注视板侧表面的平视图示出了封装器件载体1660。在该俯视图中以部分轮廓示出器件1601和1603，因此与端子的连接可见。引线1681将器件1601的漏极端子(参见图16A)耦接在一起并提供外部连接。在示例应用中，引线1681可以耦接至电压源以在器件1601的漏极处提供高侧电压。引线1683耦接至器件1601上的源极端子和垫以及器件1603的漏极端子，以提供开关节点外部连接。封装器件载体的引线1685提供到器件1603的源级的外部连接，并被耦接至器件1603的源极和导热垫，在半桥应用中，该端子可以被耦接至接地或低压电源。另外，一组引线1689为器件1603提供门信号、时钟信号和其它输入/输出信号的连接。引线1687提供到器件1601的类似连接。图16C和图16D示出图16B中所示的封装器件载体1660和引线的侧视图和前视图。图16B进一步示出在区域1693中信号重新分配的示例，其中信号被分开路由以用于更大的间距。可以进行信号重新分配以改善系统板布线或效率，或减小将封装器件载体安装到系统板所需的面积(与将封装半导体器件直接安装到系统板相比)。
图17以流程图示出一种方法布置。在步骤1701中，形成具有从电介质部分延伸的导电引线的封装器件载体(参见图7A-图7E、图8A-图8B)，在步骤1703处，将封装半导体器件安装到封装器件载体(参见图10A)，并且在步骤1705中，可以将封装器件载体安装到系统板或衬底(参见图15D)。通过在封装半导体器件和电路板之间提供热隔离，通过在导电引线中提供机械柔性以允许运动以适应热应力或机械应力而不会出现结合故障，并能够视觉检查将由封装半导体器件的替代表面安装件所隐藏的焊接点，使用该布置提高了板级可靠性。附加优点包括可以在封装器件载体上放置多个部件(包括无源部件)，减少系统板空间要求以及重新分配信号路径以改善板级布线效率。
在权利要求的范围内，在所描述的布置中可以进行修改，并且其它替代布置也是可能的。

Claims (28)

1.一种装置，包括：
封装器件载体，其具有板侧表面和相对表面，所述封装器件载体具有彼此间隔开的导电引线，所述导电引线具有第一厚度；
所述导电引线具有附接至电介质部分的头部部分、从所述头部部分延伸并与所述相对表面成角度地远离所述封装器件载体的所述板侧表面延伸的中间部分，并且每个引线具有从所述中间部分延伸的端部，所述端部具有被配置用于安装到衬底的脚部部分。
2.根据权利要求1所述的装置，其中所述封装器件载体的所述电介质部分是第一电介质部分，并且所述封装器件载体进一步包括第二电介质部分，所述第一电介质部分和所述第二电介质部分彼此间隔开，所述第一电介质部分和所述第二电介质部分中的每一个电介质部分附接至导电引线，所述引线包括在从所述第一电介质部分和所述第二电介质部分暴露的所述头部部分中的导电焊盘。
3.根据权利要求2所述的装置，其中所述导电焊盘与无引线封装半导体器件的端子相对应地布置。
4.根据权利要求1所述的装置，其中所述导电引线的所述中间部分以直线方向远离所述封装器件载体延伸，并且所述导电引线的所述端部与所述中间部分成角度，并且从而形成所述脚部部分。
5.根据权利要求1所述的装置，其中所述导电引线的所述中间部分以半圆形方向从所述封装器件载体延伸。
6.根据权利要求1所述的装置，其中所述导电引线形成“S”形。
7.根据权利要求1所述的装置，其中所述导电引线形成“Z”形。
8.根据权利要求1所述的装置，其中所述导电引线是柔性的。
9.根据权利要求1所述的装置，其中所述导电引线具有变化的宽度。
10.根据权利要求1所述的装置，其中所述导电引线具有均匀的宽度。
11.根据权利要求1所述的装置，其中所述封装器件载体的所述电介质包括从基本上由下列项组成的组中选取的一种材料：模制化合物、环氧物、树脂、环氧树脂、塑料、玻璃纤维、液晶聚合物和BT树脂。
12.根据权利要求1所述的装置，所述封装器件载体进一步包括导热部分，所述导热部分延伸通过所述第一电介质并具有第一暴露表面并具有与所述第一暴露表面相对的第二暴露表面，所述第一暴露表面被配置为接触封装半导体器件导热垫，所述第二暴露表面被配置用于热传递。
13.根据权利要求1所述的装置，其中所述导电引线进一步包括选自基本上由铜和铜合金组成的组中的一个。
14.一种装置，包括：
在具有封装端子的无引线封装件中的封装半导体器件；以及
封装器件载体，其上安装有所述封装半导体器件，所述封装器件载体进一步包括：
板侧表面和相对表面，所述封装器件载体具有彼此间隔开并从所述板侧表面延伸的导电引线；
所述导电引线具有附接至电介质部分的头部部分、从所述头部部分延伸并与所述相对表面成角度地远离所述电介质部分延伸的中间部分，并且每个引线具有从所述中间部分延伸的端部，所述端部具有被配置用于安装到衬底的脚部部分。
15.根据权利要求14所述的装置，其中所述封装器件载体进一步包括延伸通过所述电介质的导热垫，所述封装器件载体的所述导热垫接触所述封装半导体器件的导热垫。
16.根据权利要求14所述的装置，其中所述封装半导体器件包括第一封装半导体器件，并且进一步包括安装在所述封装器件载体上的第二封装半导体器件。
17.根据权利要求16所述的装置，其进一步包括耦接至所述第一封装半导体器件和所述第二封装半导体器件两者上的端子的导电引线。
18.根据权利要求17所述的装置，其中所述第一封装半导体器件和所述第二封装半导体器件包括FET器件。
19.根据权利要求14所述的装置，其中所述封装半导体器件被安装到所述封装器件载体的所述板侧表面。
20.根据权利要求14所述的装置，其中所述封装半导体器件被安装到所述封装器件载体的所述相对表面。
21.一种方法，包括：
将导电引线附接至电介质部分以形成封装器件载体，所述导电引线具有在所述电介质部分中的头部部分、从所述头部部分延伸并远离所述电介质部分延伸的中间部分，以及从所述中间部分延伸并形成用于安装到系统板的脚部部分的端部部分；以及
将无引线封装半导体器件安装到所述封装器件载体。
22.根据权利要求21所述的方法，其中附接导电引线进一步包括将C形导电引线附接至所述电介质部分。
23.根据权利要求21所述的方法，其中附接导电引线进一步包括附接具有直中间部分的引线。
24.根据权利要求21所述的方法，其中附接所述导电引线进一步包括将S形引线附接至所述电介质。
25.根据权利要求21所述的方法，其中附接所述导电引线进一步包括将Z形引线附接至所述电介质。
26.根据权利要求21所述的方法，其中所述无引线封装半导体器件包括第一无引线封装半导体器件，并且所述方法进一步包括将第二无引线封装半导体器件附接至所述封装器件载体。
27.根据权利要求21所述的方法，其中安装所述无引线封装半导体器件包括将所述封装半导体器件安装到所述封装器件载体的板侧表面。
28.根据权利要求21所述的方法，其中安装所述无引线封装半导体器件包括将所述封装半导体器件安装到所述封装器件载体的与所述封装器件载体的板侧表面相对的表面。
CN202011229170.9A 2019-11-11 2020-11-06 用于封装半导体器件的热增强或信号重新分配的封装器件载体 Pending CN112786559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/680,044 US11264336B2 (en) 2019-11-11 2019-11-11 Packaged device carrier for thermal enhancement or signal redistribution of packaged semiconductor devices
US16/680,044 2019-11-11

Publications (1)

Publication Number Publication Date
CN112786559A true CN112786559A (zh) 2021-05-11

Family

ID=75750398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011229170.9A Pending CN112786559A (zh) 2019-11-11 2020-11-06 用于封装半导体器件的热增强或信号重新分配的封装器件载体

Country Status (2)

Country Link
US (2) US11264336B2 (zh)
CN (1) CN112786559A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3790047B1 (en) * 2019-09-05 2022-03-02 Infineon Technologies AG Multi-chip-package
CN113471114B (zh) * 2021-09-03 2021-11-12 四川明泰电子科技有限公司 半导体集成电路封装件成型设备
US20240090131A1 (en) * 2022-09-14 2024-03-14 Hamilton Sundstrand Corporation Thermal management for flat no lead packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TWI249832B (en) * 2003-11-10 2006-02-21 Siliconware Precision Industries Co Ltd Lead frame and semiconductor package with the lead frame
US20090045503A1 (en) * 2007-08-17 2009-02-19 Koduri Sreenivasan K Multidirectional Semiconductor Device Package Thermal Enhancement Systems and Methods
US8072770B2 (en) * 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame

Also Published As

Publication number Publication date
US20220189885A1 (en) 2022-06-16
US20210143106A1 (en) 2021-05-13
US11264336B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US10014280B2 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US9159656B2 (en) Semiconductor die package and method for making the same
US8389336B2 (en) Semiconductor device package and method of assembly thereof
US7838340B2 (en) Pre-molded clip structure
US8354303B2 (en) Thermally enhanced low parasitic power semiconductor package
US8951847B2 (en) Package leadframe for dual side assembly
CN105981170B (zh) 具有半导体芯片端子的dc-dc转换器
US20220189885A1 (en) Packaged device carrier for thermal enhancement or signal redistribution of packaged semiconductor devices
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
CN111244041B (zh) 包括两种不同导电材料的芯片接触元件的封装
JP2010534937A (ja) 両側冷却集積電力デバイスのパッケージ、モジュール及び製造方法
US20100193922A1 (en) Semiconductor chip package
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
KR20140032923A (ko) 와이어리스 모듈
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
KR20090104477A (ko) 반도체 소자 패키지
KR20120031132A (ko) 반도체 디바이스용 높은 접착 라인 두께
US9935027B2 (en) Electronic device including a metal substrate and a semiconductor module embedded in a laminate
CN113826196A (zh) 双侧冷却的电子器件
EP4141925A1 (en) Power module with semiconductor packages mounted on metal frame
JP2009224529A (ja) 半導体装置およびその製造方法
US12021019B2 (en) Semiconductor device package with thermal pad
US20230245942A1 (en) Semiconductor device package with integral heat slug
US20230136784A1 (en) Semiconductor device package with thermal pad

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination