KR20070000188A - Ｆｂｇａ 패키지 - Google Patents

Ｆｂｇａ 패키지 Download PDF

Info

Publication number
KR20070000188A
KR20070000188A KR1020050055720A KR20050055720A KR20070000188A KR 20070000188 A KR20070000188 A KR 20070000188A KR 1020050055720 A KR1020050055720 A KR 1020050055720A KR 20050055720 A KR20050055720 A KR 20050055720A KR 20070000188 A KR20070000188 A KR 20070000188A
Authority
KR
South Korea
Prior art keywords
substrate
package
ball
semiconductor chip
attached
Prior art date
Application number
KR1020050055720A
Other languages
English (en)
Other versions
KR20060136158A (ko
Inventor
조일환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055720A priority Critical patent/KR20060136158A/ko
Priority claimed from KR1020050055720A external-priority patent/KR20060136158A/ko
Publication of KR20070000188A publication Critical patent/KR20070000188A/ko
Publication of KR20060136158A publication Critical patent/KR20060136158A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판의 볼 랜드의 위치를 변경하여 패키지 자체의 높이를 감소시킨 FBGA 패키지에 관한 것이다. 이 패키지는, 상부면에 본드 핑거를 구비하며, 아울러 측면에 볼 랜드를 구비한 기판; 상부면에 본딩 패드를 구비하며, 접착제를 매개로 상기 기판 상에 페이스-업 방식으로 부착되는 반도체 칩; 상기 반도체 칩의 본딩 패드 및 상기 기판의 본드 핑거간을 전기적으로 연결하는 본딩 와이어; 상기 반도체 칩을 포함한 상기 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판의 측면에 구비된 볼 랜드 상에 부착되는 솔더 볼;을 구비한다.

Description

ＦＢＧＡ 패키지{FBGA package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 기판의 볼 랜드의 위치를 변경하여 패키지 자체의 높이를 감소시킨 FBGA 패키지에 관한 것이다.
최근 전자제품은 더욱 소형화, 경량화, 고속화, 다기능화 되고 있으며, 이를 가능하게 하기 위해 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, FBGA(Fine Ball Grid Array) 패키지가 그 좋은 예이다.
이러한 FBGA 패키지에 따르면, 반도체 칩은 회로패턴을 구비한 기판 상에 부착되며, 반도체 칩의 본딩 패드와 기판의 본드 핑거는 본딩와이어에 의해 상호 연결되고, 반도체 칩 및 본딩와이어를 포함한 기판 상부면은 봉지제로 몰딩되며, 그리고, 기판의 하부면에는 솔더 볼이 부착된다.
이와 같은 FBGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
이하에서는 도 1을 참조하여 종래의 FBGA 패키지를 설명하도록 한다.
도시된 바와 같이, 종래의 FBGA 패키지는 본딩 패드(121)를 구비한 반도체 칩(120)이 접착제(130)에 의해 본드 핑거(111)와 볼 랜드(112)를 구비한 기판(110) 상에 부착되고, 반도체 칩(120)의 본딩 패드(121)와 기판(110)의 본드 핑거(111)는 본딩 와이어(140)에 의해 상호 연결되며, 상기 반도체 칩(120)을 포함한 기판(110)의 상부면은 봉지제(150)에 의해 몰딩되고, 기판(110)의 볼 랜드(112)에 솔더 볼 (160)이 부착된 구조를 갖는다.
그런데, 이와 같은 구조를 갖는 종래의 FBGA 패키지는 기판(110)의 하부면에 볼 랜드(112)에 솔더 볼(160)이 부착된 구조를 갖기 때문에 패키지의 높이를 줄이는데 한계가 있다. 즉, 패키지 상부면과 기판 하부면에 부착된 솔더 볼 자체의 높이로 인해, 반도체 패키지의 박형화를 구현하기가 어렵다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 내재 되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 기판의 볼 랜드의 위치를 변경하여 패키지 자체의 높이를 감소시킨 FBGA 패키지를 제공함에 있다.
본 발명의 상기와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, FBGA 패키지가 제공되며: 이 패키지는, 상부면에 본드 핑거를 구비하며, 아울러 측면에 볼 랜드를 구비한 기판; 상부면에 본딩 패드를 구비하며, 접착제를 매개로 상기 기판 상에 페이스-업 방식으로 부착되는 반도체 칩; 상기 반도체 칩의 본딩 패드 및 상기 기판의 본드 핑거간을 전기적으로 연결하는 본딩 와이어; 상기 반도체 칩을 포함한 상기 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판의 측면에 구비된 볼 랜드 상에 부착되는 솔더 볼;을 구비하는 것을 특징으로 한다.
상기 구성에서, 상기 기판은 네개의 측면 중 한 면에만 상기 볼 랜드가 형성된다.
상기 구성에서, 상기 기판은 네개의 측면 중 서로 마주보는 한쌍의 면에만 상기 볼 랜드가 형성된다.
상기 구성에서, 상기 기판은 네개의 측면 모두에 상기 볼 랜드가 형성된다.
(실시예)
도 2 및 도 3은 본 발명의 실시예에 따른 FBGA 패키지의 단면도 및 평면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 FBGA 패키지는 본딩 패드(221)를 구비한 반도체 칩(220)이 접착제(230)에 의해 본드 핑거(211)와 볼 랜드(212)를 구비한 기판(210) 상에 부착된다. 여기서, 기판의 볼 랜드(212)는 기판(110)의 양 측면, 다시 말해, 기판의 네개의 측면 중 마주보는 한 쌍의 측면 상에 각각 형성된다. 그리고, 반도체 칩(220)의 본딩 패드(221)와 기판(210)의 본드 핑거(211)는 본딩 와이어(240)에 의해 상호 연결되며, 상기 반도체 칩(220)을 포함한 기판(210)의 상부면은 봉지제(250)에 의해 몰딩되고, 기판(210)의 볼 랜드(212)에 솔더 볼(260)이 부착된 구조를 갖는다.
상기 구성을 통해 알 수 있듯이, 본 발명에 따른 FBGA 패키지는, 기존에 기판(110) 하부에 부착되던 솔더 볼(260)을 기판(210) 측면에 부착됨으로써, 패키지 높이를 상대적으로 낮출 수 있다. 이를 위해, 본 발명에 따른 기판(210)은, 볼 랜드(212)가 하부면에 위치한 기존의 구조를 변경하여, 볼 랜드(212)를 기판(210)의 측면에 위치시킨다. 이 때, 기판 측면에 위치한 볼 랜드(212)와 기판 상부면에 위치한 본드 핑거(211)은 기판의 내부 패턴(도시안됨)에 의해 상호 전기적으로 연결된다.
덧붙여, 도 4 및 도 5를 참조하면, 본 발명에 따른 기판(110)은 볼 랜드의 형성 위치를 다르게 구성할 수 있다.
먼저, 도 4를 참조하면, 기판(210)의 네개의 측면 중 한 측면에만 볼 랜드(도시안됨)를 형성함으로써, 솔더 볼(260)은 패키지의 네개의 측면중 한 면에만 부착된다. 이와 같은 구성을 갖는 기판(210)을 통해 완성된 패키지는, 시스템에 버티컬(vertical) 타입으로 실장될 수 있다. 따라서, 평면적으로 작은 실장공간에도 다수의 패키지가 탑재될 수 있다.
다음, 도 5를 참조하면, 기판(210)의 네개의 측면 모두에 볼 랜드(도시안됨)을 형성함으로써, 솔더 볼(260)은 패키지의 네개의 측면 모두에 부착될 수 있다. 이는, 반도체 칩의 고집적화에 따른 데이터 핀의 수 증가에 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 FBGA 패키지는, 솔더 볼을 기판의 하부면이 아닌 측면에 위치시킴으로써, 패키지의 높이를 낮출 수 있다. 아울러, 기판의 측면에 위치한 솔더 볼은 기판 상부에 위치한 본드 핑거와 짧은 경로로 연결됨에 따라, 패키지의 전기적 특성을 향상시킬 수 있다.
상기한 바와 같은 본 발명의 구성에 따라, 패키지 자체의 높이가 낮아져 패키지의 박형화를 구현할 수 있으며, 아울러 본드 핑거와 솔더 볼 간의 전기적 연결 패스가 짧아져 패키지의 전기적 특성을 향상시킬 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
도 1은 종래의 FBGA 패키지를 설명하도록 한다.
도 2 및 도 3은 본 발명의 실시예에 따른 FBGA 패키지의 단면도 및 평면도.
도 4 및 도 5는 본 발명에 다른 실시예를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
210: 기판 211:본드 핑거
212: 본 랜드 220: 반도체 칩
221: 본딩 패드 240: 본딩 와이어
250: 봉지제 260: 솔더 볼

Claims (4)

  1. 상부면에 본드 핑거를 구비하며, 아울러 측면에 볼 랜드를 구비한 기판;
    상부면에 본딩 패드를 구비하며, 접착제를 매개로 상기 기판 상에 페이스-업 방식으로 부착되는 반도체 칩;
    상기 반도체 칩의 본딩 패드 및 상기 기판의 본드 핑거간을 전기적으로 연결하는 본딩 와이어;
    상기 반도체 칩을 포함한 상기 기판의 상부면을 밀봉하는 봉지제; 및
    상기 기판의 측면에 구비된 볼 랜드 상에 부착되는 솔더 볼;을 구비하는 것을 특징으로 하는 FBGA 패키지.
  2. 제 1 항에 있어서,
    상기 기판은 네개의 측면 중 한 면에만 볼 랜드가 형성된 것을 특징으로 하는 FBGA 패키지.
  3. 제 1 항에 있어서,
    상기 기판은 네개의 측면 중 서로 마주보는 한쌍의 면에만 상기 볼 랜드가 형성된 것을 특징으로 하는 FBGA 패키지.
  4. 제 1 항에 있어서,
    상기 기판은 네개의 측면 모두에 상기 볼 랜드가 형성된 것을 특징으로 하는 FBGA 패키지.
KR1020050055720A 2005-06-27 Ｆｂｇａ 패키지 KR20060136158A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055720A KR20060136158A (ko) 2005-06-27 Ｆｂｇａ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055720A KR20060136158A (ko) 2005-06-27 Ｆｂｇａ 패키지

Publications (2)

Publication Number Publication Date
KR20070000188A true KR20070000188A (ko) 2007-01-02
KR20060136158A KR20060136158A (ko) 2007-01-02

Family

ID=

Similar Documents

Publication Publication Date Title
US7170183B1 (en) Wafer level stacked package
KR20040014156A (ko) 반도체장치
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20150016711A (ko) 멀티-칩 패키지
KR20010049663A (ko) 반도체장치
KR20120126364A (ko) 반도체 칩 모듈 및 이를 갖는 플래나 스택 패키지
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
JP2013125765A (ja) 半導体装置
KR20030059459A (ko) 칩 적층 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20070000188A (ko) Ｆｂｇａ 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20060136158A (ko) Ｆｂｇａ 패키지
CN112447690B (zh) 天线置顶的半导体封装结构
KR100701685B1 (ko) 멀티 칩 패키지
TW557518B (en) Low profile stack semiconductor package
KR20120126366A (ko) 반도체 장치
KR20060133800A (ko) 칩 스택 패키지
KR20110107117A (ko) 반도체 패키지
KR20050063052A (ko) 멀티칩 패키지 구조 및 그 제조방법
TWM613718U (zh) 覆晶封裝結構
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20060074143A (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid