CN105518850A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105518850A
CN105518850A CN201380079333.1A CN201380079333A CN105518850A CN 105518850 A CN105518850 A CN 105518850A CN 201380079333 A CN201380079333 A CN 201380079333A CN 105518850 A CN105518850 A CN 105518850A
Authority
CN
China
Prior art keywords
shield plate
contact site
semiconductor device
underlying shield
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380079333.1A
Other languages
English (en)
Other versions
CN105518850B (zh
Inventor
高久悟
高冢千州都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105518850A publication Critical patent/CN105518850A/zh
Application granted granted Critical
Publication of CN105518850B publication Critical patent/CN105518850B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

根据实施方式，半导体装置具备：形成有第1接触部的基板、和在基板上以避开第1接触部的方式设置并使用了磁性体的下部屏蔽板。另外，半导体装置具备：设置于下部屏蔽板上并具有与第1接触部电连接的第2接触部的半导体芯片、和将第1接触部与第2接触部电连接的连接件。此外，半导体存储装置具备在半导体芯片上以避开第2接触部和连接件的方式设置并使用了磁性体的上部屏蔽板。下部屏蔽板和上部屏蔽板的至少一方的屏蔽板，具有端部向另一方的屏蔽板弯折且前端与另一方的屏蔽板连接的侧壁部。

Description

半导体装置及其制造方法
技术领域
本说明书所记载的实施方式涉及半导体装置及其制造方法。
背景技术
半导体装置之中，有的很容易受到外部磁场的影响。这样的受到磁场影响的半导体装置，通过磁屏蔽件来降低外部磁场的影响，由此可以良好地工作。作为半导体装置所使用的磁屏蔽件，已知例如通过使树脂中含有磁导率高的材料作为填料的电磁波吸收模型树脂，来覆盖半导体芯片的上表面和侧面，由此降低外部磁场对于半导体装置的影响。
在先技术文献
专利文献1：日本特开2005-217221号
发明内容
本说明书所记载的实施方式提供一种磁屏蔽效果更高的半导体装置及其制造方法。
实施方式涉及的半导体装置具备：形成有第1接触部的基板、和在基板上以避开第1接触部的方式设置并使用了磁性体的下部屏蔽板。另外，半导体装置具备：在下部屏蔽板上设置并具有与第1接触部电连接的第2接触部的半导体芯片、和将第1接触部与第2接触部电连接的连接件。此外，半导体装置具备：在半导体芯片上以避开第2接触部和连接件的方式设置并使用了磁性体的上部屏蔽板。下部屏蔽板和上部屏蔽板的至少一方的屏蔽板，具有端部向另一方的屏蔽板弯折且前端与另一方的屏蔽板连接的侧壁部。
附图说明
图1是第1实施方式涉及的半导体装置的概略俯视图。
图2是该半导体装置的概略侧面图。
图3是表示该半导体装置的制造方法的概略俯视图。
图4是表示该半导体装置的制造方法的概略侧面图。
图5是表示该半导体装置的制造方法的概略俯视图。
图6是表示该半导体装置的制造方法的概略侧面图。
图7是表示该半导体装置的制造方法的概略侧面图。
图8是表示该半导体装置的制造方法的概略俯视图。
图9是表示该半导体装置的制造方法的概略侧面图。
图10是表示第2实施方式涉及的半导体装置的概略俯视图。
图11是该半导体装置的概略侧面图。
图12是表示该半导体装置的制造方法的概略俯视图。
图13是表示该半导体装置的制造方法的概略侧面图。
图14是表示该半导体装置的制造方法的概略俯视图。
图15是表示该半导体装置的制造方法的概略侧面图。
图16是表示该半导体装置的制造方法的概略侧面图。
图17是表示该半导体装置的制造方法的概略俯视图。
图18是表示该半导体装置的制造方法的概略侧面图。
图19是第3实施方式涉及的半导体装置的概略侧面图。
图20是该半导体装置的概略侧面图。
图21是表示该半导体装置的制造方法的概略俯视图。
图22是表示该半导体装置的制造方法的概略侧面图。
图23是表示该半导体装置的制造方法的概略俯视图。
图24是表示该半导体装置的制造方法的概略侧面图。
图25是表示该半导体装置的制造方法的概略侧面图。
图26是表示该半导体装置的制造方法的概略俯视图。
图27是表示该半导体装置的制造方法的概略侧面图。
图28是其他实施方式涉及的半导体装置的概略侧面图。
具体实施方式
以下，参照附图对半导体存储装置的实施方式进行说明。
[第1实施方式涉及的半导体装置的结构]
首先，参照图1和图2，对第1实施方式涉及的半导体装置的结构进行说明。图1是第1实施方式涉及的半导体装置的概略俯视图，图2(a)是图1的I-I′切断截面图，图2(b)是图1的II-II′切断截面图。
如图1和图2所示，本实施方式涉及的半导体装置具备：基板1、在该基板1之上隔着具有绝缘性的第1粘结材料2贴附的下部屏蔽板3、在该下部屏蔽板3之上隔着具有绝缘性的第2粘结材料4搭载的半导体芯片5、覆盖该半导体芯片5的上表面和部分侧面的第1绝缘性树脂6、以及设置在该第1绝缘性树脂6的上表面的上部屏蔽板7。下部屏蔽板3中设置有沿层叠方向延伸的侧壁部32，该侧壁部32与上部屏蔽板7的下表面抵接。另外，该结构被第2绝缘性树脂9填埋。再者，在图1中，为了说明，将第2绝缘性树脂9省略图示。
在本实施方式中，基板1使用陶瓷、树脂、表面被氧化了的硅(Si)等的绝缘材料。在基板1的表面，形成有未图示的配线和与该配线连接的接触部11(第1接触部)。配线和接触部11是使用铜等的金属并采用印刷、蒸镀等方法形成的。接触部11利用与半导体芯片5的接合用垫，沿着下部屏蔽板3的两侧面在下部屏蔽板3的延伸方向(以下称为“第1方向”)以预定的节距排列。
下部屏蔽板3在下表面贴附有第1粘结材料2，形成为以第1方向为长度方向的长方形，第1方向的长度形成得比半导体芯片5的第1方向的长度要长。另外，下部屏蔽板3的与第1方向正交的方向(以下称为“第2方向”)的宽度比接触部11彼此的间隔窄，与半导体芯片5的第2方向上的宽度大致同样地形成。另外，作为下部屏蔽板3使用磁导率高的材料。本实施方式中使用PC坡莫合金(Ni-Mo、Cu-Fe)等的含铁的磁性合金。再者，本实施方式中下部屏蔽板3的厚度被设定为50μm～150μm左右。
另外，本实施方式中，下部屏蔽板3具有侧壁部32。本实施方式中，通过将磁性体合金的板弯折来形成该侧壁部32。因此，本实施方式中，下部屏蔽板3的厚度与侧壁部32的厚度基本上一致。
半导体芯片5包含集成电路，在本实施方式中搭载有将多个数据通过磁来存储的存储装置。该存储装置可以例如通过自旋注入来进行数据写入，通过隧道磁阻效应带来的电阻变化来进行写入了的数据的判别。但是，作为半导体芯片5可以搭载不同的存储装置，也可以搭载存储装置以外的结构。
半导体芯片5在下表面贴附第2粘结材料4、在上表面的第2方向的两侧具有接触部12(第2接触部)。接触部12经由多个作为连接件的接合线51与接触部11电连接。
上部屏蔽板7在下表面贴附第1绝缘性树脂6，形成为以第1方向为长度方向的长方形，第2方向上的宽度比接触部12的第2方向的宽度窄，第1方向的长度与下部屏蔽板3大致同样地形成。另外，作为上部屏蔽板7，与下部屏蔽板3同样地使用磁导率高的材料。本实施方式中，使用PC坡莫合金(Ni-Mo、Cu-Fe)等的含铁的磁性合金。上部屏蔽板7的厚度在本实施方式中为50μm～150μm左右。
另外，上部屏蔽板7隔着上述侧壁部32与下部屏蔽板抵接。因此，上部屏蔽板7与下部屏蔽板3一同形成磁屏蔽件，所述磁屏蔽件保护半导体装置5不受外部磁场影响。
根据本实施方式涉及的半导体装置，利用下部屏蔽板3覆盖半导体芯片5的下面，利用上部屏蔽板7覆盖其上面，利用侧壁部32覆盖其侧面。而且，下部屏蔽板3的第2方向上的宽度与半导体芯片5的宽度形成为相同程度，上部屏蔽板7的第2方向的宽度形成得比半导体芯片5的宽度稍小，很好地保护了半导体芯片5的主要部分不受外部磁场的影响。并且，下部屏蔽板3和上部屏蔽板7的宽度被设定为能够防止从半导体芯片5引出的接合线51和接触部11、12与各屏蔽板3、7的接触的宽度。由此，本实施方式涉及的半导体装置也能够保护半导体装置5的下表面不受外部磁场的影响，能够良好地工作。再者，下部屏蔽板3的第2方向的宽度只要能够保护半导体芯片5的主要部分，则也可以设为与上部屏蔽板7的第2方向上的宽度为相同程度。
[第1实施方式涉及的半导体装置的制造方法]
接着，对本实施方式涉及的半导体装置的制造方法进行说明。图3、图5和图8是用于表示本实施方式涉及的半导体存储装置的制造方法的概略俯视图、图4(a)、图6(a)和图9(a)是它们的I-I′切断截面图、图4(b)、图6(b)和图9(b)是它们的II-II′切断截面图。另外，图7是表示该制造方法的截面图。
本实施方式涉及的半导体装置的制造方法中，首先如图3和图4所示，准备形成有未图示的配线和接触部11的基板1。基板1是以第1方向为长度方向、以第2方向为宽度方向的长方形。各接触部11在宽度方向上空出预定的空间，沿着长度方向形成。在该基板1的接触部11的宽度方向上形成的2列的空间中，配置在第1方向上延伸的下部屏蔽板3并通过第1粘结材料2贴附。
本实施方式中，以将第1粘结材料2在下部屏蔽板3的背面贴附或涂布了的状态将下部屏蔽板3配置在基板1上。但是，也可以例如在基板1侧涂布第1粘结材料2。
接着，如图5和图6所示，在下部屏蔽板3上搭载半导体芯片5。半导体芯片5，以形成于其上表面的接触部12与形成于基板1的接触部11对应的方式，被配置在下部屏蔽板3上。本实施方式中，在半导体芯片5的下表面贴附或涂布第2粘结材料4，将半导体芯片5配置在下部屏蔽板3上。但是，也可以例如在下部屏蔽板3上贴附或涂布第2粘结材料4，并在其上配置半导体装置5。
接着，将半导体芯片5的接触部12与基板1的接触部11之间用接合线51电连接。再者，本实施方式中，半导体芯片5的第2方向上的宽度与下部屏蔽板3的第2方向上的宽度相同程度地形成。因此，能够防止从半导体芯片5引出的接合线51与下部屏蔽板3的接触。
接着，如图7所示，在上部屏蔽板7的一方的面上，形成具有预定厚度、并使用了热固化性树脂的第1绝缘性树脂6。本实施方式中，作为第1绝缘性树脂6使用了具有热固化性的丙烯酸系树脂，但可以应用例如紫外线固化性树脂等具有可塑性的各种材料。
接着，如图8和图9所示，以避开接触部12和接合线51的方式，将上部屏蔽板7从形成有第1绝缘性树脂6的面向半导体装置5按压，经由从下部屏蔽板3向上部屏蔽板7延伸的侧壁部32，使下部屏蔽板3与上部屏蔽板7接触。在该工序中，上部屏蔽板7被配置在半导体芯片5的上表面的接触部12之间的空间。通过该工序，下部屏蔽板3的上表面、侧壁部32的两侧面和半导体芯片5被第1绝缘性树脂6填埋。
再者，图9(a)和图9(b)中第1绝缘性树脂6落入上部屏蔽板7正下方的区域，但认为实际上在从上部屏蔽板7的侧面挤出而会在半导体芯片5的上表面等展开。因此，认为第1绝缘性树脂6的厚度设定在从下部屏蔽板3的上表面到侧壁部32的上端的高度以下。另外，认为也可以将展开了的第1绝缘性树脂6的一部分除去，在与半导体芯片5的上表面接触的部分和与下部屏蔽板3的上表面接触的部分之间，预先设置高低差。
接着，通过热等使第1绝缘性树脂6固化。进而将该结构的全体通过第2绝缘性树脂9填埋，由此如图1和图2所示，制造本实施方式涉及的半导体装置。
本实施方式中上部屏蔽板7的第2方向上的宽度，形成得比半导体装置5的第2方向上的宽度和下部屏蔽板3的第2方向上的宽度小。因此，能够很好地防止接合线51与上部屏蔽板7的接触。
根据本实施方式涉及的半导体装置的制造方法，将在背面形成了具有预定厚度且使用了热固化性树脂的第1绝缘性树脂6的上部屏蔽板7，从背面向半导体芯片5按压，经由从下部屏蔽板3向上部屏蔽板7延伸的侧壁部32使下部屏蔽板3与上部屏蔽板7接触。因此，认为与例如在上部屏蔽板7的背面形成粘结层而与下部屏蔽板3的侧壁部32粘结的情况相比，能够使上部屏蔽板7与下部屏蔽板3良好地接触。
另外，在该工序中，下部屏蔽板3的上表面、侧壁部32的两侧面和半导体芯片5被第1绝缘性树脂6填埋。因此，认为与例如将上部屏蔽板7与侧壁部32、半导体芯片5粘结之后进行填埋的情况相比，能够容易地进行树脂的填充。此外，与这样的方法相比，工序数也被削减。
另外，本实施方式中，在下部屏蔽板3上设置侧壁部32，在上部屏蔽板7上没有设置侧壁部。因此，能够容易地在上部屏蔽板7的下表面形成第1绝缘性树脂6。但是，可以例如在上部屏蔽板7设置侧壁部，也可以在下部屏蔽板3和上部屏蔽板7这两者设置侧壁部。另外，也可考虑通过例如将侧壁部32的上端弯折，来增大下部屏蔽板3与上部屏蔽板7的接触面积。
[第2实施方式涉及的半导体装置]
接着，对第2实施方式涉及的半导体装置的结构进行说明。图10是第1实施方式涉及的半导体装置的概略俯视图，图11(a)是图10的I-I′切断截面图，图11(b)是图10的II-II′切断截面图。
第2实施方式涉及的半导体装置，基本上与第1实施方式涉及的半导体装置大致同样地构成，但如图10和图11所示，在下部屏蔽板3的第1方向的两端被弯折这一点上不同。换句话说，本实施方式中，在下部屏蔽板3设置了两个侧壁部32。这些侧壁部32分别从下表面与上部屏蔽板7接触。
本实施方式中，下部屏蔽板3和上部屏蔽板7作为在相对的一对侧面(接合线51引出的侧面)没有壁的箱型磁屏蔽件发挥功能。本实施方式涉及的半导体装置，将在下部屏蔽板3受到的磁场向上部屏蔽板7、或者将在上部屏蔽板7受到的磁场向下部屏蔽板3传导的路径增加。因此，认为与第1实施方式涉及的半导体装置相比能够提高屏蔽性。
再者，本实施方式中，在下部屏蔽板3形成有2个侧壁部32，但可以在上部屏蔽板7设置2个侧壁部，也可以例如在下部屏蔽板3设置1个、并在上部屏蔽板7设置1个侧壁部。
接着，对第2实施方式涉及的半导体装置的制造方法进行说明。图12、图14和图17是用于表示本实施方式涉及的半导体存储装置的制造方法的概略俯视图，图13(a)、图15(a)和图18(a)是它们的I-I′切断截面图，图13(b)、图15(b)和图18(b)是它们的II-II′切断截面图。另外，图16是表示该制造方法的截面图。
在本实施方式涉及的半导体装置的制造方法中，首先如图12和图13所示，与第1实施方式同样地，在基板1配置下部屏蔽板3并通过第1粘结材料2贴附。本实施方式涉及的下部屏蔽板3基本上与第1实施方式涉及的下部屏蔽板3相同，但在本实施方式中，在下部屏蔽板3设置有2个侧壁部32这一点不同。
接着，如图14和图15所示，与第1实施方式同样地在下部屏蔽板3上搭载半导体芯片5。接着，与第1实施方式同样地将半导体芯片5的接触部12与基板1的接触部11之间用接合线51电连接。因此，与第1实施方式同样地，能够防止从半导体芯片5引出的接合线51与下部屏蔽板3的接触。
接着，如图16所示，与第1实施方式同样地，在上部屏蔽板7的一方的面上形成第1绝缘性树脂6。接着，如图17和图18所示，与第1实施方式同样地将上部屏蔽板7向半导体装置5按压，经由从下部屏蔽板3向上部屏蔽板7延伸的侧壁部32使下部屏蔽板3与上部屏蔽板7接触。
接着，与第1实施方式同样地通过热等使第1绝缘性树脂6固化，将该结构整体通过第2绝缘性树脂9填埋。通过以上的工序，如图10和图11所示，制造本实施方式涉及的半导体装置。
本实施方式中，在下部屏蔽板3设置有2个侧壁部32。因此，认为假设即使一个侧壁部32没有与上部屏蔽板7接触的情况下，也能够使另一个侧壁部32与上部屏蔽板7接触。因此，能够使磁屏蔽件的成品率提高。
[第3实施方式涉及的半导体装置]
接着，对第3实施方式涉及的半导体装置的结构进行说明。图19是第1实施方式涉及的半导体装置的概略俯视图，图20(a)是图19的I-I′切断截面图，图20(b)是图19的II-II′切断截面图。
第3实施方式涉及的半导体装置，基本上与第1实施方式涉及的半导体装置同样地构成，但在本实施方式中，在以下点上不同：基板1的、从下部屏蔽板3沿第1方向露出的部分也形成有接触部11，从半导体芯片5在第1方向上接合线51被引出，与在该露出部分形成的接触部11连接。根据本实施方式涉及的半导体装置，假设即使从半导体芯片5引出的接合线51的数量增加到一定程度以上的情况下，也能够容易地进行接触。
接着，对第3实施方式涉及的半导体装置的制造方法进行说明。图21、图23和图26是用于表示本实施方式涉及的半导体存储装置的制造方法的概略俯视图，图22(a)、图24(a)和图27(a)是它们的I-I′切断截面图，图22(b)、图24(b)和图27(b)是它们的II-II′切断截面图。另外，图25是表示该制造方法的截面图。
本实施方式涉及的半导体装置的制造方法中，首先如图21和图22所示，准备形成有未图示的配线和接触部11的基板1。该基板1与第1实施方式涉及的基板1大致同样地形成，但在从下部屏蔽板3沿第1方向露出的部分也形成有接触部11这一点上不同。在该基板1的接触部11的凹状所形成的空间中，与第1实施方式同样地配置下部屏蔽板3并通过第1粘结材料2贴附。
接着，如图23和图24所示，在下部屏蔽板3上搭载半导体芯片5。半导体芯片5，以形成于其上表面的接触部12与形成于基板1的接触部11对应的方式，被配置在下部屏蔽板3上。本实施方式涉及的半导体芯片5与第1实施方式涉及的半导体芯片5大致同样地制造，但在接近上表面的上述露出部分的部分也形成有接触部12这一点上不同。接着，将半导体芯片5的接触部12与基板1的接触部11之间用接合线51电连接。
接着，如图25所示，与第1实施方式同样地，在上部屏蔽板7的一方的面上形成第1绝缘性树脂6。接着，如图26和图27所示，与第1实施方式同样地将上部屏蔽板7向半导体装置5按压，经由从下部屏蔽板3向上部屏蔽板7延伸的侧壁部32使下部屏蔽板3与上部屏蔽板7接触。再者，该工序中，上部屏蔽板7被配置在由半导体芯片5的上表面的接触部12形成的凹状空间中。
接着，与第1实施方式同样地通过热等使第1绝缘性树脂6固化，将该结构整体通过第2绝缘性树脂9填埋。通过以上的工序，如图19和图20所示，制造本实施方式涉及的半导体装置。
[其他实施方式涉及的半导体存储装置]
上述各实施方式中，侧壁部32的上端相对于上部屏蔽板7大致垂直地形成。但是，例如图28所示，也可以将侧壁部32的上端以相对于上部屏蔽板7呈大致平行的面的方式形成。这样的结构在形成下部屏蔽板3时，能够仅靠弯折包含磁性体的板而容易地实现。认为根据这样的结构，能够使下部屏蔽板3与上部屏蔽板7的接触面积增加，降低接触面的磁阻，进一步提高屏蔽性。
对本发明的一些实施方式进行了说明，但这些实施方式是作为例子提出的，并不意图限定发明的保护范围。这些实施方式可以在其他各种形态下实施，在不脱离发明主旨的范围，可以进行各种省略、置换、变更。这些实施方式及其变形与发明的保护范围所含的内容同样地，包含在专利请求保护的范围所记载的发明及其均等范围中。
附图标记说明
1…基板、2…第1粘结材料、3…下部屏蔽板、4…第2粘结材料、5…半导体装置、6…第1绝缘性树脂、7…上部屏蔽板、9…第2绝缘性树脂、11、12…接触部、32…侧壁部。

Claims (5)

1.一种半导体装置，其特征在于，具备：
形成有第1接触部的基板；
在所述基板上以避开所述第1接触部的方式设置并使用了磁性体的下部屏蔽板；
在所述下部屏蔽板上设置并具有与所述第1接触部电连接的第2接触部的半导体芯片；
将所述第1接触部与所述第2接触部电连接的连接件；和
在所述半导体芯片上以避开所述第2接触部和所述连接件的方式设置并使用了磁性体的上部屏蔽板，
所述下部屏蔽板和所述上部屏蔽板的至少一方的屏蔽板，具有端部向另一方的屏蔽板弯折且前端与另一方的屏蔽板连接的侧壁部。
2.根据权利要求1所述的半导体装置，其特征在于，所述侧壁部与所述半导体芯片的没有配置所述连接件的一侧相对。
3.一种半导体装置的制造方法，其特征在于，在形成有第1接触部的基板上，以避开所述第1接触部的方式设置使用了磁性体的下部屏蔽板，
在所述下部屏蔽板上，将具有与所述第1接触部电连接的第2接触部的半导体芯片，以所述第1接触部和所述第2接触部对应的方式配置，
将所述第1接触部和所述第2接触部通过连接件电连接，
在所述半导体芯片上，将在背面形成有具有预定的厚度的可塑性绝缘层的、使用了磁性体的上部屏蔽板，以避开所述第2接触部和所述连接件的方式从所述背面向所述半导体芯片按压，经由从所述下部屏蔽板和所述上部屏蔽板的至少一方的屏蔽板向另一方的屏蔽板延伸的侧壁部，使所述下部屏蔽板和所述上部屏蔽板接触。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，所述下部屏蔽板和所述上部屏蔽板具有2个所述侧壁部。
5.根据权利要求3或4所述的半导体装置的制造方法，其特征在于，所述下部屏蔽板具有所述侧壁部。
CN201380079333.1A 2013-09-04 2013-09-04 半导体装置及其制造方法 Expired - Fee Related CN105518850B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/073755 WO2015033396A1 (ja) 2013-09-04 2013-09-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105518850A true CN105518850A (zh) 2016-04-20
CN105518850B CN105518850B (zh) 2018-05-11

Family

ID=52627906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079333.1A Expired - Fee Related CN105518850B (zh) 2013-09-04 2013-09-04 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9978690B2 (zh)
JP (1) JP6235598B2 (zh)
CN (1) CN105518850B (zh)
WO (1) WO2015033396A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783316A (zh) * 2018-07-30 2020-02-11 台湾积体电路制造股份有限公司 具磁性屏蔽的装置及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
JP6491994B2 (ja) * 2015-11-06 2019-03-27 東芝メモリ株式会社 半導体装置
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019103232A (ja) * 2017-12-01 2019-06-24 矢崎総業株式会社 電子部品ユニット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561265A (en) * 1993-03-24 1996-10-01 Northern Telecom Limited Integrated circuit packaging
US20020089832A1 (en) * 2000-12-20 2002-07-11 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US20030067757A1 (en) * 2001-10-05 2003-04-10 Richardson Patrick J. Apparatus and method for shielding a device
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479886B1 (en) * 2000-06-19 2002-11-12 Intel Corporation Integrated circuit package with EMI shield
JP2005217221A (ja) 2004-01-30 2005-08-11 Sony Corp 半導体パッケージ及びその製造方法
JP4941264B2 (ja) * 2007-12-07 2012-05-30 大日本印刷株式会社 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP5343261B2 (ja) * 2008-11-18 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561265A (en) * 1993-03-24 1996-10-01 Northern Telecom Limited Integrated circuit packaging
US20020089832A1 (en) * 2000-12-20 2002-07-11 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US20030067757A1 (en) * 2001-10-05 2003-04-10 Richardson Patrick J. Apparatus and method for shielding a device
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783316A (zh) * 2018-07-30 2020-02-11 台湾积体电路制造股份有限公司 具磁性屏蔽的装置及其制造方法
US10892230B2 (en) 2018-07-30 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding material with insulator-coated ferromagnetic particles
CN110783316B (zh) * 2018-07-30 2022-02-22 台湾积体电路制造股份有限公司 具磁性屏蔽的装置及其制造方法
US11404383B2 (en) 2018-07-30 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding material with insulator-coated ferromagnetic particles
US11990423B2 (en) 2018-07-30 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding material with insulator-coated ferromagnetic particles

Also Published As

Publication number Publication date
JP6235598B2 (ja) 2017-11-22
US20160197045A1 (en) 2016-07-07
US9978690B2 (en) 2018-05-22
WO2015033396A1 (ja) 2015-03-12
CN105518850B (zh) 2018-05-11
JPWO2015033396A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
CN105518850A (zh) 半导体装置及其制造方法
CN104700067A (zh) 具有外观隐藏的耦合电极的近接式传感器及其制造方法
WO2014111178A1 (de) Umspritztes bauelement mit einer mems komponente und verfahren zur herstellung
CN102969303A (zh) 半导体封装结构及其制造方法
CN108604583A (zh) 半导体装置
CN107204293A (zh) 半导体装置的制造方法及半导体装置
CN203607386U (zh) 一种新型指纹传感器注胶封装结构
CN105493267B (zh) 半导体装置及其制造方法
CN105990516B (zh) 半导体装置
CN104282631A (zh) 一种新型指纹传感器注胶结构
KR101540070B1 (ko) 패키지 기판 및 반도체 패키지의 제조방법
CN104183508A (zh) 半导体器件的制作方法
US20150035128A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6619269B2 (ja) Ｕｓｂ装置及びその製造方法
CN102915994A (zh) 一种超薄非接触模块用载带、非接触模块以及封装方法
CN102738110A (zh) 一种贴片式引线框架
CN216213297U (zh) Sot高密度包封模具结构
CN205723503U (zh) 一种芯片封装结构
TWI545704B (zh) Semiconductor device and manufacturing method thereof
CN200944315Y (zh) 数字安全存储卡封装结构
KR200434469Y1 (ko) 안전 디지털 메모리카드의 패키지 구조
CN103839912A (zh) 一种小型模塑封装卡用框架以及框架带
CN219800829U (zh) 一种杜绝空焊气密性高半导体
TWI474456B (zh) Semiconductor device and manufacturing method thereof
CN106531709B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170718

Address after: Tokyo, Japan, Japan

Applicant after: Toshiba Storage Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Toshiba Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180511

Termination date: 20180904

CF01 Termination of patent right due to non-payment of annual fee