CN219800829U - 一种杜绝空焊气密性高半导体 - Google Patents

Abstract

本申请涉及一种杜绝空焊气密性高半导体，包括：半导体本体，所述半导体本体的后端固定连接焊接支架，且焊接支架的四角固定镶嵌有第一焊盘、第二焊盘、第三焊盘和第四焊盘，所述第一焊盘、第二焊盘、第三焊盘和第四焊盘的后端外侧在支架上均开有断差槽，且第一焊盘、第二焊盘、第三焊盘和第四焊盘的前端外侧在在支架上均设有突出部。本申请实施例提供的该结构，半导体本体上的绝缘胶在烘烤时绝缘胶会散发出一些胶气，导致旁边搭线的二焊点会出现空焊，虚焊现像，故在第一焊盘、第二焊盘、第三焊盘和第四焊盘的外侧设计凸出部，使金线搭在凸出部,远离绝缘胶，有效阻隔胶气，提升产品的性能。

Description

一种杜绝空焊气密性高半导体

技术领域

本申请涉及半导体技术领域，尤其涉及一种杜绝空焊气密性高半导体。

背景技术

半导体是一种电导率在绝缘体至导体之间的物质，其电导率容易受控制，可作为信息处理的元件材料，从科技或是经济发展的角度来看，半导体非常重要，很多电子产品，如计算机、移动电话、数字录音机的核心单元都是利用半导体的电导率变化来处理信息，可是在半导体焊接芯片时，半导体本体上的绝缘胶在烘烤时绝缘胶会散发出一些胶气，导致旁边搭线的二焊点会出现空焊，虚焊现像，因此我们提出了一种杜绝空焊气密性高半导体。

实用新型内容

本申请提供了一种杜绝空焊气密性高半导体，以解决上述提出的问题。

本申请提供了一种杜绝空焊气密性高半导体，包括：

半导体本体，所述半导体本体的后端固定连接焊接支架，且焊接支架的四角固定镶嵌有第一焊盘、第二焊盘、第三焊盘和第四焊盘，所述第一焊盘、第二焊盘、第三焊盘和第四焊盘的后端外侧在支架上均开有断差槽，且第一焊盘、第二焊盘、第三焊盘和第四焊盘的前端外侧在在支架上均设有突出部；

二焊点，所述二焊点焊接在第一焊盘和第四焊盘与第二焊盘和第四焊盘上的焊接芯片之间，且二焊点的金线搭接在突出部上。

优选地，所述第一焊盘、第二焊盘、第三焊盘和第四焊盘上均焊接有焊接芯片。

优选地，所述第一焊盘和第二焊盘上焊接的焊接芯片外侧设有绝缘胶。

优选地，所述第四焊盘上的焊接芯片通过金线焊接在第一焊盘和第二焊盘上。

优选地，所述半导体本体的前端开有焊接口。

优选地，所述断差槽呈半圆状槽。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：

本申请实施例提供的该结构，半导体本体上的绝缘胶在烘烤时绝缘胶会散发出一些胶气，导致旁边搭线的二焊点会出现空焊，虚焊现像，故在第一焊盘、第二焊盘、第三焊盘和第四焊盘的外侧设计凸出部，使金线搭在凸出部,远离绝缘胶，有效阻隔胶气，提升产品的性能；

并且焊接支架的第一焊盘、第二焊盘、第三焊盘和第四焊盘背面周圈形成断差槽，在MD成形时塑胶注满断差槽，使第一焊盘、第二焊盘、第三焊盘和第四焊盘与塑胶更好结合，产品更牢固，产品的气密性更好。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的整体结构图；

图2为本申请实施例提供的焊接支架结构图。

图中：1、半导体本体；2、焊接支架；21、第一焊盘；22、第二焊盘；23、第三焊盘；24、第四焊盘；3、绝缘胶；4、二焊点；5、焊接芯片；6、突出部；7、断差槽。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的各种实施例可以以一个范围的形式存在，应当理解，以一范围形式的描述仅仅是因为方便及简洁，不应理解为对本申请范围的硬性限制；因此，应当认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2到6，从3到6等，以及所述范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。另外，每当在本申请中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。除非另有特别说明，本申请中用到的各种原材料、试剂、仪器和设备等，均可通过市场购买得到或者可通过现有设备制备得到。

在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”具体为附图中的图面方向。另外，在本申请中，术语“包括”“包含”等是指“包括但不限于”。在本申请中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在本申请中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况。其中A，B可以是单数或者复数。在本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“至少一种”、“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项个或复数项个的任意组合。例如，“a,b,或c中的至少一项个”，或，“a,b,和c中的至少一项个”，均可以表示：a,b,c,a-b即a和b,a-c,b-c,或a-b-c，其中a,b,c分别可以是单个，也可以是多个。

如图1和图2所示，本申请实施例提供一种杜绝空焊气密性高半导体，包括：

半导体本体1，所述半导体本体1的后端固定连接焊接支架2，且焊接支架2的四角固定镶嵌有第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24，所述第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24的后端外侧在支架2上均开有断差槽7，且第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24的前端外侧在在支架2上均设有突出部6；

二焊点4，所述二焊点4焊接在第一焊盘21和第四焊盘24与第二焊盘22和第四焊盘24上的焊接芯片5之间，且二焊点4的金线搭接在突出部6上。

根据图2所示：所述第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24上均焊接有焊接芯片5。

具体而言：焊接芯片5为电路元件芯片，为市场上现有的芯片。

根据图2所示：所述第一焊盘21和第二焊盘22上焊接的焊接芯片5外侧设有绝缘胶3；所述第四焊盘24上的焊接芯片5通过金线焊接在第一焊盘21和第二焊盘22上。

根据图1所示：所述半导体本体1的前端开有焊接口。

具体而言：焊接口能够使得焊接芯片5焊接在第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24上。

根据图2所示：所述断差槽7呈半圆状槽。

具体而言：半圆状槽能够使得塑胶注入时，断差槽7内的注胶更加充分。

设备在进行使用时，半导体本体1上的绝缘胶3在烘烤时绝缘胶3会散发出一些胶气，导致旁边搭线的二焊点4会出现空焊，虚焊现像，故在第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24的外侧设计凸出部6，使金线搭在凸出部6,远离绝缘胶3，有效阻隔胶气，提升产品的性能；

并且焊接支架2的第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24背面周圈形成断差槽7，在MD成形时塑胶注满断差槽7，使第一焊盘21、第二焊盘22、第三焊盘23和第四焊盘24与塑胶更好结合，产品更牢固，产品的气密性更好。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本申请中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本申请所示的这些实施例，而是要符合与本申请所申请的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种杜绝空焊气密性高半导体，其特征在于，包括：

半导体本体(1)，所述半导体本体(1)的后端固定连接焊接支架(2)，且焊接支架(2)的四角固定镶嵌有第一焊盘(21)、第二焊盘(22)、第三焊盘(23)和第四焊盘(24)，所述第一焊盘(21)、第二焊盘(22)、第三焊盘(23)和第四焊盘(24)的后端外侧在支架(2)上均开有断差槽(7)，且第一焊盘(21)、第二焊盘(22)、第三焊盘(23)和第四焊盘(24)的前端外侧在支架(2)上均设有突出部(6)；

二焊点(4)，所述二焊点(4)焊接在第一焊盘(21)和第四焊盘(24)与第二焊盘(22)和第四焊盘(24)上的焊接芯片(5)之间，且二焊点(4)的金线搭接在突出部(6)上。

2.根据权利要求1所述的一种杜绝空焊气密性高半导体，其特征在于：所述第一焊盘(21)、第二焊盘(22)、第三焊盘(23)和第四焊盘(24)上均焊接有焊接芯片(5)。

3.根据权利要求2所述的一种杜绝空焊气密性高半导体，其特征在于：所述第一焊盘(21)和第二焊盘(22)上焊接的焊接芯片(5)外侧设有绝缘胶(3)。

4.根据权利要求1所述的一种杜绝空焊气密性高半导体，其特征在于：所述第四焊盘(24)上的焊接芯片(5)通过金线焊接在第一焊盘(21)和第二焊盘(22)上。

5.根据权利要求1所述的一种杜绝空焊气密性高半导体，其特征在于：所述半导体本体(1)的前端开有焊接口。

6.根据权利要求1所述的一种杜绝空焊气密性高半导体，其特征在于：所述断差槽(7)呈半圆状槽。