CN220306252U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN220306252U CN220306252U CN202320793339.6U CN202320793339U CN220306252U CN 220306252 U CN220306252 U CN 220306252U CN 202320793339 U CN202320793339 U CN 202320793339U CN 220306252 U CN220306252 U CN 220306252U
- Authority
- CN
- China
- Prior art keywords
- conductive
- chip
- connecting piece
- bonding wire
- conductive connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本申请实施例提供了一种芯片封装结构,包括:芯片本体,导电框架和导电连接件;所述芯片本体和导电连接件均设置在导电框架上;当所述芯片本体和导电框架之间的距离超过预设距离时,所述芯片主体与所述导电框架之间设置有至少一个导电连接件,所述芯片本体与所述导电连接件之间设置有第一键合线,所述导电连接件与所述导电框架的引脚之间设置有第二键合线。本申请实施例通过在所述芯片主体与所述导电框架之间设置有至少一个导电连接件,可以降低单次封装打线健合所使用的键合线长度,降低了塌线的问题,避免了不同功能健合线之间桥接短路等问题,同时解决了小面积适配大封装体的封装方式,同时也减小了主功能芯片的设计面积,提高了每片晶圆的利用率。
Description
技术领域
本申请实施例属于芯片封装技术领域,具体涉及一种芯片封装结构。
背景技术
目前,许多大尺寸封装体与小面积芯片打线健合后有较高的可靠性问题。其原因在于,封装健合线的长度不能过长,因为会导致封装塌线,引起桥接,短路等电路问题。
实用新型内容
本申请实施例的目的用以解决或缓解上述由于现有中的技术问题。
本申请实施例提供了一种芯片封装结构,包括:芯片本体,导电框架和导电连接件;
所述芯片本体和导电连接件均设置在导电框架上;
当所述芯片本体和导电框架之间的距离超过预设距离时,所述芯片主体与所述导电框架之间设置有至少一个导电连接件,所述芯片本体与所述导电连接件之间设置有第一键合线,所述导电连接件与所述导电框架的引脚之间设置有第二键合线。
作为本申请一优选实施例,所述第一健合线和第二键合线的直径小于1mil。
作为本申请一优选实施例,所述导电连接件横截面大于0.5*0.5mm2。
作为本申请一优选实施例,所述导电连接件表面镀有金属层,所述金属层的厚度大于4um。
作为本申请一优选实施例,所述导电连接件相互之间间隔设置。
作为本申请一优选实施例,所述导电连接件为片状结构。
作为本申请一优选实施例,所述导电连接件为金属铜。
作为本申请一优选实施例,当所述芯片本体与一导电框架的引脚之间的导电连接件为多个时,所述导电连接件之间通过第三键合线连接,所述第一键合线、第二键合线和第三键合线的长度相同。
本申请实施例提供了一种芯片封装结构,包括:芯片本体,导电框架和导电连接件;所述芯片本体和导电连接件均设置在导电框架上;当所述芯片本体和导电框架之间的距离超过预设距离时,所述芯片主体与所述导电框架之间设置有至少一个导电连接件,所述芯片本体与所述导电连接件之间设置有第一键合线,所述导电连接件与所述导电框架的引脚之间设置有第二键合线。本申请实施例通过在所述芯片主体与所述导电框架之间设置有至少一个导电连接件,可以降低了单次封装打线健合所使用的键合线长度,降低了塌线的问题,避免了不同功能健合线之间桥接短路等问题,同时解决了小面积适配大封装体的封装方式,也减小了主功能芯片的设计面积,提高了每片晶圆的利用率。
附图说明
图1为本申请一实施例提供的一种芯片封装结构的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
如图1所示,本申请实施例提供了一种芯片封装结构,包括:芯片本体01,导电框架02和导电连接件03;
所述芯片本体01和导电连接件03均设置在导电框架02上;
当所述芯片本体01和导电框架02之间的距离超过预设距离时,所述芯片主体01与所述导电框架02之间设置有至少一个导电连接件03,所述芯片本体01与所述导电连接件03之间设置有第二键合线05,所述导电连接件03与所述导电框架02的引脚06之间设置有第二键合线05。在本申请实施例中,所述导电连接件03需要设置在合理位置,所述导电连接件03不能影响与其相邻的键合线设置。
当所述芯片本体01和导电框架02之间的距离小于预设距离时,在所述芯片本体01和导电框架02之间不用设置导电连接件03。此时,与此键合线相邻的所述导电连接件03需要设置在合理位置,以便所述导电连接件03不能影响与其相邻的键合线设置。
作为本申请一优选实施例,所述第一健合线04和第二键合线05的直径小于1mil。
作为本申请一优选实施例,所述导电连接件03横截面大于0.5*0.5mm2。
作为本申请一优选实施例,所述导电连接件03表面镀有金属层,所述金属层的厚度大于4um。
作为本申请一优选实施例,所述导电连接件03相互之间间隔设置。
作为本申请一优选实施例,所述导电连接件03为片状结构。
作为本申请一优选实施例,所述导电连接件03为金属铜。
作为本申请一优选实施例,当当所述芯片本体01与一导电框架02的引脚02之间的导电连接件03为多个时,所述导电连接件03之间通过第三键合线连接,所述第一键合线04、第二键合线05和第三键合线的长度相同。
具体的,对芯片主体封装通过以下步骤进行:
首先将芯片主体与导电连接件03通过装片胶贴在导电框架02对应位置上;
然后通过第一健合线04将芯片主体01上金属层与对应的导电连件03相连;
再通过第二健合线05将导电连接件03与导电框架02的引脚06相连,
最后通过塑封体将导电框架02上的芯片本体01进行密封。
本申请实施例提供了一种芯片封装结构,包括:芯片本体01,导电框架02和导电连接件03;所述芯片本体01和导电连接件03均设置在导电框架02上;当所述芯片本体01和导电框架02之间的距离超过预设距离时,所述芯片主体与所述导电框架02之间设置有至少一个导电连接件03,所述芯片本体01与所述导电连接件03之间设置有第二键合线05所述导电连接件03与所述导电框架02的引脚06之间设置有第二键合线05。本申请实施例通过在所述芯片主体与所述导电框架02之间设置有至少一个导电连接件03,可以降低了单次封装打线健合所使用的键合线长度,降低了塌线的问题,避免了不同功能健合线之间桥接短路等问题,同时解决了小面积适配大封装体的封装方式,也减小了主功能芯片的设计面积,提高了每片晶圆的利用率。
虽然,本文中已经用一般性说明及具体实施例对本申请作了详尽的描述,但在本申请基础上,可以对之作一些修改或改进,这对本领域技术人员而言是显而易见的。因此,在不偏离本申请精神的基础上所做的这些修改或改进,均属于本申请要求保护的范围。
Claims (8)
1.一种芯片封装结构,其特征在于,包括:芯片本体,导电框架和导电连接件;
所述芯片本体和导电连接件均设置在导电框架上;
当所述芯片本体和导电框架之间的距离超过预设距离时,所述芯片本体与所述导电框架之间设置有至少一个导电连接件,所述芯片本体与所述导电连接件之间设置有第一键合线,所述导电连接件与所述导电框架的引脚之间设置有第二键合线。
2.如权利要求1所述的一种芯片封装结构,其特征在于,所述第一键合线和第二键合线的直径小于1mil。
3.如权利要求1所述的一种芯片封装结构,其特征在于,所述导电连接件横截面大于0.5*0.5mm2。
4.如权利要求1所述的一种芯片封装结构,其特征在于,所述导电连接件表面镀有金属层,所述金属层的厚度大于4um。
5.如权利要求1所述的一种芯片封装结构,其特征在于,所述导电连接件相互之间间隔设置。
6.如权利要求1所述的一种芯片封装结构,其特征在于,所述导电连接件为片状结构。
7.如权利要求1所述的一种芯片封装结构,其特征在于,所述导电连接件为金属铜。
8.如权利要求1所述的一种芯片封装结构,其特征在于,当所述芯片本体与一导电框架的引脚之间的导电连接件为多个时,所述导电连接件之间通过第三键合线连接,所述第一键合线、第二键合线和第三键合线的长度相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320793339.6U CN220306252U (zh) | 2023-04-11 | 2023-04-11 | 一种芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320793339.6U CN220306252U (zh) | 2023-04-11 | 2023-04-11 | 一种芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220306252U true CN220306252U (zh) | 2024-01-05 |
Family
ID=89344956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320793339.6U Active CN220306252U (zh) | 2023-04-11 | 2023-04-11 | 一种芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220306252U (zh) |
-
2023
- 2023-04-11 CN CN202320793339.6U patent/CN220306252U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4989068A (en) | Semiconductor device and method of manufacturing the same | |
US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
CN106449538A (zh) | 贴片式整流器件结构 | |
KR100874925B1 (ko) | 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템 | |
CN220306252U (zh) | 一种芯片封装结构 | |
JPH06132456A (ja) | 半導体パッケージ用絶縁リードフレーム | |
CN216818332U (zh) | 一种二焊点引脚折弯的to框架 | |
CN211957627U (zh) | 一种封装体 | |
CN212848364U (zh) | 多基岛引线框架的封装结构 | |
CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
CN1992239A (zh) | 球栅阵列封装结构 | |
CN101894830B (zh) | 堆叠式封装构造及其制造方法 | |
CN210723009U (zh) | 带有转接板的qfn结构 | |
CN214956862U (zh) | 芯片封装结构及封装芯片 | |
CN212277193U (zh) | 半导体封装防磁结构 | |
CN215377402U (zh) | 引线框架及封装结构 | |
CN219832650U (zh) | 一种芯片封装结构 | |
CN217983335U (zh) | 一种贴片式tdso14半导体芯片的封装结构 | |
CN213401182U (zh) | 一种系统级封装的无线通讯芯片 | |
JPH03165549A (ja) | 半導体集積回路装置 | |
CN214956854U (zh) | 芯片封装结构 | |
CN219832649U (zh) | 一种预防塑封模流冲线导致短路的封装结构 | |
CN216250730U (zh) | 一种堆叠式芯片封装件 | |
CN117855178A (zh) | 一种半导体封装设计方法 | |
CN210723012U (zh) | 一种车规级igbt模块核心板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |