CN211957627U - 一种封装体 - Google Patents

一种封装体 Download PDF

Info

Publication number
CN211957627U
CN211957627U CN201922395846.0U CN201922395846U CN211957627U CN 211957627 U CN211957627 U CN 211957627U CN 201922395846 U CN201922395846 U CN 201922395846U CN 211957627 U CN211957627 U CN 211957627U
Authority
CN
China
Prior art keywords
pin
lead frame
contact point
chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922395846.0U
Other languages
English (en)
Inventor
阳小芮
金剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Electronic Co Ltd
Diodes Shanghai Co Ltd
Original Assignee
Diodes Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diodes Shanghai Co Ltd filed Critical Diodes Shanghai Co Ltd
Priority to CN201922395846.0U priority Critical patent/CN211957627U/zh
Application granted granted Critical
Publication of CN211957627U publication Critical patent/CN211957627U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48496—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball not being interposed between the wire connector and the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上。所述芯片具有至少一个焊盘，所述焊盘通过一第一连接线与所述引脚电性连接；所述第一连接线与所述引脚之间具有两个接触点，或者，所述第一连接线与所述引脚的接触点处还设置一第二连接线，所述第二连接线的两端均与所述引脚接触。

Description

一种封装体
技术领域
本实用新型涉及半导封装领域，特别涉及一种封装体。
背景技术
封装体一般是指用封装材料将引线框架与芯片封装而成的器件。
图1A所示的是一种常规的封装结构。如图1所示，所述封装结构包括一引线框架1和设置于所述引线框架1上的芯片2。具体来说，所述引线框架1包括引脚11及用于放置所述芯片2的基岛12。
所述芯片2具有两个焊盘21，如图1A所示的，每一焊盘上均焊有一根金属线3，以使所述焊盘21通过所述金属线3与对应的引脚11电性连接。将图1A中每一所述金属线3与所述引脚11的接触点记为3a。图1B所示的所述接触点3a的电镜照片。如
在进行温湿敏感测试或可靠性测试的时，由于固有应力的原因，所述金属线3将被拉起，即，如图1B所示的，所述金属线3与所述引脚11的接触点3a因固有应力的原因，使得所述接触点3a沿着图1B中箭头方向被拉起，从而使得所述金属线3不与所述引脚
11接触，导致产品电测失效。
因此，有必要提供一种新的封装体，以克服上述缺陷。
实用新型内容
本实用新型的目的在于提供一种新的封装体，使得芯片的焊盘与引线框架之间的连接线在所述引线框架上具有两个接触点，从而实现在维持所述芯片与所述引线框架之间的原有电性连接的同时，防止连接线在测试中被拉扯，或者即使被拉扯也不会影响所述芯片与所述引线框架的连接，以解决现有技术中存在的缺陷。
为了达到上述目的，根据本实用新型的一方面，提供一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上；所述芯片具有至少一个焊盘，所述焊盘通过一第一连接线与所述引脚电性连接；所述第一连接线与所述引脚的接触点处还设置一第二连接线，所述第二连接线的两端均与所述引脚接触。
在一些实施例中，所述第二连接线的第一端与所述引脚接触，并且，所述第二连接线的第一端设置于所述第一连接线与所述引脚的接触点上。
在一些实施例中，所述第二连接线的第一端通过焊料固定于所述引脚上。
在一些实施例中，所述第二连接线的长度为所述第二连接线的线径的3～5倍。
在一些实施例中，所述引线框架包括至少一个引脚，每一所述引脚对应一个所述焊盘；所述第一连接线的第一端通过焊料固定于所述焊盘上，所述第一连接线的第二端与所述焊盘对应的引脚接触。
在一些实施例中，所述封装体还包括塑封所述引线框架的塑封体。
一根据本实用新型的一方面，提供种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，所述芯片具有至少一个焊盘，所述焊盘通过一第一连接线与所述引脚电性连接；所述第一连接线与所述引脚之间具有两个接触点。
在一些实施例中，所述引线框架包括至少一个引脚，每一所述引脚对应一个所述焊盘；所述第一连接线的第一端通过焊料固定于所述焊盘上，所述第一连接线的第二端首先通过第一接触点与对应的引脚接触，随后通过第二接触点与该引脚接触。
在一些实施例中，在所述第一接触点上设置焊料，使得所述第二连接线的第二端在所述第一接触点上通过焊料固定于所述引脚上，然后通过所述第二接触点与所述引脚接触。
在一些实施例中，所述第一接触点与第二接触点之间的距离为所述第一连接线的线径的3～5倍。
在本实用新型中，使得芯片的焊盘与引线框架之间的连接线在所述引线框架上具有两个接触点，并控制两接触点之间的连接线的线长与线径的尺寸，使得两接触点之间的连接线的线弧极低，从而避免其在电性测试中被拉扯。或者，即使被拉扯也不会影响所述芯片与所述引线框架的连接，以解决现有技术中存在的缺陷。
附图说明
图1A是常规的封装结构的结构示意图；
图1B是图1A中接触点3a的电镜照片；
图2是根据本实用新型一实施例的封装体的结构示意图；
图3是图2中所述封装体的引线框架与芯片的结构示意图；
图4是图3中接触点的电镜照片；
图5是根据本实用新型另一实施例的所述封装体的引线框架与芯片的结构示意图。
具体实施方式
以下，结合具体实施方式，对本实用新型的技术进行详细描述。应当知道的是，以下具体实施方式仅用于帮助本领域技术人员理解本实用新型，而非对本实用新型的限制。
在本实施例中提供一种封装体100，如图2所示。所述封装体100包括以下将结合图3详细描述的引线框架110和芯片120，以及如图2所示的用于塑封所述引线框架的塑封体140，以形成一器件。所述引线框架110的引脚112裸露于所述塑封体140外。
以下，结合图3详细描述本实施例所述封装体100的所述引线框架及芯片的详细结构。
如图2和图3所示，所述封装体100包括引线框架110和芯片120。所述引线框架110包括一用于放置所述芯片120的基岛112及若干引脚111。
本领域技术人员可以理解的是，本申请中所述封装体100及所述引线框架110的结构及形状并不受限于图2及图3所示的结构，在本领域中，可以根据不同的封装体的要求形成不同的封装体结构及引线框架的结构。在本实施例中，仅为说明的目的而示意性地绘示了一个结构。
如图3所示，所述芯片120设置于所述引线框架110的所述基岛112上，并具有多个焊盘(图3中所示为两个焊盘)121。每一所述焊盘121通过一第一连接线131与对应的引脚111电性连接，并具有一接触点131a。本领域技术人员可以理解的是，所述第一连接线131与所述焊盘121是通过焊料连接的。
如图3所示，在所述接触点131a处，设置一第二连接线132，所述第二连接线132的两端均与所述引脚111接触。
具体来说，如图3所示，所述第二连接线132的第一端132a与所述第一连接线131与所述引脚111的接触点131a重合，而第二端132b则与引脚111接触。并且，所述第二连接线132的第一端132a与所述第一连接线131与所述引脚111的接触点131a通过焊料200固定于所述引脚111上。为了更好地表达本申请的结构，所述第一连接线131与所述第二连接线132及所述引脚111的接触情况请见图4。由图4清晰可见的，所述第一连接线131与所述引脚111具有一接触点131a，所述第二连接线132的第一端132a设置于所述接触点131a上，即两者重合，并且，所述第二连接线132的第一端132a通过焊料200固定于所述引脚111上，所述第二连接线132的第二端132b则以常规的状态与所述引脚111接触。
进一步地，为了避免所述第二连接线132在检测中被拉起，所述第二连接线132的长度为所述第二连接线线径的3～5倍。本领域技术人员可以理解的是，所述第二连接线132的线径事实上与所述第一连接线131的线径相同，均为常规用于连接所述芯片120与所述引线框架110的常规连接线。
则通过上述所述第二连接线132的线长与线径的尺寸设计，使得所述第二连接线132的线弧极低，即，图4中H所示的高度极低(即，所述第二连接线132的最高点与所述引脚111之间的高度差)。这样，所述第二连接线132在电性测试中很难被拉扯。此外，由于所述第二连接线132的第一端132a与所述第一连接线131与所述引脚111的接触点131a是通过焊料200连接的，因此，即使所述第二连接线132的尾部(即所述第二端132b)被拉起，所述第一连接线131与所述引脚111之间的电性连接也不会断开。
此外，本领域技术人员可以理解的是，在另一实施例中，所述第二连接线132事实上可以作为所述第一连接线131的一部分。即，如图5所示，所述第一连接线131在所述接触点131a处先与所述引脚111接触并通过焊料固定。接着，所述连接线131继续延伸，并进而与所述引脚111具有一第二接触点131b。从而，在所述接触点131a与所述第二接触点131b之间的所述第一连接线131即等效于图3中所示的第二连接线132。
在本实用新型中，使得芯片的焊盘与引线框架之间的连接线在所述引线框架上具有两个接触点，从而实现在维持所述芯片与所述引线框架之间的原有电性连接的同时，防止连接线在测试中被拉扯，或者即使被拉扯也不会影响所述芯片与所述引线框架的连接。
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (10)

1.一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，其特征在于，所述芯片具有至少一个焊盘，所述焊盘通过一第一连接线与所述引脚电性连接；所述第一连接线与所述引脚的接触点处还设置一第二连接线，所述第二连接线的两端均与所述引脚接触。
2.如权利要求1所述的封装体，其特征在于，所述第二连接线的第一端与所述引脚接触，并且，所述第二连接线的第一端设置于所述第一连接线与所述引脚的接触点上。
3.如权利要求2所述的封装体，其特征在于，所述第二连接线的第一端通过焊料固定于所述引脚上。
4.如权利要求1所述的封装体，其特征在于，所述第二连接线的长度为所述第二连接线的线径的3～5倍。
5.如权利要求1所述的封装体，其特征在于，所述引线框架包括至少一个引脚，每一所述引脚对应一个所述焊盘；所述第一连接线的第一端通过焊料固定于所述焊盘上，所述第一连接线的第二端与所述焊盘对应的引脚接触。
6.如权利要求1所述的封装体，其特征在于，所述封装体还包括塑封所述引线框架的塑封体。
7.一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，其特征在于，所述芯片具有至少一个焊盘，所述焊盘通过一第一连接线与所述引脚电性连接；所述第一连接线与所述引脚之间具有两个接触点。
8.如权利要求7所述的封装体，其特征在于，所述引线框架包括至少一个引脚，每一所述引脚对应一个所述焊盘；所述第一连接线的第一端通过焊料固定于所述焊盘上，所述第一连接线的第二端首先通过第一接触点与对应的引脚接触，随后通过第二接触点与该引脚接触。
9.如权利要求8所述的封装体，其特征在于，在所述第一接触点上设置焊料，使得所述第一连接线的第二端在所述第一接触点上通过焊料固定于所述引脚上，然后通过所述第二接触点与所述引脚接触。
10.如权利要求8所述的的封装体，其特征在于，所述第一接触点与第二接触点之间的距离为所述第一连接线的线径的3～5倍。
CN201922395846.0U 2019-12-25 2019-12-25 一种封装体 Active CN211957627U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922395846.0U CN211957627U (zh) 2019-12-25 2019-12-25 一种封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922395846.0U CN211957627U (zh) 2019-12-25 2019-12-25 一种封装体

Publications (1)

Publication Number Publication Date
CN211957627U true CN211957627U (zh) 2020-11-17

Family

ID=73187818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922395846.0U Active CN211957627U (zh) 2019-12-25 2019-12-25 一种封装体

Country Status (1)

Country Link
CN (1) CN211957627U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035817A (zh) * 2019-12-25 2021-06-25 上海凯虹科技电子有限公司 一种封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035817A (zh) * 2019-12-25 2021-06-25 上海凯虹科技电子有限公司 一种封装体

Similar Documents

Publication Publication Date Title
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
JP2001338955A (ja) 半導体装置及びその製造方法
JPH11283713A (ja) 集積回路素子用ソケット及び回路基板並びに補助回路基板
CN211957627U (zh) 一种封装体
US10770413B2 (en) Chip packaging structure and method, and electronic device
JPS63306633A (ja) フイルムキヤリア
CN113035817A (zh) 一种封装体
JP2007078539A (ja) 検査装置、検査方法、および接触端子
WO2022170735A1 (zh) 一种磁场探测传感装置及其磁通门芯片封装结构
JP2000353579A (ja) 半導体装置用のソケット及び半導体装置と基板との接続方法
JP2005249447A (ja) プローブピン
CN220306252U (zh) 一种芯片封装结构
JPH02222568A (ja) 半導体装置およびその製造方法、並びにその半導体装置の位置合わせ方法および位置合わせ装置
CN210723009U (zh) 带有转接板的qfn结构
CN207938589U (zh) 具转接导线的半导体封装结构
JPH06196610A (ja) サブパッケージおよびサブパッケージを用いた半導体装置の実装方法
CN211907426U (zh) 一种封装结构及封装芯片
TW201306191A (zh) 封裝結構及封裝製程
KR100546697B1 (ko) 반도체 패키지의 와이어 오픈/쇼트 테스터
CN202487566U (zh) 半导体封装结构
KR101039860B1 (ko) 콘택트 핀
CN203367264U (zh) 一种带有导电环的qfn封装管壳及电子器件
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法
JP2613233B2 (ja) 半導体装置のエージング方法
JP3024046B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant