CN219832650U - 一种芯片封装结构 - Google Patents

Abstract

本申请实施例提供的一种芯片封装结构，通过在所述金属引线外围设置有导电层，解决了现有技术中由于金属引线与芯片表面和框架引脚的焊线数量的限制，导致封装导入电阻过大与芯片过载电流能力低的技术问题。

Description

一种芯片封装结构

技术领域

本申请实施例涉及芯片封装领域，尤其涉及芯片封装结构。

背景技术

现有的芯片封装结构中，都是通过打线工艺进行，且通过引线将框架引脚与芯片进行连接，但是由于金属引线与芯片表面和框架引脚的焊线数量的限制，导致封装导入电阻过大与芯片过载电流能力低。

发明内容

为了解决现有技术中由于金属引线与芯片表面和框架引脚的焊点数量的限制，导致芯片过载电流能力较低的技术问题。

第一方面，本申请实施例提供了一种芯片封装结构，包括：框架基岛，框架引脚和芯片；

所述芯片设置在框架基岛上表面，所述框架引脚与芯片上表面之间通过金属引线连接；

所述金属引线外围设置有导电层，所述导电层沿所述金属引线从所述芯片上表面与所述金属引线的焊点位置延伸到框架引脚的焊点位置。

作为本申请一优选实施例，所述导电层为导电胶。

作为本申请一优选实施例，所述导电胶中含有金属。

作为本申请一优选实施例，所述金属的含量为80-90％。

作为本申请一优选实施例，所述金属为银。

作为本申请一优选实施例，所述金属引线为铜材质。

作为本申请一优选实施例，所述导电胶在所述金属引线外围厚度一样。

与现有技术相比，本申请实施例提供的一种芯片封装结构，通过在所述金属引线外围设置有导电层，解决了现有技术中由于金属引线与芯片表面和框架引脚的焊线数量的限制，导致封装导入电阻过大与芯片过载电流能力低的技术问题。

附图说明

图1至4为本申请实施例提供的一种芯片封装工艺每个步骤的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

如图4所示，本申请实施例提供了一种芯片02封装结构，包括：框架集岛03，框架引脚01和芯片02；

所述芯片02设置在框架集岛03上表面，所述框架引脚01与芯片02上表面之间通过金属引线04连接；所述金属引线04外围设置有导电层05，所述导电层05沿所述金属引线04从所述芯片02上表面与所述金属引线04的焊点位置延伸到框架引脚01的焊点位置。

在本申请实施例中，所述导电层05为导电胶。

在本申请实施例中，为了提供所述导电胶的导电性，所述导电胶中含有金属。

优选的，所述金属的含量为80-90％。

优选的，所述金属为银，也可以为其它金属，本申请实施例对此不做限制。

优选的，所述金属引线04为铜材质。

在本申请实施例中，为了实现通过金属引线04的电流过载能力相同，所述导电胶在所述金属引线04外围厚度一样。

本申请实施例提供了一种使用画胶工艺，可以实现芯片的焊盘与框架引脚连接的新型导通方法，解决分立器件芯片封装打线焊线数量的限制，导致封装导入电阻过大与芯片过载电流能力低。

以下详细介绍，本申请实施例提供的芯片02封装结构的制备过程：

步骤S01，如图1所示，将芯片02粘连在框架基岛03上。

步骤S02，如图2所示，使用铜引线，在温度(215℃+/-15°℃)条件下，将框架引脚01与芯片02焊盘互连，实现线路导通。

步骤S03，如图3所示，通过画胶工艺，将导电胶(含银量80～90％)从芯片02焊盘表面的焊点位置画胶至框架引脚01的焊点位置，实现了芯片02与框架引脚01导通。

步骤S04，如图4所示，完成画胶后，将产品送入高压烘箱进行烘烤(175°恒温1小时)完成固化。

虽然，本文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。

Claims (3)

1.一种芯片封装结构，其特征在于，包括：框架基岛，框架引脚和芯片；

所述芯片设置在框架基岛上表面，所述框架引脚与芯片上表面之间通过金属引线连接；

所述金属引线外围设置有导电层，所述导电层沿所述金属引线从所述芯片上表面与所述金属引线的焊点位置延伸到框架引脚的焊点位置。

2.如权利要求1所述的一种芯片封装结构，其特征在于，所述导电层为导电胶。

3.如权利要求2所述的一种芯片封装结构，其特征在于，所述导电胶在所述金属引线外围厚度一样。