JP4585656B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4585656B2 JP4585656B2 JP2000186749A JP2000186749A JP4585656B2 JP 4585656 B2 JP4585656 B2 JP 4585656B2 JP 2000186749 A JP2000186749 A JP 2000186749A JP 2000186749 A JP2000186749 A JP 2000186749A JP 4585656 B2 JP4585656 B2 JP 4585656B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- constant material
- material film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、層間絶縁膜として低誘電率材料膜を用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
以下、従来の半導体装置の製造方法について説明する。
絶縁膜上にＡｌ合金配線パターンを形成し、Ａｌ配線パターン及び絶縁膜の上に層間絶縁膜となる低誘電率材料膜を成膜する。この際、下地となるＡｌ配線パターンの疎密によって低誘電率材料膜の膜厚に差ができる。具体的には、密なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が厚くなり、疎なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が薄くなる。
【０００３】
このような段差を無くすために、低誘電率材料膜上にシリコン酸化膜などを堆積し、このシリコン酸化膜などにＣＭＰ（Chemical Mechanical Polishing）研磨を施すことにより、シリコン酸化膜の表面が平坦化され、ウエハの平坦性を確保している。その後は、シリコン酸化膜などの上に配線を形成する等の通常の半導体プロセスが施される。ＣＭＰ研磨では加工前に発生した段差のためにディッシングなどの加工形状不良が発生する場合がある。なお、ディッシングとは段差などの加工前の形状がＣＭＰ研磨を施すことにより強調されることである。
【０００４】
【発明が解決しようとする課題】
上記従来の半導体装置において、低誘電率材料膜を層間絶縁膜として用いているのは、配線パターンの配線間容量（寄生容量）を低減して半導体素子の動作速度の高速化を図るためである。その点では、低誘電率材料膜上に堆積したシリコン酸化膜などは半導体素子の動作速度を高速化する妨げとなるので、シリコン酸化膜などを堆積せずに、低誘電率材料膜自体にＣＭＰ研磨を施すことが望ましい。
【０００５】
低誘電率材料膜層を配線パターン上に形成した場合、下地となるＡｌ配線パターンの疎密によって低誘電率材料膜の膜厚に差が出る。具体的には、密なＡｌ配線パターンの領域では、低誘電率材料膜の膜厚が厚くなり、疎なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が薄くなる。
【０００６】
低誘電率材料膜に直接ＣＭＰ研磨を施す場合、このパターンの疎密によって生じる段差のために従来と同様にディッシングなどの加工形状不良が発生するが、膜厚の薄い部分のＣＭＰ研磨速度を膜厚の厚い部分のＣＭＰ研磨速度に対して相対的に遅くすることによって、この加工形状不良は緩和することが出来る。
【０００７】
ところで、配線間に生じる配線間容量（寄生容量）の大小は配線間の距離に依存し、具体的には配線間距離と配線間容量は反比例の関係にある。すなわち、配線間の距離が十分に離れている場合には発生する寄生容量は十分に小さく、半導体素子の動作速度に及ぼす影響が少ない。
【０００８】
以上のような点に着目し、ＣＭＰ研磨時の平坦性の向上を図る目的で、配線間距離が十分に大きい領域、すなわち疎な領域を選択的に改質する。改質された領域のＣＭＰ研磨速度は改質を行わなかった領域と比較して相対的に遅くなり、その結果ＣＭＰ研磨を施した際の加工形状不良を抑制することが出来、平坦性が向上する。
【０００９】
一方、改質に伴い低誘電率材料膜の物理的・化学的な特性が失われ比誘電率が上昇するが、前述の通りＡｌ配線パターンが疎な領域に発生する寄生容量が半導体素子の動作速度に及ぼす影響は小さいために、これを許容する。
【００１０】
本発明は上記のような事情を考慮してなされたものであり、その目的は、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨しても寄生容量の増加を抑制しながら平坦性の向上を図ることができる半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁膜上に配線パターンを形成する工程と、前記配線パターン上に低誘電率材料膜を形成する工程と、前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パターン領域以外の領域上の前記低誘電率材料膜に紫外線を照射する工程と、前記低誘電率材料膜をＣＭＰ研磨する工程と、を備えることを特徴とする。
【００１２】
上記半導体装置の製造方法によれば、配線パターンのうち密パターン領域以外の領域上の低誘電率材料膜を表面改質することにより、その部分のＣＭＰ研磨速度を表面改質されていない部分の研磨速度より遅くする。これにより、低誘電率材料膜をＣＭＰ研磨した際、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。従って、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨した場合の平坦性の悪化を抑制できる。
【００１５】
また、本発明の半導体装置の製造方法において、前記紫外線を照射する工程において、前記低誘電率材料膜のうち前記紫外線が照射される領域は、前記低誘電率材料膜のうち前記紫外線が照射されない領域に比べて研磨速度が遅くなるように前記低誘電率材料膜が改質されることを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法において、前記低誘電率材料膜の比誘電率が３．２以下の膜であることを特徴とする。
【００１７】
また、本発明の半導体装置は、絶縁膜上に形成された配線パターンと、前記配線パターン上に形成され、平坦化された低誘電率材料膜と、を具備する半導体装置であって、前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パターン領域以外の領域上の前記低誘電率材料膜の部分は、紫外線の照射により前記低誘電率材料膜の密パターン領域上の部分に比べて研磨速度が遅いことを特徴とする。
【００１８】
また、本発明の半導体装置において、前記低誘電率材料膜の比誘電率が３．２以下であることを特徴とする。
【００２０】
また、本発明の半導体装置において、上記低誘電率材料膜は、Ｓｉ−Ｈ結合を含む絶縁材料であることを特徴とする。
【００２１】
また、本発明の半導体装置において、前記低誘電率材料膜は、Ｓｉ−ＣＨ3結合を含む絶縁材料であることを特徴とする。または、本発明の半導体装置において、前記低誘電率材料膜は、有機ポリマーであることを特徴とする。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）〜（ｃ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図である。
【００２３】
まず、図１（ａ）に示すように、シリコン基板（図示せず）の上方に絶縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１上にはＡｌ合金配線２が形成される。Ａｌ合金配線２のパターンは、場所によって疎のパターン領域と密のパターン領域がある。密パターン領域とは、隣接する２つの配線パターンの間隔が２μｍ以下であるパターン領域をいう。疎パターン領域とは、密パターン領域以外のパターン領域をいう。
【００２４】
この後、Ａｌ合金配線２及び絶縁膜１の上に低誘電率材料膜３を成膜する。低誘電率材料膜３とは、比誘電率が３．２以下の膜をいい、例えば、シリコン酸化膜中に多くのＳｉ−Ｈ結合を持つことを特徴とする絶縁材料、シリコン酸化膜中に多くのＳｉ−ＣＨ3結合を持つことを特徴とする絶縁材料、有機ポリマー等が挙げられる。
【００２５】
次に、図１（ｂ）に示すように、紫外線を遮光するパターン５ａを備えたマスク５を準備し、このマスク５をマスクとして低誘電率材料膜３に波長が３６５ｎｍ以下の紫外線６を照射する。ここで、マスク５の遮光パターン５ａは、Ａｌ合金配線２において密パターン領域を遮光するように構成されている。このように紫外線を照射することにより、照射された部分である低誘電率材料膜３の表面の浅い領域に熱処理が施され、図１（ｂ）に示す部分３ａの表面が改質される。この表面改質とは、表面改質されていない低誘電率材料膜に比べて後述するＣＭＰの研磨速度が遅くなるように低誘電率材料膜を改質することである。
【００２６】
この後、図１（ｃ）に示すように、低誘電率材料膜３の表面をＣＭＰ研磨することにより、低誘電率材料膜３の表面が平坦化される。次に、低誘電率材料膜３上に配線（図示せず）を形成する。
【００２７】
上記第１の実施の形態によれば、Ａｌ合金配線２における密パターン領域以外の領域上の低誘電率材料膜３を表面改質することにより、その部分のＣＭＰ研磨速度を表面改質されていない部分の研磨速度より遅くすることができる。このため、低誘電率材料膜３をＣＭＰ研磨した際、Ａｌ合金配線２のパターンが疎のパターン領域であっても、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。従って、低誘電率材料膜の平坦性を向上させることができる。
【００２８】
また、低誘電率材料膜３を表面改質すると、その部分の比誘電率は一般的に上昇する。しかし、層間絶縁膜として低誘電率材料膜を用いる目的は、配線間の寄生容量を低減することであるため、配線密度が疎な領域では必ずしも比誘電率を下げる必要がない。従って、上述したように低誘電率材料膜の表面改質を行っても、寄生容量の低減に対しては問題がない。
【００２９】
また、本実施の形態では、従来の半導体装置のように低誘電率材料膜上にシリコン酸化膜などを形成した層間絶縁膜ではなく、低誘電率材料膜のみからなる層間絶縁膜を用いている。したがって、低誘電率材料膜のみを層間絶縁膜として用いることにより、配線パターンの配線間容量（寄生容量）を従来のそれより低減することができ、その結果、半導体素子の動作速度をより高速化することができる。
【００３０】
図２（ａ）〜（ｄ）は、本発明の第２の実施の形態による半導体装置の製造方法を示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３１】
図２（ａ）に示すように、低誘電率材料膜３の上にレジスト膜１１を塗布する。次に、図２（ｂ）に示すように、露光光１２を遮光するパターン１５ａを備えたマスク１５を準備し、このマスク１５をマスクとしてレジスト膜１１を露光する。ここで、マスク１５の遮光パターン１５ａは、第１の実施の形態による遮光パターン５ａと同様のパターンである。
【００３２】
この後、図１（ｃ）に示すように、レジスト膜１１を現像することにより、低誘電率材料膜３上には表面改質を施す部分の開口部を有するレジストパターン１１ａが形成される。次に、このレジストパターン１１ａをマスクとして酸素プラズマ又はアンモニアプラズマなどのプラズマ処理１６を施す。これにより、低誘電率材料膜３の表面の浅い領域が表面改質される。この表面改質とは、表面改質されていない低誘電率材料膜に比べて後述するＣＭＰの研磨速度が遅くなるように低誘電率材料膜を改質することである。
【００３３】
この後、レジストパターン１１ａを剥離した後、図２（ｄ）に示すように、低誘電率材料膜３の表面をＣＭＰ研磨することにより、低誘電率材料膜３の表面が平坦化される。
【００３４】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。すなわち、低誘電率材料膜３をＣＭＰ研磨した際、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。
【００３５】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００３６】
また、上記第１及び第２の実施の形態では、Ａｌ合金配線２における密パターン領域以外の領域上の低誘電率材料膜３の表面を改質しているが、Ａｌ合金配線２が形成されたパターン領域以外の領域上の低誘電率材料膜の表面を改質することも可能である。
【００３７】
【発明の効果】
以上説明したように本発明によれば、配線パターンのうち密パターン領域以外の領域上の低誘電率材料膜を表面改質する。したがって、寄生容量を低減するという低誘電率材料膜の導入効果を失わずに、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨する場合の平坦性の悪化を抑制できる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第２の実施の形態による半導体装置の製造方法を示す断面図である。
【符号の説明】
１ 絶縁膜
２ Ａｌ合金配線
３ 低誘電率材料膜
３ａ 表面改質部分
５，１５ マスク
５ａ，１５ａ 遮光パターン
６ 紫外線
１１ レジスト膜
１１ａ レジストパターン
１２ 露光光
１６ プラズマ処理
【発明の属する技術分野】
本発明は、層間絶縁膜として低誘電率材料膜を用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
以下、従来の半導体装置の製造方法について説明する。
絶縁膜上にＡｌ合金配線パターンを形成し、Ａｌ配線パターン及び絶縁膜の上に層間絶縁膜となる低誘電率材料膜を成膜する。この際、下地となるＡｌ配線パターンの疎密によって低誘電率材料膜の膜厚に差ができる。具体的には、密なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が厚くなり、疎なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が薄くなる。
【０００３】
このような段差を無くすために、低誘電率材料膜上にシリコン酸化膜などを堆積し、このシリコン酸化膜などにＣＭＰ（Chemical Mechanical Polishing）研磨を施すことにより、シリコン酸化膜の表面が平坦化され、ウエハの平坦性を確保している。その後は、シリコン酸化膜などの上に配線を形成する等の通常の半導体プロセスが施される。ＣＭＰ研磨では加工前に発生した段差のためにディッシングなどの加工形状不良が発生する場合がある。なお、ディッシングとは段差などの加工前の形状がＣＭＰ研磨を施すことにより強調されることである。
【０００４】
【発明が解決しようとする課題】
上記従来の半導体装置において、低誘電率材料膜を層間絶縁膜として用いているのは、配線パターンの配線間容量（寄生容量）を低減して半導体素子の動作速度の高速化を図るためである。その点では、低誘電率材料膜上に堆積したシリコン酸化膜などは半導体素子の動作速度を高速化する妨げとなるので、シリコン酸化膜などを堆積せずに、低誘電率材料膜自体にＣＭＰ研磨を施すことが望ましい。
【０００５】
低誘電率材料膜層を配線パターン上に形成した場合、下地となるＡｌ配線パターンの疎密によって低誘電率材料膜の膜厚に差が出る。具体的には、密なＡｌ配線パターンの領域では、低誘電率材料膜の膜厚が厚くなり、疎なＡｌ配線パターンの領域では低誘電率材料膜の膜厚が薄くなる。
【０００６】
低誘電率材料膜に直接ＣＭＰ研磨を施す場合、このパターンの疎密によって生じる段差のために従来と同様にディッシングなどの加工形状不良が発生するが、膜厚の薄い部分のＣＭＰ研磨速度を膜厚の厚い部分のＣＭＰ研磨速度に対して相対的に遅くすることによって、この加工形状不良は緩和することが出来る。
【０００７】
ところで、配線間に生じる配線間容量（寄生容量）の大小は配線間の距離に依存し、具体的には配線間距離と配線間容量は反比例の関係にある。すなわち、配線間の距離が十分に離れている場合には発生する寄生容量は十分に小さく、半導体素子の動作速度に及ぼす影響が少ない。
【０００８】
以上のような点に着目し、ＣＭＰ研磨時の平坦性の向上を図る目的で、配線間距離が十分に大きい領域、すなわち疎な領域を選択的に改質する。改質された領域のＣＭＰ研磨速度は改質を行わなかった領域と比較して相対的に遅くなり、その結果ＣＭＰ研磨を施した際の加工形状不良を抑制することが出来、平坦性が向上する。
【０００９】
一方、改質に伴い低誘電率材料膜の物理的・化学的な特性が失われ比誘電率が上昇するが、前述の通りＡｌ配線パターンが疎な領域に発生する寄生容量が半導体素子の動作速度に及ぼす影響は小さいために、これを許容する。
【００１０】
本発明は上記のような事情を考慮してなされたものであり、その目的は、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨しても寄生容量の増加を抑制しながら平坦性の向上を図ることができる半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁膜上に配線パターンを形成する工程と、前記配線パターン上に低誘電率材料膜を形成する工程と、前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パターン領域以外の領域上の前記低誘電率材料膜に紫外線を照射する工程と、前記低誘電率材料膜をＣＭＰ研磨する工程と、を備えることを特徴とする。
【００１２】
上記半導体装置の製造方法によれば、配線パターンのうち密パターン領域以外の領域上の低誘電率材料膜を表面改質することにより、その部分のＣＭＰ研磨速度を表面改質されていない部分の研磨速度より遅くする。これにより、低誘電率材料膜をＣＭＰ研磨した際、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。従って、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨した場合の平坦性の悪化を抑制できる。
【００１５】
また、本発明の半導体装置の製造方法において、前記紫外線を照射する工程において、前記低誘電率材料膜のうち前記紫外線が照射される領域は、前記低誘電率材料膜のうち前記紫外線が照射されない領域に比べて研磨速度が遅くなるように前記低誘電率材料膜が改質されることを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法において、前記低誘電率材料膜の比誘電率が３．２以下の膜であることを特徴とする。
【００１７】
また、本発明の半導体装置は、絶縁膜上に形成された配線パターンと、前記配線パターン上に形成され、平坦化された低誘電率材料膜と、を具備する半導体装置であって、前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パターン領域以外の領域上の前記低誘電率材料膜の部分は、紫外線の照射により前記低誘電率材料膜の密パターン領域上の部分に比べて研磨速度が遅いことを特徴とする。
【００１８】
また、本発明の半導体装置において、前記低誘電率材料膜の比誘電率が３．２以下であることを特徴とする。
【００２０】
また、本発明の半導体装置において、上記低誘電率材料膜は、Ｓｉ−Ｈ結合を含む絶縁材料であることを特徴とする。
【００２１】
また、本発明の半導体装置において、前記低誘電率材料膜は、Ｓｉ−ＣＨ3結合を含む絶縁材料であることを特徴とする。または、本発明の半導体装置において、前記低誘電率材料膜は、有機ポリマーであることを特徴とする。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）〜（ｃ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図である。
【００２３】
まず、図１（ａ）に示すように、シリコン基板（図示せず）の上方に絶縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１上にはＡｌ合金配線２が形成される。Ａｌ合金配線２のパターンは、場所によって疎のパターン領域と密のパターン領域がある。密パターン領域とは、隣接する２つの配線パターンの間隔が２μｍ以下であるパターン領域をいう。疎パターン領域とは、密パターン領域以外のパターン領域をいう。
【００２４】
この後、Ａｌ合金配線２及び絶縁膜１の上に低誘電率材料膜３を成膜する。低誘電率材料膜３とは、比誘電率が３．２以下の膜をいい、例えば、シリコン酸化膜中に多くのＳｉ−Ｈ結合を持つことを特徴とする絶縁材料、シリコン酸化膜中に多くのＳｉ−ＣＨ3結合を持つことを特徴とする絶縁材料、有機ポリマー等が挙げられる。
【００２５】
次に、図１（ｂ）に示すように、紫外線を遮光するパターン５ａを備えたマスク５を準備し、このマスク５をマスクとして低誘電率材料膜３に波長が３６５ｎｍ以下の紫外線６を照射する。ここで、マスク５の遮光パターン５ａは、Ａｌ合金配線２において密パターン領域を遮光するように構成されている。このように紫外線を照射することにより、照射された部分である低誘電率材料膜３の表面の浅い領域に熱処理が施され、図１（ｂ）に示す部分３ａの表面が改質される。この表面改質とは、表面改質されていない低誘電率材料膜に比べて後述するＣＭＰの研磨速度が遅くなるように低誘電率材料膜を改質することである。
【００２６】
この後、図１（ｃ）に示すように、低誘電率材料膜３の表面をＣＭＰ研磨することにより、低誘電率材料膜３の表面が平坦化される。次に、低誘電率材料膜３上に配線（図示せず）を形成する。
【００２７】
上記第１の実施の形態によれば、Ａｌ合金配線２における密パターン領域以外の領域上の低誘電率材料膜３を表面改質することにより、その部分のＣＭＰ研磨速度を表面改質されていない部分の研磨速度より遅くすることができる。このため、低誘電率材料膜３をＣＭＰ研磨した際、Ａｌ合金配線２のパターンが疎のパターン領域であっても、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。従って、低誘電率材料膜の平坦性を向上させることができる。
【００２８】
また、低誘電率材料膜３を表面改質すると、その部分の比誘電率は一般的に上昇する。しかし、層間絶縁膜として低誘電率材料膜を用いる目的は、配線間の寄生容量を低減することであるため、配線密度が疎な領域では必ずしも比誘電率を下げる必要がない。従って、上述したように低誘電率材料膜の表面改質を行っても、寄生容量の低減に対しては問題がない。
【００２９】
また、本実施の形態では、従来の半導体装置のように低誘電率材料膜上にシリコン酸化膜などを形成した層間絶縁膜ではなく、低誘電率材料膜のみからなる層間絶縁膜を用いている。したがって、低誘電率材料膜のみを層間絶縁膜として用いることにより、配線パターンの配線間容量（寄生容量）を従来のそれより低減することができ、その結果、半導体素子の動作速度をより高速化することができる。
【００３０】
図２（ａ）〜（ｄ）は、本発明の第２の実施の形態による半導体装置の製造方法を示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３１】
図２（ａ）に示すように、低誘電率材料膜３の上にレジスト膜１１を塗布する。次に、図２（ｂ）に示すように、露光光１２を遮光するパターン１５ａを備えたマスク１５を準備し、このマスク１５をマスクとしてレジスト膜１１を露光する。ここで、マスク１５の遮光パターン１５ａは、第１の実施の形態による遮光パターン５ａと同様のパターンである。
【００３２】
この後、図１（ｃ）に示すように、レジスト膜１１を現像することにより、低誘電率材料膜３上には表面改質を施す部分の開口部を有するレジストパターン１１ａが形成される。次に、このレジストパターン１１ａをマスクとして酸素プラズマ又はアンモニアプラズマなどのプラズマ処理１６を施す。これにより、低誘電率材料膜３の表面の浅い領域が表面改質される。この表面改質とは、表面改質されていない低誘電率材料膜に比べて後述するＣＭＰの研磨速度が遅くなるように低誘電率材料膜を改質することである。
【００３３】
この後、レジストパターン１１ａを剥離した後、図２（ｄ）に示すように、低誘電率材料膜３の表面をＣＭＰ研磨することにより、低誘電率材料膜３の表面が平坦化される。
【００３４】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。すなわち、低誘電率材料膜３をＣＭＰ研磨した際、低誘電率材料膜表面の段差が強調されるといったディッシングなどの加工形状不良の発生を抑制することができる。
【００３５】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００３６】
また、上記第１及び第２の実施の形態では、Ａｌ合金配線２における密パターン領域以外の領域上の低誘電率材料膜３の表面を改質しているが、Ａｌ合金配線２が形成されたパターン領域以外の領域上の低誘電率材料膜の表面を改質することも可能である。
【００３７】
【発明の効果】
以上説明したように本発明によれば、配線パターンのうち密パターン領域以外の領域上の低誘電率材料膜を表面改質する。したがって、寄生容量を低減するという低誘電率材料膜の導入効果を失わずに、低誘電率材料からなる層間絶縁膜を直接ＣＭＰ研磨する場合の平坦性の悪化を抑制できる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第２の実施の形態による半導体装置の製造方法を示す断面図である。
【符号の説明】
１ 絶縁膜
２ Ａｌ合金配線
３ 低誘電率材料膜
３ａ 表面改質部分
５，１５ マスク
５ａ，１５ａ 遮光パターン
６ 紫外線
１１ レジスト膜
１１ａ レジストパターン
１２ 露光光
１６ プラズマ処理
Claims (7)
- 絶縁膜上に配線パターンを形成する工程と、
前記配線パターン上に低誘電率材料膜を形成する工程と、
前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パターン領域以外の領域上の前記低誘電率材料膜に紫外線を照射する工程と、
前記低誘電率材料膜をＣＭＰ研磨する工程と、を備え、
前記紫外線を照射する工程において、前記低誘電率材料膜のうち前記紫外線が照射される領域は、前記低誘電率材料膜のうち前記紫外線が照射されない領域に比べて研磨速度が遅くなるように前記低誘電率材料膜が改質されることを特徴とする半導体装置の製造方法。 - 前記低誘電率材料膜の比誘電率が３．２以下の膜であることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 請求項１または２に記載された半導体装置の製造方法により製造された半導体装置であって、
前記絶縁膜上に形成された前記配線パターンと、
前記配線パターン上に形成され、前記ＣＭＰ研磨により平坦化された前記低誘電率材料膜と、を具備し、
前記配線パターンのうち隣接する２つの配線パターンの間隔が２μｍ以下である密パタ
ーン領域以外の領域上の前記低誘電率材料膜の部分は、前記紫外線の照射により前記低誘電率材料膜の前記密パターン領域上の部分に比べて研磨速度が遅いことを特徴とする半導体装置。 - 前記低誘電率材料膜の比誘電率が３．２以下であることを特徴とする請求項３記載の半導体装置。
- 前記低誘電率材料膜は、Ｓｉ−Ｈ結合を含む絶縁材料であることを特徴とする請求項３または４に記載の半導体装置。
- 前記低誘電率材料膜は、Ｓｉ−ＣＨ3結合を含む絶縁材料であることを特徴とする請求項３または４に記載の半導体装置。
- 前記低誘電率材料膜は、有機ポリマーであることを特徴とする請求項３または４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186749A JP4585656B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186749A JP4585656B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009151A JP2002009151A (ja) | 2002-01-11 |
| JP4585656B2 true JP4585656B2 (ja) | 2010-11-24 |
Family
ID=18686856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186749A Expired - Fee Related JP4585656B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4585656B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004253775A (ja) | 2003-01-31 | 2004-09-09 | Nec Electronics Corp | 化学機械的研磨方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2883333B2 (ja) * | 1988-01-12 | 1999-04-19 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07249626A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP3477484B2 (ja) * | 1997-03-24 | 2003-12-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3221411B2 (ja) * | 1998-09-24 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100283485B1 (ko) * | 1998-12-29 | 2001-11-02 | 한신혁 | 반도체 소자의 평탄화 방법 |
-
2000
- 2000-06-21 JP JP2000186749A patent/JP4585656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009151A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11515198B2 (en) | Semiconductor constructions comprising dielectric material, and methods of forming dielectric fill within openings extending into semiconductor constructions | |
| TW432530B (en) | A semiconductor device having an anti-reflective layer and a method of manufacture thereof | |
| US6593250B2 (en) | Fabrication method of semiconductor device using low-k film | |
| US5922516A (en) | Bi-layer silylation process | |
| JP4585656B2 (ja) | 半導体装置及びその製造方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| US6876065B2 (en) | Semiconductor device and a fabrication method thereof | |
| JP3477484B2 (ja) | 半導体装置の製造方法 | |
| US6544885B1 (en) | Polished hard mask process for conductor layer patterning | |
| JP3450150B2 (ja) | 半導体装置の製造方法 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JPH02268416A (ja) | 半導体装置の製造方法及びそれに使用するフオトマスク | |
| JP2004311570A (ja) | 半導体装置とその製造方法 | |
| US7645679B2 (en) | Method for forming isolation layer in semiconductor devices | |
| JPH08274099A (ja) | 配線形成法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| KR20190118325A (ko) | Euv 리소그래피 펠리클 박막의 제조방법 | |
| KR100607776B1 (ko) | 반도체 리소그래피 공정에서의 하드마스크 형성 방법 | |
| JP2006093590A (ja) | 半導体装置の製造方法及びマスク材 | |
| JPH0410217B2 (ja) | ||
| JPH09232538A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0343741A (ja) | 半導体装置の製造方法 | |
| JPH09181101A (ja) | 半導体装置の製造方法 | |
| JPH0969479A (ja) | 半導体装置の製造方法 | |
| JPH01159641A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080104 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |