JPH06252139A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 多層配線構造を有する半導体集積回路装置に
おいて、下層配線上に層間絶縁膜を介在して形成される
上層配線間の短絡を防止する。また、前記集積回路装置
の製造工程数を低減する。 【構成】 前記半導体集積回路装置の製造方法におい
て、層間絶縁膜３上にフォトレジスト膜４を形成する工
程と、収束イオンビーム５を照射し、照射領域３Ａ、感
光領域４Ａの夫々を形成する工程と、感光領域４Ａを除
去し、照射領域３Ａの表面が露出する開口６を形成する
工程と、照射領域３Ａを選択的に除去して溝７を形成す
る工程と、フォトレジスト膜４上及び溝７内に導電材８
を形成する工程と、フォトレジスト膜４を除去すると共
に、このフォトレジスト膜４上の導電材８を除去し、溝
７内に形成された導電材８で下層配線９を形成する工程
と、下層配線９上及び層間絶縁膜３上に層間絶縁膜１０
を形成する工程と、層間絶縁膜１０上に上層配線１５を
形成する工程とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、多層配線構造を有する半導体集積回路装置
に適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置において、半導体素
子間を電気的に接続する配線は、半導体素子の高集積化
に伴い多層配線構造で構成される。この種の多層配線構
造を有する半導体集積回路装置は、例えば２層配線構造
の場合、基本的に以下の製造方法で形成される。

【０００３】まず、半導体基板の素子分離領域（非活性
領域）の主面上に素子分離絶縁膜を形成した後、この素
子分離絶縁膜で周囲を規定された半導体基板の素子形成
領域(活性領域)の主面に半導体素子として例えばＭＯＳ
ＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffec
t Ｔransistor)を形成する。

【０００４】次に、前記ＭＯＳＦＥＴ上を含む素子分離
絶縁膜上に第１層間絶縁膜を形成する。この後、前記第
１層間絶縁膜に前記ＭＯＳＦＥＴのソース領域及びドレ
イン領域の表面が露出する接続孔を形成する。

【０００５】次に、前記第１層間絶縁膜上に下層配線
(第１層目の配線)を形成する。この下層配線は、予め第
１層間絶縁膜上に形成された例えばアルミニウム膜にパ
ターンニングを施すことにより形成される。下層配線
は、第１層間絶縁膜に形成された接続孔を通してＭＯＳ
ＦＥＴに電気的に接続される。

【０００６】次に、前記下層配線上を含む第１層間絶縁
膜上に第２層間絶縁膜を形成する。この後、第２層間絶
縁膜に前記下層配線の一部の領域の表面が露出する接続
孔を形成する。接続孔は、第２層間絶縁膜上に形成され
たマスクをエッチングマスクとして使用し、第２層間絶
縁膜にパターンニングを施すことにより形成される。マ
スクは、第２層間絶縁膜上に回転塗布法でフォトレジス
ト膜を塗布し、ベーク処理を施した後、フォトリソグラ
フィ技術を使用し、感光処理及び現像処理を施すことに
より形成される。

【０００７】次に、前記接続孔内の下層配線上を含む第
２層間絶縁膜上に例えばアルミニウム膜(導電材)を形成
する。この後、前記アルミニウム膜上に所定のパターン
を有するマスクを形成する。このマスクは、前述の接続
孔形成時に使用されるマスクと同様にフォトレジスト膜
で形成される。

【０００８】次に、前記マスクをエッチングマスクとし
て使用し、前記アルミニウム膜にパターンニングを施し
て上層配線を形成する。上層配線は第２層間絶縁膜に形
成された接続孔を通して下層配線に電気的に接続され
る。この後、上層配線上を覆う最終保護膜を形成するこ
とにより、２層配線構造を有する半導体集積回路装置が
ほぼ完成する。

【０００９】

【発明が解決しようとする課題】本発明者は、前述の半
導体集積回路装置について以下の問題点を見出した。

【００１０】前記下層配線と上層配線との間の第２層間
絶縁膜の表面は、下層配線の膜厚に相当する段差が成長
して段差形状になる。このため、第２層間絶縁膜上に形
成されたアルミニウム膜にパターンニングを施して上層
配線を形成する際、第２層間絶縁膜の段差部でエッチ残
りが発生し、隣接する上層配線間が短絡するという問題
があった。

【００１１】また、下層配線と上層配線との間の第２層
間絶縁膜に形成される接続孔は、第２層間絶縁膜上に形
成されたマスク(フォトレジスト膜)をエッチングマスク
として使用し、第２層間絶縁膜にパターンニングを施す
ことにより形成される。このため、マスクの形成工程
(レジスト塗布、ベーク処理、感光処理、現像処理等)に
相当する分、半導体集積回路装置の製造工程数が増大す
るという問題があった。

【００１２】本発明の目的は、多層配線構造を有する半
導体集積回路装置において、下層配線上に層間絶縁膜を
介在して形成される上層配線間の短絡を防止することが
可能な技術を提供することにある。

【００１３】本発明の他の目的は、多層配線構造を有す
る半導体集積回路装置の製造工程数を低減することが可
能な技術を提供することにある。

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１６】（１）第１層間絶縁膜上に下層配線が形成
され、この下層配線上に第２層間絶縁膜を介在して上層
配線が形成される半導体集積回路装置の製造方法におい
て、下記の工程（イ）乃至（チ）を備える。

【００１７】（イ）第１層間絶縁膜上にフォトレジスト
膜を形成する工程、（ロ）前記第１層間絶縁膜の主面部
に前記フォトレジスト膜を通して収束イオンビームを照
射し、前記第１層間絶縁膜にこの第１層間絶縁膜に比べ
てエッチング速度が速い照射領域、前記フォトレジスト
膜に感光領域の夫々を形成する工程、（ハ）前記フォト
レジスト膜の感光領域を除去し、前記第１層間絶縁膜の
照射領域の表面が露出する開口を形成する工程、（ニ）
前記第１層間絶縁膜に等方性エッチングを施し、第１層
間絶縁膜の照射領域を選択的に除去して溝を形成する工
程、（ホ）前記フォトレジスト膜上及び溝内にこの溝の
深さに相当する膜厚で導電材を形成する工程、（ヘ）前
記フォトレジスト膜を除去すると共に、このフォトレジ
スト膜上の導電材を除去し、溝内に形成された導電材で
下層配線を形成する工程、（ト）前記下層配線上及び第
１層間絶縁膜上に第２層間絶縁膜を形成する工程、
（チ）前記第２層間絶縁膜上に上層配線を形成する工
程。

【００１８】（２）下層配線上の層間絶縁膜に接続孔が
形成され、この接続孔を通して前記層間絶縁膜上に形成
された上層配線が前記下層配線に電気的に接続される半
導体集積回路装置の製造方法において、下記の工程
（イ）乃至（ト）を備える。

【００１９】（イ）前記下層配線上に層間絶縁膜を形成
する工程、（ロ）前記層間絶縁膜上にフォトレジスト膜
を形成する工程、（ハ）前記層間絶縁膜の主面部に前記
フォトレジスト膜を通して収束イオンビームを照射し、
前記層間絶縁膜にこの層間絶縁膜に比べてエッチング速
度が速い第１照射領域、前記フォトレジスト膜に感光領
域の夫々を形成すると共に、前記層間絶縁膜の第１照射
領域下の主面部に前記フォトレジスト膜の感光領域を通
して再度、収束イオンビームを照射し、前記層間絶縁膜
の第１照射領域下にこの第１照射領域に比べてエッチン
グ速度が同等若しくは速い第２照射領域を形成する工
程、（ニ）前記フォトレジスト膜の感光領域を除去し、
前記層間絶縁膜の第１照射領域の表面が露出する開口を
形成する工程、（ホ）前記層間絶縁膜に等方性エッチン
グを施し、層間絶縁膜の第１照射領域、第２照射領域の
夫々を除去して溝、接続孔の夫々を形成する工程、
（ヘ）前記フォトレジスト膜上、接続孔内及び溝内にこ
の溝の深さに相当する膜厚で導電材を形成する工程、
（ト）前記フォトレジスト膜を除去すると共に、このフ
ォトレジスト膜上の導電材を除去し、接続孔内及び溝内
に形成された導電材で前記下層配線に電気的に接続され
る上層配線を形成する工程。

【００２０】

【作用】上述した手段（１）によれば、第１層間絶縁膜
に形成された溝内に下層配線が埋込まれ、下層配線上の
第２層間絶縁膜の表面が平坦化されるので、第２層間絶
縁膜上に形成された導電材にパターンニングを施して上
層配線を形成する際、パターンニング時のエッチ残りを
防止できる。この結果、隣接する上層配線の短絡を防止
できる。

【００２１】上述した手段（２）によれば、下層配線と
上層配線との間の層間絶縁膜に形成される接続孔は層間
絶縁膜に形成される溝と同一工程で形成され、かつフォ
トレジスト膜を使用しないで形成されるので、この工程
数に相当する分、半導体集積回路装置の製造工程数を低
減できる。

【００２２】以下、本発明の構成について、２層配線構
造を有する半導体集積回路装置に本発明を適用した実施
例とともに説明する。なお、実施例を説明するための全
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。

【００２３】

【実施例】（実施例１）本発明の実施例１である２層配
線構造を有する半導体集積回路装置の概略構成を図１
(要部平面図)、図２(図１に示すＡ−Ａ切断線で切った
要部断面図)及び図３(図１に示すＢ−Ｂ切断線で切った
要部断面図)に示す。

【００２４】図１、図２及び図３に示すように、２層配
線構造を有する半導体集積回路装置は、単結晶珪素から
なる半導体基板１を主体にして構成される。

【００２５】前記半導体基板１の素子分離領域(非活性
領域)の主面上には素子分離絶縁膜２が形成され、この
素子分離絶縁膜２で周囲を規定された半導体基板１の素
子形成領域(活性領域)の主面には半導体素子として例え
ばＭＯＳＦＥＴ(図示せず)が形成される。

【００２６】前記ＭＯＳＦＥＴ上及び素子分離絶縁膜２
上には層間絶縁膜３が形成される。層間絶縁膜３には溝
７が形成され、この溝７内には第１層目の配線９が形成
される。溝７は配線９の膜厚に相当する深さで形成され
る。つまり、本実施例の半導体集積回路装置は、層間絶
縁膜３に形成された溝７内に第１層目の配線９を埋込
み、配線９の膜厚を層間絶縁膜３の膜厚に吸収し、層間
絶縁膜３の表面を平坦化している。配線９は層間絶縁膜
３に形成された接続孔(図示せず)を通してＭＯＳＦＥＴ
のソース領域又はドレイン領域に電気的に接続される。

【００２７】前記配線９上及び層間絶縁膜３上には層間
絶縁膜１０が形成される。この層間絶縁膜１０の表面
は、下層の配線９が層間絶縁膜３の溝７内に埋込れてい
るので、配線９の膜厚に相当する段差で形成される段差
形状がなく、平坦化される。

【００２８】前記層間絶縁膜１０上には第２層目の配線
１５が形成される。この第２層目の配線１５は、層間絶
縁膜１０に形成された接続孔(図示せず)を通して第１層
目の配線９に電気的に接続される。

【００２９】前記第２層目の配線１５上及び層間絶縁膜
１０上には最終保護膜１６が形成される。

【００３０】次に、前記２層配線構造を有する半導体集
積回路装置の製造方法について、図４乃至図８(各製造
工程毎に示す要部断面図)を用いて簡単に説明する。

【００３１】まず、半導体基板１を用意する。

【００３２】次に、前記半導体基板１の素子分離領域の
主面上に素子分離絶縁膜２を形成した後、この素子分離
絶縁膜２で周囲を規定された半導体基板１の素子形成領
域の主面にＭＯＳＦＥＴを形成する。素子分離絶縁膜２
は、例えば周知の選択酸化法で形成した酸化珪素膜で形
成される。

【００３３】次に、図４に示すように、前記ＭＯＳＦＥ
Ｔ上及び素子分離絶縁膜２上に層間絶縁膜３を形成す
る。層間絶縁膜３は例えばＣＶＤ法で堆積した酸化珪素
膜で形成される。

【００３４】次に、前記層間絶縁膜３上にフォトレジス
ト膜４を形成する。フォトレジスト膜４は層間絶縁膜３
上に例えば回転塗布法で塗布され、ベーク処理が施され
る。この後、前記層間絶縁膜３の主面部にフォトレジス
ト膜４を通して収束イオンビーム５を照射し、図５に示
すように、層間絶縁膜３に照射領域３Ａ、フォトレジス
ト膜４に感光領域４Ａの夫々を形成する。照射領域３Ａ
は、収束イオンビーム５によりダ照射ダメージが施さ
れ、層間絶縁膜３に比べてエッチング速度が速い特徴を
有する。

【００３５】次に、前記フォトレジスト膜４に現像処理
を施し、フォトレジスト膜４の感光領域４Ａを除去し
て、層間絶縁膜３の照射領域３Ａの表面が露出する開口
６を形成する。

【００３６】次に、前記層間絶縁膜３に異方性エッチン
グを施し、図６に示すように、層間絶縁膜３の照射領域
３Ａを除去して溝７を形成する。この工程において、前
記フォトレジスト膜４は実質的にエッチングマスクとし
て使用される。

【００３７】次に、前記フォトレジスト膜４上及び溝７
内に、図７に示すように、溝７の深さに相当する膜厚で
導電材７を形成する。導電材７は、例えばスパッタ法で
堆積したアルミニウム膜で形成される。

【００３８】次に、リフトオフ法を使用し、前記フォト
レジスト膜４を除去すると共に、このフォトレジスト膜
４上の導電材８を除去して、図８に示すように、溝７内
に形成された導電材８で第１層目の配線９を形成する。
この配線９は層間絶縁膜３の溝７内に埋込まれる。

【００３９】次に、前記第１層目の配線９上及び層間絶
縁膜３上に層間絶縁膜１０を形成する。この層間絶縁膜
１０は例えばＣＶＤ法で堆積した酸化珪素膜で形成され
る。層間絶縁膜１０の表面は、配線９が層間絶縁膜３の
溝７内に埋込まれているので、平坦化される。

【００４０】次に、前記層間絶縁膜１０上に第２層目の
配線１５を形成する。配線１５は、層間絶縁膜１０上に
形成された導電材にパターンニングを施すことにより形
成される。この導電材は例えばスパッタ法で堆積したア
ルミニウム膜で形成される。この工程において、層間絶
縁膜３に形成された溝７内に第１層目の配線９が埋込ま
れ、層間絶縁膜１０の表面が平坦化されているので、パ
ターンニング時のエッチ残りの発生を防止できる。

【００４１】次に、前記第２層目の配線１５上及び層間
絶縁膜上に最終保護膜１６を形成する。この最終保護膜
１６は例えば窒化珪素膜で形成される。これにより、図
１、図２及び図３に示すように、２層配線構造を有する
半導体集積回路装置がほぼ完成する。

【００４２】このように、本実施例によれば、下記の効
果を得ることができる。

【００４３】層間絶縁膜３上に第１層目の配線９が形成
され、この第１層目の配線９上に層間絶縁膜１０を介在
して第２層目の配線が形成される半導体集積回路装置の
製造方法において、層間絶縁膜３に形成された溝７内に
第１層目の配線９が埋込まれ、層間絶縁膜１０の表面が
平坦化されるので、層間絶縁膜１０上に形成された導電
材にパターンニングを施して第２層目の配線１５を形成
する際、パターンニング時のエッチ残りを防止できる。
この結果、隣接する第２層目の配線１５間の短絡を防止
できる。

【００４４】（実施例２）本発明の実施例２である２層
配線構造を有する半導体集積回路装置の概略構成を図９
(要部平面図)、図１０(図９に示すＣ−Ｃ切断線で切っ
た要部断面図)及び図１１（図９に示すＤ−Ｄ切断線で
切った要部断面図）に示す。

【００４５】図９、図１０及び図１１に示すように、２
層配線構造を有する半導体集積回路装置は、単結晶珪素
からなる半導体基板１を主体にして構成される。

【００４６】前記半導体基板１の素子分離領域の主面上
には、前述の実施例１と同様に、素子分離絶縁膜２が形
成され、この素子分離絶縁膜２で周囲を規定された半導
体基板１の素子形成領域の主面には半導体素子として例
えばＭＯＳＦＥＴ(図示せず)が形成される。

【００４７】前記ＭＯＳＦＥＴ上及び素子分離絶縁膜２
上には層間絶縁膜３が形成される。層間絶縁膜３には溝
７が形成され、この溝７内には第１層目の配線９が形成
される。

【００４８】前記配線９上及び層間絶縁膜３上には層間
絶縁膜１０が形成される。この層間絶縁膜１０には、前
記層間絶縁膜３と同様に溝１３が形成され、この溝１３
内には第２層目の配線１５が形成される。第２層目の配
線１５は、層間絶縁膜１０の溝１３下に形成された接続
孔１４を通して第１層目の配線９に電気的に接続され
る。

【００４９】前記第２層目の配線１５上及び層間絶縁膜
１０上には最終保護膜１６が形成される。

【００５０】次に、前記２層配線構造を有する半導体集
積回路装置の製造方法について、図１２乃至図１５(各
製造工程毎に示す要部断面図)を用いて簡単に説明す
る。

【００５１】まず、半導体基板１を用意し、この半導体
基板１の素子分離領域の主面上に素子分離絶縁膜２を形
成した後、素子分離絶縁膜２で周囲を規定された半導体
基板１の素子形成領域の主面にＭＯＳＦＥＴを形成す
る。

【００５２】次に、前記ＭＯＳＦＥＴ上及び素子分離絶
縁膜２上に層間絶縁膜３を形成する。この後、前述の実
施例１と同様に、層間絶縁膜３に溝７を形成し、この溝
７内に第１層目の配線９を形成する。

【００５３】次に、前記配線９上及び層間絶縁膜３上に
層間絶縁膜１０を形成する。この後、層間絶縁膜１０上
にフォトレジスト膜１１を形成する。フォトレジスト膜
１１は、例えば回転塗布法で塗布され、ベーク処理が施
される。

【００５４】次に、前記層間絶縁膜１０の主面部に前記
フォトレジスト膜１１を通して収束イオンビーム５を照
射し、図１２に示すように、層間絶縁膜１０に照射領域
１０Ａ、フォトレジスト膜１１に感光領域１１Ａの夫々
を形成すると共に、前記層間絶縁膜の照射領域１０Ａ下
の主面部に前記フォトレジスト膜１１の感光領域１１Ａ
を通して再度、収束イオンビーム５を照射し、図１３に
示すように、層間絶縁膜１０の照射領域１０Ａ下に前記
第１層目の配線９に到達する照射領域１０Ｂを形成す
る。照射領域１０Ａは層間絶縁膜１０に比べてエッチン
グ速度が速い特徴を有し、照射領域１０Ｂは照射領域１
０Ａに比べてエッチング速度が同等若しくは速い特徴を
有する。照射領域１０Ｂを形成する収束イオンビーム５
は、照射領域１０Ａを形成する収束イオンビーム５に比
べて照射エネルギーが高い。なお、照射領域１０Ｂの形
成は、照射領域１０Ａの形成前に行ってもよい。

【００５５】次に、前記フォトレジスト膜１１に現像処
理を施し、フォトレジスト膜１１の感光領域１１Ａを除
去して、前記層間絶縁膜１０の照射領域１０Ａの表面が
露出する開口１２を形成する。

【００５６】次に、前記層間絶縁膜１０に異方性エッチ
ングを施し、層間絶縁膜１０の照射領域１０Ａ、照射領
域１０Ｂの夫々を除去して、図１４に示すように、溝１
３、接続孔１４の夫々を形成する。

【００５７】次に、前記フォトレジスト膜１１上、接続
孔１４内及び溝１３内にこの溝１３の深さに相当する膜
厚で導電材８を形成する。

【００５８】次に、リフトオフ法を使用し、前記フォト
レジスト膜１１を除去すると共に、このフォトレジスト
膜１１上の導電材１１を除去して、接続孔１４内及び溝
１３内に形成された導電材８で前記第１層目の配線９に
電気的に接続される第２層目の配線１５を形成する。つ
まり、第２層目の配線１５は、層間絶縁膜１０に形成さ
れた溝１３内に埋込まれると共に、接続孔１４を通して
第１層目の配線９に電気的に接続される。この工程にお
いて、第２層目の配線１５は、第１層目の配線９と同様
に、層間絶縁膜１０に形成された溝１３内に埋込まれ
る。

【００５９】次に、前記配線１５上及び層間絶縁膜１０
上に最終保護膜１６を形成する。これにより、図９、図
１０、図１１に示すように、２層配線構造を有する半導
体集積回路装置がほぼ完成する。

【００６０】このように、本実施例の半導体集積回路装
置の製造方法によれば、以下の効果が得られる。

【００６１】第１層目の配線９と第２層目の配線１５と
の間の層間絶縁膜１０に形成される接続孔１４は、層間
絶縁膜１０に形成される溝１３と同一工程で形成され、
かつフォトレジスト膜を使用しないで形成(パターンニ
ング)されるので、この工程数に相当する分、半導体集
積回路装置の製造工程数を低減できる。

【００６２】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００６３】例えば、本発明は、３層配線構造及びそれ
以上の配線構造を有する半導体集積回路装置に適用でき
る。

【００６４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００６５】多層配線構造を有する半導体集積回路装置
において、下層配線上に層間絶縁膜を介在して形成され
る上層配線間の短絡を防止できる。

【００６６】また、多層配線構造を有する半導体集積回
路装置の製造工程数を低減できる。

【図面の簡単な説明】

【図１】 本発明の実施例１である半導体集積回路装置
の概略構成を示す要部平面図。

【図２】 図１に示すＡ−Ａ切断線で切った要部断面
図。

【図３】 図１に示すＢ−Ｂ切断線で切った要部断面
図。

【図４】 前記半導体集積回路装置の製造方法を説明す
る第１工程での要部断面図。

【図５】 第２工程での要部断面図。

【図６】 第３工程での要部断面図。

【図７】 第４工程での要部断面図。

【図８】 第５工程での要部断面図。

【図９】 本発明の実施例２である半導体集積回路装置
の概略構成を示す要部平面図。

【図１０】 図９に示すＣ−Ｃ切断線で切った要部断面
図。

【図１１】 図９に示すＤ−Ｄ切断線で切った要部断面
図。

【図１２】 前記半導体集積回路装置の製造方法を説明
する第１工程での要部断面図。

【図１３】 第２工程での要部断面図。

【図１４】 第３工程での要部断面図。

【図１５】 第４工程での要部断面図。

【符号の説明】

１…半導体基板、２…素子分離絶縁膜、３…層間絶縁
膜、３Ａ…照射領域、４…フォトレジスト膜、４Ａ…感
光領域、５…収束イオンビーム、６…開口、７…溝、８
…金属膜、９…第１層目の配線、１０…層間絶縁膜、１
０Ａ，１０Ｂ…照射領域、１１…フォトレジスト膜、１
１Ａ…感光領域、１２…開口、１３…溝、１４…接続
孔、１５…第２層目の配線、１６…最終保護膜。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１層間絶縁膜上に下層配線が形成さ
   れ、この下層配線上に第２層間絶縁膜を介在して上層配
   線が形成される半導体集積回路装置の製造方法におい
   て、下記の工程（イ）乃至（チ）を備えたことを特徴と
   する半導体集積回路装置の製造方法。 （イ）第１層間絶縁膜上にフォトレジスト膜を形成する
   工程、 （ロ）前記第１層間絶縁膜の主面部に前記フォトレジス
   ト膜を通して収束イオンビームを照射し、前記第１層間
   絶縁膜にこの第１層間絶縁膜に比べてエッチング速度が
   速い照射領域、前記フォトレジスト膜に感光領域の夫々
   を形成する工程、 （ハ）前記フォトレジスト膜の感光領域を除去し、前記
   第１層間絶縁膜の照射領域の表面が露出する開口を形成
   する工程、 （ニ）前記第１層間絶縁膜に異方性エッチングを施し、
   第１層間絶縁膜の照射領域を選択的に除去して溝を形成
   する工程、 （ホ）前記フォトレジスト膜上及び溝内にこの溝の深さ
   に相当する膜厚で導電材を形成する工程、 （ヘ）前記フォトレジスト膜を除去すると共に、このフ
   ォトレジスト膜上の導電材を除去し、溝内に形成された
   導電材で下層配線を形成する工程、 （ト）前記下層配線上及び第１層間絶縁膜上に第２層間
   絶縁膜を形成する工程、 （チ）前記第２層間絶縁膜上に上層配線を形成する工
   程。
2. 【請求項２】 下層配線上の層間絶縁膜に接続孔が形成
   され、この接続孔を通して前記層間絶縁膜上に形成され
   た上層配線が前記下層配線に電気的に接続される半導体
   集積回路装置の製造方法において、下記の工程（イ）乃
   至（ト）を備えたことを特徴とする半導体集積回路装置
   の製造方法。 （イ）前記下層配線上に層間絶縁膜を形成する工程、 （ロ）前記層間絶縁膜上にフォトレジスト膜を形成する
   工程、 （ハ）前記層間絶縁膜の主面部に前記フォトレジスト膜
   を通して収束イオンビームを照射し、前記層間絶縁膜に
   この層間絶縁膜に比べてエッチング速度が速い第１照射
   領域、前記フォトレジスト膜に感光領域の夫々を形成す
   ると共に、前記層間絶縁膜の第１照射領域下の主面部に
   前記フォトレジスト膜の感光領域を通して再度、収束イ
   オンビームを照射し、前記層間絶縁膜の第１照射領域下
   にこの第１照射領域に比べてエッチング速度が同等若し
   くは速い第２照射領域を形成する工程、 （ニ）前記フォトレジスト膜の感光領域を除去し、前記
   層間絶縁膜の第１照射領域の表面が露出する開口を形成
   する工程、 （ホ）前記層間絶縁膜に等方性エッチングを施し、層間
   絶縁膜の第１照射領域、第２照射領域の夫々を除去して
   溝、接続孔の夫々を形成する工程、 （ヘ）前記フォトレジスト膜上、接続孔内及び溝内にこ
   の溝の深さに相当する膜厚で導電材を形成する工程、 （ト）前記フォトレジスト膜を除去すると共に、このフ
   ォトレジスト膜上の導電材を除去し、接続孔内及び溝内
   に形成された導電材で前記下層配線に電気的に接続され
   る上層配線を形成する工程。