JP2003151954A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003151954A JP2003151954A JP2001351652A JP2001351652A JP2003151954A JP 2003151954 A JP2003151954 A JP 2003151954A JP 2001351652 A JP2001351652 A JP 2001351652A JP 2001351652 A JP2001351652 A JP 2001351652A JP 2003151954 A JP2003151954 A JP 2003151954A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- over
- manufacturing
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＨＢｒ／Ｏ２系のガスを用いた高選択オーバ
ーエッチング工程において問題となっていた、ゲート電
極端部の形状がテーパー化することを防止する。 【解決手段】 半導体ウェハ上に形成された絶縁膜上の
電極や配線をエッチングする工程において、メインエッ
チング工程に続くＨＢｒ／Ｏ２系のガスを用いたオーバ
ーエッチング工程を複数のステップに分割するととも
に、第１のオーバーエッチング工程のＯ２添加量が第１
のオーバーエッチング工程のＯ２添加量よりも少なくな
るようにすることで、オーバーエッチング工程初期にチ
ャンバ壁から供給される付着物の放出量を低減でき、こ
れによりゲート電極側壁に付着する薄膜生成物量が減少
するため、異方性のエッチング形状が実現できる。ま
た、下地絶縁膜に損傷を与えることなく電極や配線をエ
ッチングでき、高選択なオーバーエッチング工程が実現
される。
ーエッチング工程において問題となっていた、ゲート電
極端部の形状がテーパー化することを防止する。 【解決手段】 半導体ウェハ上に形成された絶縁膜上の
電極や配線をエッチングする工程において、メインエッ
チング工程に続くＨＢｒ／Ｏ２系のガスを用いたオーバ
ーエッチング工程を複数のステップに分割するととも
に、第１のオーバーエッチング工程のＯ２添加量が第１
のオーバーエッチング工程のＯ２添加量よりも少なくな
るようにすることで、オーバーエッチング工程初期にチ
ャンバ壁から供給される付着物の放出量を低減でき、こ
れによりゲート電極側壁に付着する薄膜生成物量が減少
するため、異方性のエッチング形状が実現できる。ま
た、下地絶縁膜に損傷を与えることなく電極や配線をエ
ッチングでき、高選択なオーバーエッチング工程が実現
される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、ことに、極薄膜のゲート絶縁膜上に形成さ
れた電極もしくは配線材料をエッチングする方法に関す
るものである。
方法に関し、ことに、極薄膜のゲート絶縁膜上に形成さ
れた電極もしくは配線材料をエッチングする方法に関す
るものである。
【０００２】
【従来の技術】半導体デバイスのなかでも、論理回路や
システムＬＳＩに用いられているトランジスタは高性能
が要求される。そのため、現在、ゲート絶縁膜の厚さは
３ｎｍ以下に設定されており、さらに２ｎｍ以下まで薄
くするための開発が行なわれている。また、ゲート電極
長についても、０．１μｍ（１００ｎｍ）以下にまで微
細化するための開発が行なわれている。かかる微細なゲ
ート電極形成のためのエッチングにおいては、この薄い
ゲート絶縁膜に対するダメージを防ぎつつ、ゲート電極
に対する、高度な寸法仕上げ精度が要求される。このよ
うな要求に対し、ゲート電極材料をエッチングしつつ、
ゲート絶縁膜を削らない高選択なエッチング方法につい
ていくつかの提案がなされてきている。
システムＬＳＩに用いられているトランジスタは高性能
が要求される。そのため、現在、ゲート絶縁膜の厚さは
３ｎｍ以下に設定されており、さらに２ｎｍ以下まで薄
くするための開発が行なわれている。また、ゲート電極
長についても、０．１μｍ（１００ｎｍ）以下にまで微
細化するための開発が行なわれている。かかる微細なゲ
ート電極形成のためのエッチングにおいては、この薄い
ゲート絶縁膜に対するダメージを防ぎつつ、ゲート電極
に対する、高度な寸法仕上げ精度が要求される。このよ
うな要求に対し、ゲート電極材料をエッチングしつつ、
ゲート絶縁膜を削らない高選択なエッチング方法につい
ていくつかの提案がなされてきている。
【０００３】図１１は、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ
ｎｏｌ．Ｂ１８（１）、１５６に開示された従来の半導
体装置の製造方法を示すフロー図であり、アモルファス
Ｓｉゲート電極のエッチングに対し、塩素（Ｃｌ2）、
臭化水素（ＨＢｒ）、酸素（Ｏ2）を含むガスを用いた
ゲート電極のメインのエッチングと、ＨＢｒとＯ2を含
むガスを用いたゲート絶縁膜のオーバーエッチングとを
組合せ、ゲート電極材料をエッチングしつつ、ゲート絶
縁膜を削らない高選択なエッチングを実現した半導体装
置の製造方法につき開示がされている。
ｎｏｌ．Ｂ１８（１）、１５６に開示された従来の半導
体装置の製造方法を示すフロー図であり、アモルファス
Ｓｉゲート電極のエッチングに対し、塩素（Ｃｌ2）、
臭化水素（ＨＢｒ）、酸素（Ｏ2）を含むガスを用いた
ゲート電極のメインのエッチングと、ＨＢｒとＯ2を含
むガスを用いたゲート絶縁膜のオーバーエッチングとを
組合せ、ゲート電極材料をエッチングしつつ、ゲート絶
縁膜を削らない高選択なエッチングを実現した半導体装
置の製造方法につき開示がされている。
【０００４】この半導体装置の製造方法は、図１２に示
したような、厚さ１．８ｎｍのゲート絶縁膜２、厚さ１
５０ｎｍのアモルファスＳｉ３および厚さ５０ｎｍのＴ
ＥＯＳ酸化膜にて構成されたマスク４を備えた半導体基
板１に対し、ヘリコンプラズマＲＩＥ装置等のエッチン
グ装置を用いたエッチングを行ない、図１３に示したよ
うな、ゲート電極３’の形成を行なうものである。
したような、厚さ１．８ｎｍのゲート絶縁膜２、厚さ１
５０ｎｍのアモルファスＳｉ３および厚さ５０ｎｍのＴ
ＥＯＳ酸化膜にて構成されたマスク４を備えた半導体基
板１に対し、ヘリコンプラズマＲＩＥ装置等のエッチン
グ装置を用いたエッチングを行ない、図１３に示したよ
うな、ゲート電極３’の形成を行なうものである。
【０００５】かかる半導体装置の製造方法においては、
ゲート電極３’のエッチング（メインエッチング）は、
塩素（Ｃｌ2）, 臭化水素（ＨＢｒ）, 酸素（Ｏ2）の混
合ガスを前述のヘリコンプラズマＲＩＥ装置に導入し、
ＲＦバイアスパワーが１５０Ｗの条件にて反応性プラズ
マを生成することにより行われ、マスク４が形成されて
いない部分のアモルファスＳｉ３がエッチングされる。
また、この時、チャンバ内に設置されたエリプソメトリ
膜厚モニタにより、アモルファスＳｉ３の残膜厚がモニ
ターされ、エッチングが進行し、アモルファスＳｉ３の
残膜厚が３０ｎｍになると、ゲート絶縁膜２が削られな
いような高選択（ゲート電極層／ゲート絶縁膜層のエッ
チングレート比〜１００）なエッチング条件に切り換え
られる（以下、オーバーエッチング工程と呼ぶ）。この
オーバーエッチング工程においては、ＨＢｒ（５０ｓｃ
ｃｍ）とＯ2（８ｓｃｃｍ）の混合ガス（Ｏ2添加量〜１
４％）にて、ヘリコンプラズマＲＩＥ装置のＲＦバイア
スパワーが６０Ｗの条件にて、ゲート絶縁膜上に残った
アモルファスＳｉが一定時間エッチングされる。
ゲート電極３’のエッチング（メインエッチング）は、
塩素（Ｃｌ2）, 臭化水素（ＨＢｒ）, 酸素（Ｏ2）の混
合ガスを前述のヘリコンプラズマＲＩＥ装置に導入し、
ＲＦバイアスパワーが１５０Ｗの条件にて反応性プラズ
マを生成することにより行われ、マスク４が形成されて
いない部分のアモルファスＳｉ３がエッチングされる。
また、この時、チャンバ内に設置されたエリプソメトリ
膜厚モニタにより、アモルファスＳｉ３の残膜厚がモニ
ターされ、エッチングが進行し、アモルファスＳｉ３の
残膜厚が３０ｎｍになると、ゲート絶縁膜２が削られな
いような高選択（ゲート電極層／ゲート絶縁膜層のエッ
チングレート比〜１００）なエッチング条件に切り換え
られる（以下、オーバーエッチング工程と呼ぶ）。この
オーバーエッチング工程においては、ＨＢｒ（５０ｓｃ
ｃｍ）とＯ2（８ｓｃｃｍ）の混合ガス（Ｏ2添加量〜１
４％）にて、ヘリコンプラズマＲＩＥ装置のＲＦバイア
スパワーが６０Ｗの条件にて、ゲート絶縁膜上に残った
アモルファスＳｉが一定時間エッチングされる。
【０００６】図１３は、かかる半導体装置の製造方法に
より、終点判定時（アモルファスＳｉ３の残膜厚３０ｎ
ｍを検出する時点）までエッチングを行なった後のゲー
ト電極３’の断面図で、５はメインエッチング後に残っ
た３０ｎｍのアモルファスシリコンを示している。ま
た、図１４は、かかる半導体装置の製造方法により、オ
ーバーエッチングまでエッチング処理を行なった後のゲ
ート電極３’の断面図であり、６はゲート電極側壁に付
着したＳｉＢｒxＯyなどのデポ物を示している。
より、終点判定時（アモルファスＳｉ３の残膜厚３０ｎ
ｍを検出する時点）までエッチングを行なった後のゲー
ト電極３’の断面図で、５はメインエッチング後に残っ
た３０ｎｍのアモルファスシリコンを示している。ま
た、図１４は、かかる半導体装置の製造方法により、オ
ーバーエッチングまでエッチング処理を行なった後のゲ
ート電極３’の断面図であり、６はゲート電極側壁に付
着したＳｉＢｒxＯyなどのデポ物を示している。
【０００７】
【発明が解決しようとする課題】従来のゲート電極のエ
ッチングは、上述した方法により行われ、その結果得ら
れた従来のゲート電極は、図１３に示されるような断面
テーパー形状を有していた。このようなテーパー形状
は、そのテーパー角度の安定制御が困難であり、ゲート
寸法のばらつきを引き起こし、半導体装置の製造方法に
おいて問題となっていた。また、将来的に、ゲート長Ｌ
ｇ〜０．１μｍ以下のデバイスの製造においては、この
ゲート寸法のばらつきがデバイスの歩留まりを低下させ
ることも十分に予想される。さらに、極薄膜のゲート絶
縁膜（ＴOX＜３ｎｍ）上にゲート電極を形成する場合に
おいて、異方性のエッチング形状を得ようとして、オー
バーエッチングのＯ2添加量を低減する、即ち低選択な
比較的強いオーバーエッチングの条件にすると、図１５
に示されるように、ゲート絶縁膜もエッチングされゲー
ト酸化膜に突き抜けが生じてしまうという問題もあっ
た。
ッチングは、上述した方法により行われ、その結果得ら
れた従来のゲート電極は、図１３に示されるような断面
テーパー形状を有していた。このようなテーパー形状
は、そのテーパー角度の安定制御が困難であり、ゲート
寸法のばらつきを引き起こし、半導体装置の製造方法に
おいて問題となっていた。また、将来的に、ゲート長Ｌ
ｇ〜０．１μｍ以下のデバイスの製造においては、この
ゲート寸法のばらつきがデバイスの歩留まりを低下させ
ることも十分に予想される。さらに、極薄膜のゲート絶
縁膜（ＴOX＜３ｎｍ）上にゲート電極を形成する場合に
おいて、異方性のエッチング形状を得ようとして、オー
バーエッチングのＯ2添加量を低減する、即ち低選択な
比較的強いオーバーエッチングの条件にすると、図１５
に示されるように、ゲート絶縁膜もエッチングされゲー
ト酸化膜に突き抜けが生じてしまうという問題もあっ
た。
【０００８】かかる問題に対し、本発明は、絶縁膜上の
Ｓｉを含有した電極や配線のエッチングにおいて、異方
性のエッチング形状が得られ、更に下地の絶縁膜が極薄
膜の場合でも絶縁膜の突き抜けを生じることなく電極や
配線のエッチングが行える、半導体装置の製造方法を提
供することを目的とする。
Ｓｉを含有した電極や配線のエッチングにおいて、異方
性のエッチング形状が得られ、更に下地の絶縁膜が極薄
膜の場合でも絶縁膜の突き抜けを生じることなく電極や
配線のエッチングが行える、半導体装置の製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】この発明にかかる半導体
装置の製造方法は、半導体基板表面に設けられた絶縁膜
上に形成された、電極または配線材料にエッチング処理
を施し絶縁膜を露出させるメインエッチング工程と、メ
インエッチング工程の後に、ハロゲンガスとハロゲンガ
スによる絶縁膜のエッチングを抑制する効果を有する添
加ガスとから成る第１の混合ガスを利用したエッチング
により、メインエッチング工程のエッチング処理にてエ
ッチングされなかった電極または配線材料のエッチング
残渣をエッチングする第１のオーバーエッチング工程
と、第１のオーバーエッチング工程の後に、第１の混合
ガスよりも多い比率の添加ガス量を有するハロゲンガス
と添加ガスとから成る第２の混合ガスを利用したエッチ
ングにより、エッチング残渣をエッチングする第２のオ
ーバーエッチング工程を有したものである。
装置の製造方法は、半導体基板表面に設けられた絶縁膜
上に形成された、電極または配線材料にエッチング処理
を施し絶縁膜を露出させるメインエッチング工程と、メ
インエッチング工程の後に、ハロゲンガスとハロゲンガ
スによる絶縁膜のエッチングを抑制する効果を有する添
加ガスとから成る第１の混合ガスを利用したエッチング
により、メインエッチング工程のエッチング処理にてエ
ッチングされなかった電極または配線材料のエッチング
残渣をエッチングする第１のオーバーエッチング工程
と、第１のオーバーエッチング工程の後に、第１の混合
ガスよりも多い比率の添加ガス量を有するハロゲンガス
と添加ガスとから成る第２の混合ガスを利用したエッチ
ングにより、エッチング残渣をエッチングする第２のオ
ーバーエッチング工程を有したものである。
【００１０】この発明にて用いられる添加ガスはＯ2ま
たはＮ2のいずれか若しくはその組み合わせとすること
ができる。また、第１の混合ガスにおける添加ガスは添
加量が５％以下のＯ2であってもよい。
たはＮ2のいずれか若しくはその組み合わせとすること
ができる。また、第１の混合ガスにおける添加ガスは添
加量が５％以下のＯ2であってもよい。
【００１１】この発明にて用いられるハロゲンガスはＨ
Ｂｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはそ
の組み合わせとすることができる。
Ｂｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはそ
の組み合わせとすることができる。
【００１２】この発明にて用いられる電極または配線材
料はＳｉを含んでいてもよい。
料はＳｉを含んでいてもよい。
【００１３】この発明におけるメインエッチング工程に
おけるエッチング処理は、ＨＢｒ／Ｏ2／Ｃｌ系の第３
の混合ガスを利用することができる。
おけるエッチング処理は、ＨＢｒ／Ｏ2／Ｃｌ系の第３
の混合ガスを利用することができる。
【００１４】この発明における第１のオーバーエッチン
グ工程におけるオーバーエッチングの時間は第２のオー
バーエッチング工程におけるオーバーエッチングの時間
の１／３以下であってもよい。
グ工程におけるオーバーエッチングの時間は第２のオー
バーエッチング工程におけるオーバーエッチングの時間
の１／３以下であってもよい。
【００１５】この発明におけるメインエッチング工程、
第１のオーバーエッチング工程及び第２のオーバーエッ
チング工程において半導体基板を０℃以下に保持しても
よい。
第１のオーバーエッチング工程及び第２のオーバーエッ
チング工程において半導体基板を０℃以下に保持しても
よい。
【００１６】
【発明の実施の形態】実施の形態１
図１は、本発明にかかる半導体装置の製造方法を示すフ
ロー図であり、図２〜５は、本発明にかかる半導体装置
の製造方法を実施した場合の、各工程における半導体装
置の断面構成を説明する図である。かかる製造方法に用
いられる半導体装置は、半導体基板１（Ｓｉウェハー）
上にゲート絶縁膜２（ＳｉＯ2）、ゲート電極３（Ｐｏ
ｌｙ−Ｓｉ）およびマスク４（ＴＥＯＳ酸化膜）が設け
られたものである（図２）。以下、図１に示されたフロ
ーに従って製造方法を説明する。かかる半導体装置の製
造方法においては、まず初めに、例えば、Ｃｌ2、ＨＢ
ｒおよびＯ2の混合雰囲気内でＰｏｌｙ−Ｓｉなどから
なるゲート電極や配線材料に対しメインエッチング工程
においてエッチングを行う（図３）。この時、下地材料
であるゲート絶縁膜の露出の有無を、例えば、プラズマ
発光やエリプソメトリにより常時モニターしておく。そ
して、下地材料であるゲート絶縁膜の一部の露出が確認
されると、雰囲気ガスを、例えば、ＨＢｒ／Ｏ2系のガ
スに交換し、Ｏ2添加量の少ない比較的強いオーバーエ
ッチング条件である第１のオーバーエッチング工程によ
りゲート電極側壁へのデポジションにより生成された物
質（以下、デポ物と呼ぶ）の付着を抑制しつつ、ゲート
電極のエッチング形状を整える（図４）。第１のオーバ
ーエッチング工程開始から所定の時間経過後、第１のオ
ーバーエッチング工程におけるＯ2添加量よりも多いＯ2
添加量を有する雰囲気ガスに切り換え、比較的弱いオー
バーエッチング条件である第２のオーバーエッチング工
程によりゲート絶縁膜上に残っているＰｏｌｙ−Ｓｉの
残渣をエッチングする。これにより、ゲート絶縁膜に突
き抜けを生じることなく、垂直なエッチング形状が実現
できる（図５）。
ロー図であり、図２〜５は、本発明にかかる半導体装置
の製造方法を実施した場合の、各工程における半導体装
置の断面構成を説明する図である。かかる製造方法に用
いられる半導体装置は、半導体基板１（Ｓｉウェハー）
上にゲート絶縁膜２（ＳｉＯ2）、ゲート電極３（Ｐｏ
ｌｙ−Ｓｉ）およびマスク４（ＴＥＯＳ酸化膜）が設け
られたものである（図２）。以下、図１に示されたフロ
ーに従って製造方法を説明する。かかる半導体装置の製
造方法においては、まず初めに、例えば、Ｃｌ2、ＨＢ
ｒおよびＯ2の混合雰囲気内でＰｏｌｙ−Ｓｉなどから
なるゲート電極や配線材料に対しメインエッチング工程
においてエッチングを行う（図３）。この時、下地材料
であるゲート絶縁膜の露出の有無を、例えば、プラズマ
発光やエリプソメトリにより常時モニターしておく。そ
して、下地材料であるゲート絶縁膜の一部の露出が確認
されると、雰囲気ガスを、例えば、ＨＢｒ／Ｏ2系のガ
スに交換し、Ｏ2添加量の少ない比較的強いオーバーエ
ッチング条件である第１のオーバーエッチング工程によ
りゲート電極側壁へのデポジションにより生成された物
質（以下、デポ物と呼ぶ）の付着を抑制しつつ、ゲート
電極のエッチング形状を整える（図４）。第１のオーバ
ーエッチング工程開始から所定の時間経過後、第１のオ
ーバーエッチング工程におけるＯ2添加量よりも多いＯ2
添加量を有する雰囲気ガスに切り換え、比較的弱いオー
バーエッチング条件である第２のオーバーエッチング工
程によりゲート絶縁膜上に残っているＰｏｌｙ−Ｓｉの
残渣をエッチングする。これにより、ゲート絶縁膜に突
き抜けを生じることなく、垂直なエッチング形状が実現
できる（図５）。
【００１７】ここで、第１のオーバーエッチング工程開
始から所定の時間経過後とは、第１のオーバーエッチン
グ工程におけるオーバーエッチング時間と第２のオーバ
ーエッチング工程におけるオーバーエッチング時間の比
が約１／３以下となる時間を言う。具体的には、第２の
オーバーエッチング工程におけるオーバーエッチング時
間が１分の場合で約２０秒以下、第２のオーバーエッチ
ング工程におけるオーバーエッチング時間が１分３０秒
の場合で約３０秒以下、第２のオーバーエッチング工程
におけるオーバーエッチング時間が２分の場合で約４０
秒以下の時間の経過を意味する。このように、メインエ
ッチング工程にて完全に除去できないエッチング残渣の
除去を目的としたオーバーエッチング工程を、エッチン
グガスがゲート電極材料を削る効果を抑制するＯ2等の
添加ガス量を調整し比較的強いオーバーエッチング条件
の第１のオーバーエッチング工程と比較的弱いオーバー
エッチング条件の第２のオーバーエッチング工程とに分
けることにより、下地として存在するゲート絶縁膜を損
傷することなく、断面テーパー形状を有しないゲート電
極が得られる半導体装置の製造方法が実現される。
始から所定の時間経過後とは、第１のオーバーエッチン
グ工程におけるオーバーエッチング時間と第２のオーバ
ーエッチング工程におけるオーバーエッチング時間の比
が約１／３以下となる時間を言う。具体的には、第２の
オーバーエッチング工程におけるオーバーエッチング時
間が１分の場合で約２０秒以下、第２のオーバーエッチ
ング工程におけるオーバーエッチング時間が１分３０秒
の場合で約３０秒以下、第２のオーバーエッチング工程
におけるオーバーエッチング時間が２分の場合で約４０
秒以下の時間の経過を意味する。このように、メインエ
ッチング工程にて完全に除去できないエッチング残渣の
除去を目的としたオーバーエッチング工程を、エッチン
グガスがゲート電極材料を削る効果を抑制するＯ2等の
添加ガス量を調整し比較的強いオーバーエッチング条件
の第１のオーバーエッチング工程と比較的弱いオーバー
エッチング条件の第２のオーバーエッチング工程とに分
けることにより、下地として存在するゲート絶縁膜を損
傷することなく、断面テーパー形状を有しないゲート電
極が得られる半導体装置の製造方法が実現される。
【００１８】以下に、かかる半導体装置の製造方法を用
いて、ＴＥＯＳ酸化膜厚５０ｎｍ、Ｐｏｌｙ−Ｓｉゲー
ト電極厚２００ｎｍ、ゲート絶縁膜厚２ｎｍである半導
体装置においてゲート長０．１２μｍのゲート電極を作
成する方法につき説明する。ここではＥＣＲ−ＲＩＥ装
置（８インチウエハ用試作機, チャンバ内径＝３５０ｍ
ｍ,ポンプの排気速度＝２０００ｌ／ｍｉｎ）を用い、
半導体装置を設置するステージ温度（−５℃）と磁場発
生用のコイル電流値は各工程において一定とした。
いて、ＴＥＯＳ酸化膜厚５０ｎｍ、Ｐｏｌｙ−Ｓｉゲー
ト電極厚２００ｎｍ、ゲート絶縁膜厚２ｎｍである半導
体装置においてゲート長０．１２μｍのゲート電極を作
成する方法につき説明する。ここではＥＣＲ−ＲＩＥ装
置（８インチウエハ用試作機, チャンバ内径＝３５０ｍ
ｍ,ポンプの排気速度＝２０００ｌ／ｍｉｎ）を用い、
半導体装置を設置するステージ温度（−５℃）と磁場発
生用のコイル電流値は各工程において一定とした。
【００１９】まず最初、上述の半導体装置に対し、メイ
ンエッチング工程として、Ｃｌ2（４５ｓｃｃｍ）、Ｈ
Ｂｒ（１００ｓｃｃｍ）、Ｏ2（７ｓｃｃｍ）の混合雰
囲気内で、ガス圧力＝３ｍＴｏｒｒ（約０．４Ｐａ）、
マイクロ波電力＝５００Ｗ、ＲＦバイアス電力＝４０Ｗ
の条件でゲート絶縁膜の一部が露出するまでＰｏｌｙ−
Ｓｉのエッチング速度＝１５０ｎｍ／ｍｉｎのエッチン
グ速度でエッチングを実施した。
ンエッチング工程として、Ｃｌ2（４５ｓｃｃｍ）、Ｈ
Ｂｒ（１００ｓｃｃｍ）、Ｏ2（７ｓｃｃｍ）の混合雰
囲気内で、ガス圧力＝３ｍＴｏｒｒ（約０．４Ｐａ）、
マイクロ波電力＝５００Ｗ、ＲＦバイアス電力＝４０Ｗ
の条件でゲート絶縁膜の一部が露出するまでＰｏｌｙ−
Ｓｉのエッチング速度＝１５０ｎｍ／ｍｉｎのエッチン
グ速度でエッチングを実施した。
【００２０】次に、第１のオーバーエッチング工程とし
て、ＨＢｒ（１００ｓｃｃｍ）、Ｏ 2（３ｓｃｃｍ）の
混合雰囲気（Ｏ2添加量＝２．９％）にて、ガス圧力＝
３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦバイア
ス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチング速
度＝１２０ｎｍ／ｍｉｎ）で、１５秒間エッチングを行
った。
て、ＨＢｒ（１００ｓｃｃｍ）、Ｏ 2（３ｓｃｃｍ）の
混合雰囲気（Ｏ2添加量＝２．９％）にて、ガス圧力＝
３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦバイア
ス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチング速
度＝１２０ｎｍ／ｍｉｎ）で、１５秒間エッチングを行
った。
【００２１】その後、第２のオーバーエッチング工程と
して、第１のオーバーエッチング工程よりもＯ2流量を
増大させて、ＨＢｒ（１００ｓｃｃｍ）、Ｏ2（１０ｓ
ｃｃｍ）の混合雰囲気（Ｏ2添加量＝９％）にて、 ガス
圧力＝３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦ
バイアス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチ
ング速度＝１２５ｎｍ／ｍｉｎ）で、６０秒間エッチン
グを行なった。
して、第１のオーバーエッチング工程よりもＯ2流量を
増大させて、ＨＢｒ（１００ｓｃｃｍ）、Ｏ2（１０ｓ
ｃｃｍ）の混合雰囲気（Ｏ2添加量＝９％）にて、 ガス
圧力＝３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦ
バイアス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチ
ング速度＝１２５ｎｍ／ｍｉｎ）で、６０秒間エッチン
グを行なった。
【００２２】この結果、ゲート絶縁膜（厚み：２ｎｍ）
に突き抜けを生じることなくゲート電極をエッチングす
ることができ、従来、ＣＤシフト（エッチング仕上がり
寸法からＴＥＯＳマスク寸法を引いた値）が〜２０ｎｍ
であったものをＣＤシフトが〜３ｎｍにまで低減できた
（即ち、垂直なエッチング形状が得られた）。また、こ
れにより半導体デバイスの性能や生産性が向上した。
に突き抜けを生じることなくゲート電極をエッチングす
ることができ、従来、ＣＤシフト（エッチング仕上がり
寸法からＴＥＯＳマスク寸法を引いた値）が〜２０ｎｍ
であったものをＣＤシフトが〜３ｎｍにまで低減できた
（即ち、垂直なエッチング形状が得られた）。また、こ
れにより半導体デバイスの性能や生産性が向上した。
【００２３】なお、上述の例においては、メインエッチ
ングから第１のオーバーエッチングへの切り換えは、ゲ
ート絶縁膜の一部が露出した時点で行なったが、ゲート
絶縁膜が露出する前、例えばゲート電極残り厚さ〜３０
ｎｍ程度で切り換えても同様の効果が得られる。また、
このエッチング終点の検出は、プラズマ発光モニタやレ
ーザーエンドポイント等の終点検出方法により行なうこ
とができる。
ングから第１のオーバーエッチングへの切り換えは、ゲ
ート絶縁膜の一部が露出した時点で行なったが、ゲート
絶縁膜が露出する前、例えばゲート電極残り厚さ〜３０
ｎｍ程度で切り換えても同様の効果が得られる。また、
このエッチング終点の検出は、プラズマ発光モニタやレ
ーザーエンドポイント等の終点検出方法により行なうこ
とができる。
【００２４】また、半導体装置のマスク材料としては、
上述のＴＥＯＳ酸化膜に限らず、ＳｉＮやフォトレジス
トであってもよく、また、メインエッチングの対象とし
ては、アモルファスシリコン膜, 不純物を注入したドー
プドポリシリコン膜, ポリサイド構造（ＷＳｉ／Ｐｏｌ
ｙ−Ｓｉ）やポリメタル構造（Ｗ／ＷＮ／Ｐｏｌｙ−Ｓ
ｉ）にて構成されるゲート電極であってもよく、さら
に、ゲート電極だけでなく、これらの膜構造を有した配
線などであってもよい。
上述のＴＥＯＳ酸化膜に限らず、ＳｉＮやフォトレジス
トであってもよく、また、メインエッチングの対象とし
ては、アモルファスシリコン膜, 不純物を注入したドー
プドポリシリコン膜, ポリサイド構造（ＷＳｉ／Ｐｏｌ
ｙ−Ｓｉ）やポリメタル構造（Ｗ／ＷＮ／Ｐｏｌｙ−Ｓ
ｉ）にて構成されるゲート電極であってもよく、さら
に、ゲート電極だけでなく、これらの膜構造を有した配
線などであってもよい。
【００２５】本発明に用いられるエッチング装置として
は、上述のＥＣＲ−ＲＩＥ装置に限定されることなく、
他のプラズマ生成方式のエッチング装置でも同様の効果
が得られる。また、オーバーエッチング工程に用いるエ
ッチングガスとしては、ＨＢｒ、Ｃｌ2、ＨＣｌまたは
ＨＩのいずれか若しくはその組み合わせにてなるハロゲ
ンガスを用いることができ、これらのガスに希ガス（Ｈ
ｅ、Ａｒ）やＮ2などの不活性ガスを添加した場合にも
同様の効果が得られる。
は、上述のＥＣＲ−ＲＩＥ装置に限定されることなく、
他のプラズマ生成方式のエッチング装置でも同様の効果
が得られる。また、オーバーエッチング工程に用いるエ
ッチングガスとしては、ＨＢｒ、Ｃｌ2、ＨＣｌまたは
ＨＩのいずれか若しくはその組み合わせにてなるハロゲ
ンガスを用いることができ、これらのガスに希ガス（Ｈ
ｅ、Ａｒ）やＮ2などの不活性ガスを添加した場合にも
同様の効果が得られる。
【００２６】次に、本発明にかかる半導体装置の製造方
法を用いることにより、垂直な断面形状を有するゲート
電極が得られる理由につき検討した結果を以下に述べ
る。図６は、本発明にかかる半導体装置の製造方法にお
ける、オーバーエッチング開始後のゲート絶縁膜厚の変
化を示した図である。エッチング条件は図１と同じであ
る。図６から分かるように、エッチングが開始されてい
るにもかかわらず、ゲート絶縁膜の膜厚はオーバーエッ
チングの初期において増加している。本願発明者らは、
かかる現象に対し、以下に示すような様々な角度からの
検討を行ない、オーバーエッチングの開始初期に、チャ
ンバー壁に付着している蒸着物（デポ物）が、ガスの交
換や温度変化もしくはプラズマなどの影響で、チャンバ
ー壁から放出され、半導体装置上に飛来することによ
り、ゲート絶縁膜の膜厚増加が生じているのではないか
と推定するに至った。
法を用いることにより、垂直な断面形状を有するゲート
電極が得られる理由につき検討した結果を以下に述べ
る。図６は、本発明にかかる半導体装置の製造方法にお
ける、オーバーエッチング開始後のゲート絶縁膜厚の変
化を示した図である。エッチング条件は図１と同じであ
る。図６から分かるように、エッチングが開始されてい
るにもかかわらず、ゲート絶縁膜の膜厚はオーバーエッ
チングの初期において増加している。本願発明者らは、
かかる現象に対し、以下に示すような様々な角度からの
検討を行ない、オーバーエッチングの開始初期に、チャ
ンバー壁に付着している蒸着物（デポ物）が、ガスの交
換や温度変化もしくはプラズマなどの影響で、チャンバ
ー壁から放出され、半導体装置上に飛来することによ
り、ゲート絶縁膜の膜厚増加が生じているのではないか
と推定するに至った。
【００２７】図７は、本発明にて用いた半導体装置に対
し、高Ｏ2濃度の従来条件（Ｏ2濃度：〜２０％、ここで
は９％とした）および低Ｏ2濃度の条件（Ｏ2濃度：〜５
％、ここでは２．９％とした）でオーバーエッチを施し
た時のゲート絶縁膜の残膜厚の時間変化を調査した結果
である。用いたガスの種類は図１の場合と同じである。
図から分かるように、従来用いられていたような高Ｏ2
濃度のガス組成においてはゲート酸化膜のエッチングは
殆ど進行せず、一方、Ｏ2添加量の少ないガス組成にお
いてはゲート絶縁膜のエッチングが進展し、最終的には
突き抜けが発生している。
し、高Ｏ2濃度の従来条件（Ｏ2濃度：〜２０％、ここで
は９％とした）および低Ｏ2濃度の条件（Ｏ2濃度：〜５
％、ここでは２．９％とした）でオーバーエッチを施し
た時のゲート絶縁膜の残膜厚の時間変化を調査した結果
である。用いたガスの種類は図１の場合と同じである。
図から分かるように、従来用いられていたような高Ｏ2
濃度のガス組成においてはゲート酸化膜のエッチングは
殆ど進行せず、一方、Ｏ2添加量の少ないガス組成にお
いてはゲート絶縁膜のエッチングが進展し、最終的には
突き抜けが発生している。
【００２８】また、図８は、本発明にかかる半導体装置
の製造方法において、オーバーエッチング開始５秒後に
ウエハ上に堆積するデポ物（ＳｉＢｒxＯy）の量の酸素
濃度依存性を示した図である。用いたガスの種類は図１
の場合と同じである。図８に示すように、オーバーエッ
チング開始５秒後にウエハ上に堆積するデポ量は、Ｏ 2
濃度の増加にともない増大している。なお、本発明にか
かる半導体装置の製造方法において得られる、デポ物の
堆積量を抑制する効果は、第１のオーバーエッチ工程に
おけるＯ2添加量よりも第２のオーバーエッチ工程にお
けるＯ2添加量の方が多い場合に得られるが、図８よ
り、第１のオーバーエッチング時のＯ2添加量は５％以
下であることが好ましく、３％以下であればさらに好ま
しいことが分かる。また、薄いゲート酸化膜上のゲート
電極をエッチングする場合に、第１のオーバーエッチン
グのＯ2添加量を低下させるとエッチングの選択的効果
（ゲート電極材料のみをエッチングし、ゲート絶縁膜は
エッチングしないことを言う）が低下する為、ゲート酸
化膜に突き抜けが生じることがある。この場合には、第
１のオーバーエッチング工程にてエッチング装置に印加
するＲＦバイアス電力を、第２のオーバーエッチング工
程にて印加するＲＦバイアス電力比べ抑制することによ
り、エッチングの選択的効果を低下させることなくデポ
物の付着量を低減できる。
の製造方法において、オーバーエッチング開始５秒後に
ウエハ上に堆積するデポ物（ＳｉＢｒxＯy）の量の酸素
濃度依存性を示した図である。用いたガスの種類は図１
の場合と同じである。図８に示すように、オーバーエッ
チング開始５秒後にウエハ上に堆積するデポ量は、Ｏ 2
濃度の増加にともない増大している。なお、本発明にか
かる半導体装置の製造方法において得られる、デポ物の
堆積量を抑制する効果は、第１のオーバーエッチ工程に
おけるＯ2添加量よりも第２のオーバーエッチ工程にお
けるＯ2添加量の方が多い場合に得られるが、図８よ
り、第１のオーバーエッチング時のＯ2添加量は５％以
下であることが好ましく、３％以下であればさらに好ま
しいことが分かる。また、薄いゲート酸化膜上のゲート
電極をエッチングする場合に、第１のオーバーエッチン
グのＯ2添加量を低下させるとエッチングの選択的効果
（ゲート電極材料のみをエッチングし、ゲート絶縁膜は
エッチングしないことを言う）が低下する為、ゲート酸
化膜に突き抜けが生じることがある。この場合には、第
１のオーバーエッチング工程にてエッチング装置に印加
するＲＦバイアス電力を、第２のオーバーエッチング工
程にて印加するＲＦバイアス電力比べ抑制することによ
り、エッチングの選択的効果を低下させることなくデポ
物の付着量を低減できる。
【００２９】図９は、上述した、本発明にかかる半導体
装置の製造方法における、デポ物の堆積レートのオーバ
ーエッチング時間依存性を示す図である。用いたガスの
組成は図１の場合と同じである。ウエハ上に供給される
デポ物の堆積レートは、図９に示すように、オーバーエ
ッチング時間の増加に伴い急激に減少している。このこ
とから、オーバーエッチング中にウエハ上に供給される
デポ物は、オーバーエッチ開始後５秒〜１０秒の間に大
幅に低減し、１５秒〜３０秒で完全に消失することがわ
かる。
装置の製造方法における、デポ物の堆積レートのオーバ
ーエッチング時間依存性を示す図である。用いたガスの
組成は図１の場合と同じである。ウエハ上に供給される
デポ物の堆積レートは、図９に示すように、オーバーエ
ッチング時間の増加に伴い急激に減少している。このこ
とから、オーバーエッチング中にウエハ上に供給される
デポ物は、オーバーエッチ開始後５秒〜１０秒の間に大
幅に低減し、１５秒〜３０秒で完全に消失することがわ
かる。
【００３０】次に、本発明にかかる半導体装置の製造方
法を用いることにより、ゲート電極の側面における断面
テーパー形状の形成が抑制されるが、これについては、
以下のように考えることができる。即ち、従来の半導体
装置の製造方法においては、図１４に示したように、メ
インエッチング後に存在するゲート電極の側面のテーパ
ー部分を、飛来したデポ物がを覆うものと思われる。そ
のため、このデポ物によりその後のオーバーエッチング
が抑制され、ゲート電極端部のテーパー形状を有した部
分はエッチングされずに残る。そのため、オーバーエッ
チング工程の終了後に半導体装置が洗浄されると、テー
パー部に存在したデポ物が除去され、テーパー形状を有
したゲート電極が現出するものと考えられる。
法を用いることにより、ゲート電極の側面における断面
テーパー形状の形成が抑制されるが、これについては、
以下のように考えることができる。即ち、従来の半導体
装置の製造方法においては、図１４に示したように、メ
インエッチング後に存在するゲート電極の側面のテーパ
ー部分を、飛来したデポ物がを覆うものと思われる。そ
のため、このデポ物によりその後のオーバーエッチング
が抑制され、ゲート電極端部のテーパー形状を有した部
分はエッチングされずに残る。そのため、オーバーエッ
チング工程の終了後に半導体装置が洗浄されると、テー
パー部に存在したデポ物が除去され、テーパー形状を有
したゲート電極が現出するものと考えられる。
【００３１】次に、エッチング形状のテーパー角度のス
テージ温度依存性について調査した結果を説明する。図
１０において、○は、図１にて説明した本発明にかかる
半導体装置の製造方法において、半導体装置を保持する
ステージの温度を変化させ、その結果得られたゲート電
極端部のテーパー形状との関係を示した図である。ま
た、●は比較のために、従来の半導体装置の製造方法
（１ステップのオーバーエッチ）において、半導体装置
を保持するステージの温度を変化させゲート電極端部の
テーパー形状を測定した図である。従来の方法にて製造
される半導体装置は、ウエハを積載するステージ温度が
０℃以下の場合には、多量のデポ物の付着により、大き
なテーパー形状（テーパー角度が小さい）を有してい
た。しかしながら、本発明により、ステージ温度が０℃
以下の場合でも、異方性のエッチング形状を得ることが
できることが確認された。
テージ温度依存性について調査した結果を説明する。図
１０において、○は、図１にて説明した本発明にかかる
半導体装置の製造方法において、半導体装置を保持する
ステージの温度を変化させ、その結果得られたゲート電
極端部のテーパー形状との関係を示した図である。ま
た、●は比較のために、従来の半導体装置の製造方法
（１ステップのオーバーエッチ）において、半導体装置
を保持するステージの温度を変化させゲート電極端部の
テーパー形状を測定した図である。従来の方法にて製造
される半導体装置は、ウエハを積載するステージ温度が
０℃以下の場合には、多量のデポ物の付着により、大き
なテーパー形状（テーパー角度が小さい）を有してい
た。しかしながら、本発明により、ステージ温度が０℃
以下の場合でも、異方性のエッチング形状を得ることが
できることが確認された。
【００３２】この第１のオーバーエッチング工程におけ
るオーバーエッチングの時間は前述の図７及び９より、
５秒から１０秒、好ましくは１５秒から３０秒程度が好
ましく、この時間はチャンバーの大きさ、チャンバー部
材あるいは印加されるＲＦバイアス電力等により最適値
が変動するが、第１のオーバーエッチング工程における
オーバーエッチングの時間と第２のオーバーエッチング
工程におけるオーバーエッチング時間の比率に換算する
と、概ね１／４以下〜１／３以下、即ち、全オーバーエ
ッチング時間のうちのほぼ１／５〜１／４程度の時間で
あればよいと考えられる。また、第１のオーバーエッチ
ング工程におけるＯ2添加量としては、図８より５％以
下の場合に有効であり、３〜４％であればさらに好まし
い。
るオーバーエッチングの時間は前述の図７及び９より、
５秒から１０秒、好ましくは１５秒から３０秒程度が好
ましく、この時間はチャンバーの大きさ、チャンバー部
材あるいは印加されるＲＦバイアス電力等により最適値
が変動するが、第１のオーバーエッチング工程における
オーバーエッチングの時間と第２のオーバーエッチング
工程におけるオーバーエッチング時間の比率に換算する
と、概ね１／４以下〜１／３以下、即ち、全オーバーエ
ッチング時間のうちのほぼ１／５〜１／４程度の時間で
あればよいと考えられる。また、第１のオーバーエッチ
ング工程におけるＯ2添加量としては、図８より５％以
下の場合に有効であり、３〜４％であればさらに好まし
い。
【００３３】以上、本願発明者らは、上述した現象の発
見に基づき、電極や配線材料をエッチングするメインエ
ッチング工程に続く第１のオーバーエッチング工程とし
て、Ｏ2添加量の少ない比較的強いオーバーエッチング
の条件でデポ物の供給が無くなる時間以上オーバーエッ
チングを実施し、その後、Ｏ2添加量の多い比較的弱い
オーバーエッチングの条件の第２のオーバーエッチング
工程に切り換えることにより、異方性のエッチング形状
を得つつ、ゲート絶縁膜の突き抜けのない電極や配線材
料の選択的エッチングが実現できることを見出し、本願
発明に到達したものである。
見に基づき、電極や配線材料をエッチングするメインエ
ッチング工程に続く第１のオーバーエッチング工程とし
て、Ｏ2添加量の少ない比較的強いオーバーエッチング
の条件でデポ物の供給が無くなる時間以上オーバーエッ
チングを実施し、その後、Ｏ2添加量の多い比較的弱い
オーバーエッチングの条件の第２のオーバーエッチング
工程に切り換えることにより、異方性のエッチング形状
を得つつ、ゲート絶縁膜の突き抜けのない電極や配線材
料の選択的エッチングが実現できることを見出し、本願
発明に到達したものである。
【００３４】
【発明の効果】以上、この発明にかかる半導体装置の製
造方法によれば、半導体基板表面に設けられた絶縁膜上
に形成された、電極または配線材料にエッチング処理を
施し絶縁膜を露出させるメインエッチング工程と、この
メインエッチング工程の後に、ハロゲンガスとこのハロ
ゲンガスによる絶縁膜のエッチングを抑制する効果を有
する添加ガスとから成る第１の混合ガスを利用したエッ
チングにより、メインエッチング工程のエッチング処理
にてエッチングされなかった電極または配線材料のエッ
チング残渣をエッチングする第１のオーバーエッチング
工程と、第１のオーバーエッチング工程の後に、第１の
混合ガスよりも多い比率の添加ガス量を有するハロゲン
ガスと添加ガスとから成る第２の混合ガスを利用したエ
ッチングにより、エッチング残渣をエッチングする第２
のオーバーエッチング工程を有しているため、オーバー
エッチング工程の初期の段階にチャンバー壁等から飛来
するデポ物の影響を低減した上で、絶縁膜に損傷を与え
ることなく、垂直な端面形状を有した電極または配線材
料を形成することができる半導体装置の製造方法が実現
される。
造方法によれば、半導体基板表面に設けられた絶縁膜上
に形成された、電極または配線材料にエッチング処理を
施し絶縁膜を露出させるメインエッチング工程と、この
メインエッチング工程の後に、ハロゲンガスとこのハロ
ゲンガスによる絶縁膜のエッチングを抑制する効果を有
する添加ガスとから成る第１の混合ガスを利用したエッ
チングにより、メインエッチング工程のエッチング処理
にてエッチングされなかった電極または配線材料のエッ
チング残渣をエッチングする第１のオーバーエッチング
工程と、第１のオーバーエッチング工程の後に、第１の
混合ガスよりも多い比率の添加ガス量を有するハロゲン
ガスと添加ガスとから成る第２の混合ガスを利用したエ
ッチングにより、エッチング残渣をエッチングする第２
のオーバーエッチング工程を有しているため、オーバー
エッチング工程の初期の段階にチャンバー壁等から飛来
するデポ物の影響を低減した上で、絶縁膜に損傷を与え
ることなく、垂直な端面形状を有した電極または配線材
料を形成することができる半導体装置の製造方法が実現
される。
【００３５】また、本発明において、添加ガスとしてＯ
2またはＮ2のいずれか若しくはその組み合わせにて構成
されるガスを用いた場合には、ハロゲンガスによる絶縁
膜をエッチングを抑制する効果が大きいため、選択性の
調整を簡易に行うことができ、所定の選択性が容易に得
られる。また、第１の混合ガスにおける添加ガスとして
添加量が５％以下のＯ2を用いた場合には、壁からのデ
ポ物の飛来を抑制でき、好適である。
2またはＮ2のいずれか若しくはその組み合わせにて構成
されるガスを用いた場合には、ハロゲンガスによる絶縁
膜をエッチングを抑制する効果が大きいため、選択性の
調整を簡易に行うことができ、所定の選択性が容易に得
られる。また、第１の混合ガスにおける添加ガスとして
添加量が５％以下のＯ2を用いた場合には、壁からのデ
ポ物の飛来を抑制でき、好適である。
【００３６】また、本発明において、ハロゲンガスとし
てＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しく
はその組み合わせにてなるガスを用いた場合には、金属
やＳｉ系のような様々な材質の電極および配線材料に対
してエッチング効果を有するため、適用範囲が広く好適
である。また、電極または配線材料がＳｉを含んでいる
場合には、比較的安定かつ高いエッチングレートが得ら
れ好適である。
てＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しく
はその組み合わせにてなるガスを用いた場合には、金属
やＳｉ系のような様々な材質の電極および配線材料に対
してエッチング効果を有するため、適用範囲が広く好適
である。また、電極または配線材料がＳｉを含んでいる
場合には、比較的安定かつ高いエッチングレートが得ら
れ好適である。
【００３７】また、本発明において、メインエッチング
工程におけるエッチング処理が、ＨＢｒ／Ｏ2／Ｃｌ系
の第３の混合ガスを利用して行われる場合には、メイン
エッチング工程とオーバーエッチング工程の両工程がＨ
Ｂｒ／Ｏ2系のガスを用いた工程となり、好適である。
工程におけるエッチング処理が、ＨＢｒ／Ｏ2／Ｃｌ系
の第３の混合ガスを利用して行われる場合には、メイン
エッチング工程とオーバーエッチング工程の両工程がＨ
Ｂｒ／Ｏ2系のガスを用いた工程となり、好適である。
【００３８】また、本発明において、第１のオーバーエ
ッチング工程におけるオーバーエッチングの時間が第２
のオーバーエッチング工程におけるオーバーエッチング
の時間の１／３以下である場合には、チャンバー壁から
飛来するデポ物の基板への影響を抑制しつつ、メインエ
ッチング工程にてエッチングされなかった電極または配
線材料を、絶縁膜を損傷することなくエッチングする効
果が確実に得られ、好適である。
ッチング工程におけるオーバーエッチングの時間が第２
のオーバーエッチング工程におけるオーバーエッチング
の時間の１／３以下である場合には、チャンバー壁から
飛来するデポ物の基板への影響を抑制しつつ、メインエ
ッチング工程にてエッチングされなかった電極または配
線材料を、絶縁膜を損傷することなくエッチングする効
果が確実に得られ、好適である。
【００３９】また、本発明にかかる半導体装置の製造方
法を用いれば、メインエッチング工程、第１のオーバー
エッチング工程及び第２のオーバーエッチング工程にお
いて半導体基板が０℃以下に保持された場合でも、垂直
な端面形状が得られ、好適である。
法を用いれば、メインエッチング工程、第１のオーバー
エッチング工程及び第２のオーバーエッチング工程にお
いて半導体基板が０℃以下に保持された場合でも、垂直
な端面形状が得られ、好適である。
【図１】 本発明にかかる半導体装置の製造方法を示す
フロー図である。
フロー図である。
【図２】 本発明にかかる半導体装置の製造方法に用い
られる半導体装置のゲートエッチング前の断面構造を示
す図である。
られる半導体装置のゲートエッチング前の断面構造を示
す図である。
【図３】 本発明にかかる半導体装置の製造方法に用い
られる半導体装置のメインエッチング後の断面構造を示
す図である。
られる半導体装置のメインエッチング後の断面構造を示
す図である。
【図４】 本発明にかかる半導体装置の製造方法におけ
る半導体装置の第１のオーバーエッチング後の断面構造
を示す図である。
る半導体装置の第１のオーバーエッチング後の断面構造
を示す図である。
【図５】 本発明にかかる半導体装置の製造方法におけ
る半導体装置の第２のオーバーエッチング後の断面構造
を示す図である。
る半導体装置の第２のオーバーエッチング後の断面構造
を示す図である。
【図６】 本発明に用いられる半導体装置におけるゲー
ト絶縁膜厚のオーバーエッチング時間依存性を示す図で
ある。
ト絶縁膜厚のオーバーエッチング時間依存性を示す図で
ある。
【図７】 本発明に用いられる半導体装置におけるゲー
ト絶縁膜厚のオーバーエッチング時間依存性の酸素濃度
との関係を示す図である。
ト絶縁膜厚のオーバーエッチング時間依存性の酸素濃度
との関係を示す図である。
【図８】 本発明に用いられる半導体装置におけるデポ
物の堆積量の酸素添加量依存性を示す図である。
物の堆積量の酸素添加量依存性を示す図である。
【図９】 本発明に用いられる半導体装置におけるデポ
物の堆積レートのオーバーエッチング時間依存性を示す
図である。
物の堆積レートのオーバーエッチング時間依存性を示す
図である。
【図１０】 本発明に用いられる半導体装置におけるゲ
ート電極端部のテーパー角のステージ温度依存性を示す
図である。
ート電極端部のテーパー角のステージ温度依存性を示す
図である。
【図１１】 従来の半導体装置の製造方法を示すフロー
図である。
図である。
【図１２】 従来の半導体装置の製造方法に用いられる
半導体装置のゲートエッチング前の断面構造を示す図で
ある。
半導体装置のゲートエッチング前の断面構造を示す図で
ある。
【図１３】 従来の半導体装置の製造方法に用いられる
半導体装置のメインエッチング後の断面構造を示す図で
ある。
半導体装置のメインエッチング後の断面構造を示す図で
ある。
【図１４】 従来の半導体装置の製造方法に用いられる
半導体装置のオーバーエッチング後の断面構造を示す図
である。
半導体装置のオーバーエッチング後の断面構造を示す図
である。
【図１５】 従来の半導体装置の製造方法に用いられる
半導体装置のゲート絶縁膜の突き抜けを説明する断面構
造を示す図である。
半導体装置のゲート絶縁膜の突き抜けを説明する断面構
造を示す図である。
【符号の説明】
１ 半導体基板、２ ゲート絶縁膜、３ アモルファス
シリコン、３’ ゲート電極、４ マスク、５ ゲート
電極材料の残渣、６ デポ物、７ ゲート絶縁膜の突き
抜け。
シリコン、３’ ゲート電極、４ マスク、５ ゲート
電極材料の残渣、６ デポ物、７ ゲート絶縁膜の突き
抜け。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 谷村 純二
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 丸山 隆弘
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 吉福 良一
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F004 AA09 BA04 BA14 BD03 CA02
CA04 CB02 CB09 DA00 DA04
DA26 DA29 DB02 EA28 EB02
Claims (8)
- 【請求項１】 半導体基板表面に設けられた絶縁膜上に
形成された、電極または配線材料にエッチング処理を施
し前記絶縁膜を露出させるメインエッチング工程と、 このメインエッチング工程の後に、ハロゲンガスとこの
ハロゲンガスによる前記絶縁膜のエッチングを抑制する
効果を有する添加ガスとから成る第１の混合ガスを利用
したエッチングにより、前記メインエッチング工程のエ
ッチング処理にてエッチングされなかった前記電極また
は前記配線材料のエッチング残渣をエッチングする第１
のオーバーエッチング工程と、 この第１のオーバーエッチング工程の後に、前記第１の
混合ガスよりも多い比率の前記添加ガス量を有する前記
ハロゲンガスと前記添加ガスとから成る第２の混合ガス
を利用したエッチングにより、前記エッチング残渣をエ
ッチングする第２のオーバーエッチング工程を有してな
る半導体装置の製造方法。 - 【請求項２】 前記添加ガスがＯ2またはＮ2のいずれか
若しくはその組み合わせにてなる請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記第１の混合ガスにおける添加ガスが
添加量が５％以下のＯ2である請求項１または２に記載
の半導体装置の製造方法。 - 【請求項４】 前記ハロゲンガスがＨＢｒ、Ｃｌ2、Ｈ
ＣｌまたはＨＩのいずれか若しくはその組み合わせにて
なる請求項１から３のいずれかに記載の半導体装置の製
造方法。 - 【請求項５】 前記電極または配線材料がＳｉを含んで
なる請求項１から４のいずれかに記載の半導体装置の製
造方法。 - 【請求項６】 前記メインエッチング工程におけるエッ
チング処理は、ＨＢｒ／Ｏ2／Ｃｌ系の第３の混合ガス
を利用してなる請求項１から５のいずれかに記載の半導
体装置の製造方法。 - 【請求項７】 前記第１のオーバーエッチング工程にお
けるオーバーエッチングの時間が前記第２のオーバーエ
ッチング工程におけるオーバーエッチングの時間の１／
３以下である請求項１から６のいずれかに記載の半導体
装置の製造方法。 - 【請求項８】 前記メインエッチング工程、前記第１の
オーバーエッチング工程及び前記第２のオーバーエッチ
ング工程において前記半導体基板が０℃以下に保持され
てなる請求項１から７のいずれかに記載の半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351652A JP3760843B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
| TW091107414A TW541618B (en) | 2001-11-16 | 2002-04-12 | Manufacturing method of semiconductor device |
| US10/124,729 US6651678B2 (en) | 2001-11-16 | 2002-04-18 | Method of manufacturing semiconductor device |
| KR10-2002-0036178A KR100489599B1 (ko) | 2001-11-16 | 2002-06-27 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351652A JP3760843B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003151954A true JP2003151954A (ja) | 2003-05-23 |
| JP2003151954A5 JP2003151954A5 (ja) | 2004-11-25 |
| JP3760843B2 JP3760843B2 (ja) | 2006-03-29 |
Family
ID=19163934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351652A Expired - Fee Related JP3760843B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6651678B2 (ja) |
| JP (1) | JP3760843B2 (ja) |
| KR (1) | KR100489599B1 (ja) |
| TW (1) | TW541618B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093269A (ja) * | 2004-09-22 | 2006-04-06 | Tokyo Electron Ltd | エッチング方法 |
| US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
| JP2008010692A (ja) * | 2006-06-30 | 2008-01-17 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP2010283306A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | 光電変換装置の製造方法 |
| JP2012054615A (ja) * | 2007-01-04 | 2012-03-15 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔアレイ構造及びその製造方法 |
| JP2013145896A (ja) * | 2013-02-25 | 2013-07-25 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2020155616A (ja) * | 2019-03-20 | 2020-09-24 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208424B2 (en) * | 2004-09-17 | 2007-04-24 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having a metal layer |
| KR20230122198A (ko) | 2022-02-14 | 2023-08-22 | 경남정보대학교 산학협력단 | 일회용 샤워타월 키트 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216069A (ja) * | 1993-01-13 | 1994-08-05 | Hitachi Ltd | エッチング方法及び装置 |
| JPH0969511A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2003068709A (ja) * | 2001-06-15 | 2003-03-07 | Tokyo Electron Ltd | ドライエッチング方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232091A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | シリコン層の異方性加工方法 |
| KR100284299B1 (ko) * | 1998-01-16 | 2001-06-01 | 로버트 에이치. 씨. 챠오 | 식각 향상 방법 |
| US6037266A (en) * | 1998-09-28 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher |
| KR20010019642A (ko) * | 1999-08-28 | 2001-03-15 | 윤종용 | 폴리실리콘 게이트의 식각 방법 |
| US6277716B1 (en) * | 1999-10-25 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of reduce gate oxide damage by using a multi-step etch process with a predictable premature endpoint system |
| US6387820B1 (en) * | 2000-09-19 | 2002-05-14 | Advanced Micro Devices, Inc. | BC13/AR chemistry for metal overetching on a high density plasma etcher |
| KR20020035992A (ko) * | 2000-11-07 | 2002-05-16 | 박종섭 | 반도체장치의 제조방법 |
| US6559062B1 (en) * | 2000-11-15 | 2003-05-06 | Agere Systems, Inc. | Method for avoiding notching in a semiconductor interconnect during a metal etching step |
| US6551941B2 (en) * | 2001-02-22 | 2003-04-22 | Applied Materials, Inc. | Method of forming a notched silicon-containing gate structure |
-
2001
- 2001-11-16 JP JP2001351652A patent/JP3760843B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-12 TW TW091107414A patent/TW541618B/zh not_active IP Right Cessation
- 2002-04-18 US US10/124,729 patent/US6651678B2/en not_active Expired - Fee Related
- 2002-06-27 KR KR10-2002-0036178A patent/KR100489599B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216069A (ja) * | 1993-01-13 | 1994-08-05 | Hitachi Ltd | エッチング方法及び装置 |
| JPH0969511A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2003068709A (ja) * | 2001-06-15 | 2003-03-07 | Tokyo Electron Ltd | ドライエッチング方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
| JP2006093269A (ja) * | 2004-09-22 | 2006-04-06 | Tokyo Electron Ltd | エッチング方法 |
| JP4672318B2 (ja) * | 2004-09-22 | 2011-04-20 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2008010692A (ja) * | 2006-06-30 | 2008-01-17 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP2012054615A (ja) * | 2007-01-04 | 2012-03-15 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔアレイ構造及びその製造方法 |
| US8816346B2 (en) | 2007-01-04 | 2014-08-26 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| JP2010283306A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | 光電変換装置の製造方法 |
| JP2013145896A (ja) * | 2013-02-25 | 2013-07-25 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2020155616A (ja) * | 2019-03-20 | 2020-09-24 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
| JP7220603B2 (ja) | 2019-03-20 | 2023-02-10 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030096505A1 (en) | 2003-05-22 |
| KR100489599B1 (ko) | 2005-05-16 |
| JP3760843B2 (ja) | 2006-03-29 |
| KR20030040008A (ko) | 2003-05-22 |
| TW541618B (en) | 2003-07-11 |
| US6651678B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101064244B (zh) | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 | |
| JP3409313B2 (ja) | 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法 | |
| JP4579611B2 (ja) | ドライエッチング方法 | |
| JP3390814B2 (ja) | 酸化物部分又は窒化物部分を含む被処理体のエッチング方法 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| JPH0670989B2 (ja) | 臭化水素によるシリコンの反応性イオンエッチング | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JP2007235135A (ja) | 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法 | |
| EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6955964B2 (en) | Formation of a double gate structure | |
| JP2003151954A (ja) | 半導体装置の製造方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JP3208596B2 (ja) | ドライエッチング方法 | |
| JP2004119905A (ja) | ポリシリコンエッチング方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JPH0969511A (ja) | 半導体装置の製造方法 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| JP4368244B2 (ja) | ドライエッチング方法 | |
| JP3487734B2 (ja) | パターン形成方法 | |
| JPH053177A (ja) | ドライエツチング方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| JPH08107105A (ja) | シリコン系材料層のパターニング方法 | |
| JP2005294348A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060102 |
|
| LAPS | Cancellation because of no payment of annual fees |