JPH09104991A - 等方性シリコンエッチング方法 - Google Patents
等方性シリコンエッチング方法Info
- Publication number
- JPH09104991A JPH09104991A JP8102931A JP10293196A JPH09104991A JP H09104991 A JPH09104991 A JP H09104991A JP 8102931 A JP8102931 A JP 8102931A JP 10293196 A JP10293196 A JP 10293196A JP H09104991 A JPH09104991 A JP H09104991A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- mask oxide
- plasma
- oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 42
- 239000010703 silicon Substances 0.000 title claims abstract description 42
- 238000005530 etching Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 42
- 239000010937 tungsten Substances 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000001307 helium Substances 0.000 claims abstract description 15
- 229910052734 helium Inorganic materials 0.000 claims abstract description 15
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000001816 cooling Methods 0.000 claims abstract description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000005336 cracking Methods 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims 2
- -1 tetraethyl orthosilicate (orthosilicate) (tetraethyl) orthosilicate Chemical compound 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 abstract description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 17
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000010425 asbestos Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052895 riebeckite Inorganic materials 0.000 description 1
- ORLVPRZPKJMPFY-UHFFFAOYSA-N silicic acid;tetraethyl silicate Chemical compound O[Si](O)(O)O.CCO[Si](OCC)(OCC)OCC ORLVPRZPKJMPFY-UHFFFAOYSA-N 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Abstract
(57)【要約】
【目的】 高密度半導体装置作成上タングステンＣＤ及
びＣＧスタッドの作製において使用される一時的（テン
ポラリ）ハードマスクを除去するための方法であって、
ここで、実質的に当該の技術分野の欠点及び制約により
生じる問題点を１つ以上回避すること。 【構成】 等方性シリコンエッチング方法において、ウ
ェーハにタングステンスタッドを施し、該タングステン
スタッドはこれに接触（コンタクト）するマスク酸化物
及びシリコンを有し、後面ヘリウム冷却をウェーハに施
し、アルゴンＣＦ４／ＣＨＦ３を３：１の比でマスク酸
化物をプラズマ除去（剥離）し、後面ヘリウム冷却部を
取り外し、除去し、そして、エッチャントでシリコンを
プラズマ除去（剥離）すること。
びＣＧスタッドの作製において使用される一時的（テン
ポラリ）ハードマスクを除去するための方法であって、
ここで、実質的に当該の技術分野の欠点及び制約により
生じる問題点を１つ以上回避すること。 【構成】 等方性シリコンエッチング方法において、ウ
ェーハにタングステンスタッドを施し、該タングステン
スタッドはこれに接触（コンタクト）するマスク酸化物
及びシリコンを有し、後面ヘリウム冷却をウェーハに施
し、アルゴンＣＦ４／ＣＨＦ３を３：１の比でマスク酸
化物をプラズマ除去（剥離）し、後面ヘリウム冷却部を
取り外し、除去し、そして、エッチャントでシリコンを
プラズマ除去（剥離）すること。
Description
【０００１】
【発明が属する分野】本発明は一般的には半導体装置の
作製方法に関し、もっと詳しくは高密度半導体装置、た
とえば６４ＭｂｙｔｅＤＲＡＭチップにおいてタングス
テンスタッド形成に際して使用されるハードマスク酸化
物及び一時的（テンポラリ）（犠牲的）シリコンマンド
レルを除去するための等方性エッチング方法に関する。
作製方法に関し、もっと詳しくは高密度半導体装置、た
とえば６４ＭｂｙｔｅＤＲＡＭチップにおいてタングス
テンスタッド形成に際して使用されるハードマスク酸化
物及び一時的（テンポラリ）（犠牲的）シリコンマンド
レルを除去するための等方性エッチング方法に関する。
【０００２】
【従来の技術】ボーダレス（境界のない）拡散及びボー
ダレスコンタクト部構造は回路集積密度を増大させる有
効なアプローチである。例えば完全にボーダレス拡散コ
ンタクトはＤＲＯＭアレイにてゲート導体及びデバイス
絶縁領域とオーバーラップすることが許容される。それ
により生成されるＤＲＡＭセル面積は完全充填拡散コン
タクト（これは例えば著述者Ｄ．Ｋｅｎｎｅｙ ｅｔ
ａｌ．，”Ａ Ｂｕｒｉｅｄ−Ｐｌａｔｅ Ｔｒｅｎｃ
ｈ Ｃｅｌｌ ｆｏｒ ａ ６４−ＭＢ ＤＲＡＭ”，
１９９２ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅ
ｃｈｎｏｌｏｇｙ，Ｓｅａｔｔｌｅ，ＷＡ．に記載され
ているようなもの）に比して、ほぼ４０％だけ低減され
得る。更にボーダレスゲート導体コンタクトも、亦、絶
縁領域とオーバーラップすることを許容される。
ダレスコンタクト部構造は回路集積密度を増大させる有
効なアプローチである。例えば完全にボーダレス拡散コ
ンタクトはＤＲＯＭアレイにてゲート導体及びデバイス
絶縁領域とオーバーラップすることが許容される。それ
により生成されるＤＲＡＭセル面積は完全充填拡散コン
タクト（これは例えば著述者Ｄ．Ｋｅｎｎｅｙ ｅｔ
ａｌ．，”Ａ Ｂｕｒｉｅｄ−Ｐｌａｔｅ Ｔｒｅｎｃ
ｈ Ｃｅｌｌ ｆｏｒ ａ ６４−ＭＢ ＤＲＡＭ”，
１９９２ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅ
ｃｈｎｏｌｏｇｙ，Ｓｅａｔｔｌｅ，ＷＡ．に記載され
ているようなもの）に比して、ほぼ４０％だけ低減され
得る。更にボーダレスゲート導体コンタクトも、亦、絶
縁領域とオーバーラップすることを許容される。
【０００３】従来の作製方法（プロセス）はコンタクト
ヴィア（ホール）（ｖｉａｓ）作製のための一時的（犠
牲的）なマンドレル構造を要する。当該のマンドレルは
化学機械的ポリシング（研磨）（ＣＭＰ）により例えば
次のようなもののレベルへ広範に（グローバルに）平坦
化され得る、即ち、ゲートギャップ誘電体にポリシリコ
ン拡散層（これはマスク酸化物に対するエッチストップ
として用いられる）をプラス（付加）したもののレベル
に平坦化され得る。
ヴィア（ホール）（ｖｉａｓ）作製のための一時的（犠
牲的）なマンドレル構造を要する。当該のマンドレルは
化学機械的ポリシング（研磨）（ＣＭＰ）により例えば
次のようなもののレベルへ広範に（グローバルに）平坦
化され得る、即ち、ゲートギャップ誘電体にポリシリコ
ン拡散層（これはマスク酸化物に対するエッチストップ
として用いられる）をプラス（付加）したもののレベル
に平坦化され得る。
【０００４】当該層上にはハードマスクが酸化物層が形
成される。それらポリシリコン層は酸化物ハードマスク
及びフッ素フリー（のない）化学的手法を使用して異方
的にエッチングされ、以て、ゲート−ギャップ誘導体の
エッチングレートに対するポリシリコンのエッチングレ
ートの高い選択性（＞５０：１）が得られ、それにより
マンドレルにおける高アスペクト比のヴィア（ホール）
が得られる。それらの高アスペクト比のヴィア（ホー
ル）（ｖｉａｓ）で化学的蒸着デポジション（ＣＶＤ）
されたタングステン（Ｗ）で充填され、そして、タング
ステンはハードマスク酸化物層のところまでポリシング
（研磨）して、減摩されて、拡散部に対するコンタクト
部（ＣＤ）及びゲートに対するコンタクト部（ＣＧ）ス
タッドを形成する。
成される。それらポリシリコン層は酸化物ハードマスク
及びフッ素フリー（のない）化学的手法を使用して異方
的にエッチングされ、以て、ゲート−ギャップ誘導体の
エッチングレートに対するポリシリコンのエッチングレ
ートの高い選択性（＞５０：１）が得られ、それにより
マンドレルにおける高アスペクト比のヴィア（ホール）
が得られる。それらの高アスペクト比のヴィア（ホー
ル）（ｖｉａｓ）で化学的蒸着デポジション（ＣＶＤ）
されたタングステン（Ｗ）で充填され、そして、タング
ステンはハードマスク酸化物層のところまでポリシング
（研磨）して、減摩されて、拡散部に対するコンタクト
部（ＣＤ）及びゲートに対するコンタクト部（ＣＧ）ス
タッドを形成する。
【０００５】ＣＤ及びＣＧスタッドが一度形成されると
ハードマスク酸化物及び、一時的（テンポラリ）マンド
レル層を除去し、そして、絶縁体と置換することが必要
である。従来の技術ではフッ素プロセス過程を使用して
いるが少なくとも２つの問題が起きる。第１にフッ素プ
ロセス過程はポリシリコンの除去に有効であるが、タン
グステンも全く容易にエッチングされる。第２の問題は
重合度の高いフッ素化学技術は反応性イオンエッチング
（ＲＩＥ）チェンバの“動きを悪く（邪魔を）する”傾
向があり、頻繁のクリーニング間隔を要する。
ハードマスク酸化物及び、一時的（テンポラリ）マンド
レル層を除去し、そして、絶縁体と置換することが必要
である。従来の技術ではフッ素プロセス過程を使用して
いるが少なくとも２つの問題が起きる。第１にフッ素プ
ロセス過程はポリシリコンの除去に有効であるが、タン
グステンも全く容易にエッチングされる。第２の問題は
重合度の高いフッ素化学技術は反応性イオンエッチング
（ＲＩＥ）チェンバの“動きを悪く（邪魔を）する”傾
向があり、頻繁のクリーニング間隔を要する。
【０００６】それらのフッ素エッチングプロセスの欠陥
に鑑みて、Ｃｌ２／ＨＢｒ（塩素／臭化水素）プロセス
がポリシリコンをエッチングするために使用された。然
しそれらのＣｌ２／ＨＢ２プロセスも欠点を有する。第
一にＣｌ２／ＨＢｒプロセスは等方性でなく、従って、
当該プロセスはゲートスタックのサイドウォール（側
壁）上に、スタッド巻のリークを生じさせるのに十分な
残留ポリシリコンを残す。第２にＣｌ２も、回路開放状
態を生じさせ得るタングステンスタッドの高さを低減す
る。
に鑑みて、Ｃｌ２／ＨＢｒ（塩素／臭化水素）プロセス
がポリシリコンをエッチングするために使用された。然
しそれらのＣｌ２／ＨＢ２プロセスも欠点を有する。第
一にＣｌ２／ＨＢｒプロセスは等方性でなく、従って、
当該プロセスはゲートスタックのサイドウォール（側
壁）上に、スタッド巻のリークを生じさせるのに十分な
残留ポリシリコンを残す。第２にＣｌ２も、回路開放状
態を生じさせ得るタングステンスタッドの高さを低減す
る。
【０００７】ホトレジストに対して選択性を以てシリコ
ン及びポリシリコンをエッチングするための単一の種エ
ッテャントとしてＨＢｒを使用する等方性プロセスも使
用されて来たが、それらのプロセスはタングステンに対
して選択性を有しない。亦、当該プロセスも等方性であ
るのでタングステンスタッドのベースにおけるポリシリ
コンストリンガを除去しない。
ン及びポリシリコンをエッチングするための単一の種エ
ッテャントとしてＨＢｒを使用する等方性プロセスも使
用されて来たが、それらのプロセスはタングステンに対
して選択性を有しない。亦、当該プロセスも等方性であ
るのでタングステンスタッドのベースにおけるポリシリ
コンストリンガを除去しない。
【０００８】従ってタングステンスタッド又は誘電体ゲ
ートキャップを過度に除去することなくサイドウォール
（側壁）上に残るシリコンを異方的にエッチングする方
法の必要性が存する。
ートキャップを過度に除去することなくサイドウォール
（側壁）上に残るシリコンを異方的にエッチングする方
法の必要性が存する。
【０００９】
【発明が解決しようとする課題】本発明の目的ないし課
題とするところは高密度半導体装置作成上タングステン
ＣＤ（Ｃｏｎｔａｃｔ ｔｏ Ｄｉｆｆｕｓｉｏｎ：拡
散に対するコンタクト部）及びＣＧ（Ｃｏｎｔａｃｔ
ｔｏ Ｇａｔｅ：ゲートに対するコンタクト部）スタッ
ドの作製において使用される一時的（テンポラリ）ハー
ドマスクを除去するための方法であって、ここで、実質
的に当該の技術分野の欠点及び制約により生じる問題点
を１つ以上回避するものでる。
題とするところは高密度半導体装置作成上タングステン
ＣＤ（Ｃｏｎｔａｃｔ ｔｏ Ｄｉｆｆｕｓｉｏｎ：拡
散に対するコンタクト部）及びＣＧ（Ｃｏｎｔａｃｔ
ｔｏ Ｇａｔｅ：ゲートに対するコンタクト部）スタッ
ドの作製において使用される一時的（テンポラリ）ハー
ドマスクを除去するための方法であって、ここで、実質
的に当該の技術分野の欠点及び制約により生じる問題点
を１つ以上回避するものでる。
【００１０】亦、本発明のさらなる目的とするところは
タングステンスタッドの損失を低減し、そして、マンド
レル拡張部厚さの減少を行わせ得ることにある。ＣＧエ
ッチングの際のＣＧ孔の拡開度の低減は好ましい、それ
というのは当該の孔の拡開によってはＣＤとＣＧ間のシ
ョートを増大させるからである。
タングステンスタッドの損失を低減し、そして、マンド
レル拡張部厚さの減少を行わせ得ることにある。ＣＧエ
ッチングの際のＣＧ孔の拡開度の低減は好ましい、それ
というのは当該の孔の拡開によってはＣＤとＣＧ間のシ
ョートを増大させるからである。
【００１１】
【課題を解決するための手段】本発明によれば等方性シ
リコンエッチング方法は次のようなステップを有する、
即ち、（１）ウェーハにタングステンスタッドを施し、
該タングステンスタッドはこれに接触（コンタクト）す
るマスク酸化物及びシリコンを有し、（２）後面ヘリウ
ム冷却をウェーハに施し、（３）ＣＦ４／ＣＨＦ３及び
アルゴンを約３：１の比で用いてマスク酸化物をプラズ
マ除去（剥離）し、（４）後面ヘリウム冷却部を取り外
し、除去し（５）エッチャントでシリコンをプラズマ除
去（剥離）するというステップを有するのである。
リコンエッチング方法は次のようなステップを有する、
即ち、（１）ウェーハにタングステンスタッドを施し、
該タングステンスタッドはこれに接触（コンタクト）す
るマスク酸化物及びシリコンを有し、（２）後面ヘリウ
ム冷却をウェーハに施し、（３）ＣＦ４／ＣＨＦ３及び
アルゴンを約３：１の比で用いてマスク酸化物をプラズ
マ除去（剥離）し、（４）後面ヘリウム冷却部を取り外
し、除去し（５）エッチャントでシリコンをプラズマ除
去（剥離）するというステップを有するのである。
【００１２】本発明の独立形式の請求項による他の側面
によれば、等方性シリコンエッチング方法において下記
ステップを有し、即ち、（１）ウェーハにタングステン
スタッドを施し、該タングステンスタッドはこれに接触
（コンタクト）するマスク酸化物及びシリコンを有し、
（２）後面ヘリウム冷却を、約１２Ｔｏｒｒ圧力でウェ
ーハに施し、（３）終端点（エンドポイント）検出（手
法）の使用下でＣＦ４／ＣＨＦ３及びアルゴンを約３：
１の比で用いてマスク酸化物をプラズマ除去（剥離）
し、（４）終端点（エンドポイント）検出時間の約２８
％の期間中マスク酸化物をオーバーエッチングし、
（５）後面ヘリウム冷却部を取り外し、除去し（６）エ
ッチャントでシリコンをプラズマ除去（剥離）するとい
うステップを有するのである。
によれば、等方性シリコンエッチング方法において下記
ステップを有し、即ち、（１）ウェーハにタングステン
スタッドを施し、該タングステンスタッドはこれに接触
（コンタクト）するマスク酸化物及びシリコンを有し、
（２）後面ヘリウム冷却を、約１２Ｔｏｒｒ圧力でウェ
ーハに施し、（３）終端点（エンドポイント）検出（手
法）の使用下でＣＦ４／ＣＨＦ３及びアルゴンを約３：
１の比で用いてマスク酸化物をプラズマ除去（剥離）
し、（４）終端点（エンドポイント）検出時間の約２８
％の期間中マスク酸化物をオーバーエッチングし、
（５）後面ヘリウム冷却部を取り外し、除去し（６）エ
ッチャントでシリコンをプラズマ除去（剥離）するとい
うステップを有するのである。
【００１３】上記除去プロセスはゲートスタック及びタ
ングステンスタッドの形成に続いて行われ、そして、ゲ
ートキャップ誘電体及びタングステン双方に対して選択
性を以てエッチングすることを要する。ゲートキャップ
誘電体は非ドープ状態のポリシリコン、ドープした（状
態の）ポリシリコン又は単結晶シリコンであり得る。開
示された等方性プロセスはタングステン及びゲートキャ
ップ誘電体に関してシリコンをエッチングするために反
応する単一の種として臭化水素（ＨＢｒ）を使用する。
ングステンスタッドの形成に続いて行われ、そして、ゲ
ートキャップ誘電体及びタングステン双方に対して選択
性を以てエッチングすることを要する。ゲートキャップ
誘電体は非ドープ状態のポリシリコン、ドープした（状
態の）ポリシリコン又は単結晶シリコンであり得る。開
示された等方性プロセスはタングステン及びゲートキャ
ップ誘電体に関してシリコンをエッチングするために反
応する単一の種として臭化水素（ＨＢｒ）を使用する。
【００１４】残留するシリコンストリンガはＨＢｒエッ
チング中ウェーハの後面の通常のヘリウム（Ｈｅ）冷却
を終結させることによりサブストレート温度を増大させ
て除去される。亦ＮＦ３及びＳＦ６での等方性エッチン
グは残留シリコンストリンガを除去するために使用され
るがタングステンスタッドの高さはフッ素化学プロセス
の結果失われる。
チング中ウェーハの後面の通常のヘリウム（Ｈｅ）冷却
を終結させることによりサブストレート温度を増大させ
て除去される。亦ＮＦ３及びＳＦ６での等方性エッチン
グは残留シリコンストリンガを除去するために使用され
るがタングステンスタッドの高さはフッ素化学プロセス
の結果失われる。
【００１５】本発明の有利な実施例の以降の詳細な説明
から、他の目的、アスペクト比及び利点が図に関連して
一層明らかになる。
から、他の目的、アスペクト比及び利点が図に関連して
一層明らかになる。
【００１６】
【実施例】図１ないし図４を参照に本発明の実施例を説
明する。
明する。
【００１７】図１には全体を参照番号で示す半導体装置
の横断面を示し、上記半導体装置シリコンエッチングプ
ロセス前の一時的シリコンマンドレル及びハードマスク
酸化物により取り囲まれたＣＤスタッドがゲートスタッ
クを有する。
の横断面を示し、上記半導体装置シリコンエッチングプ
ロセス前の一時的シリコンマンドレル及びハードマスク
酸化物により取り囲まれたＣＤスタッドがゲートスタッ
クを有する。
【００１８】本発明のシリコンエッチング方法を“ポリ
シリコン”層１３及び１５の除去に関連して説明する
が、層１３及び１５は非ドーピング状態のポリシリコン
のみならず、ポリシリコン又は単一のシリコンから形成
され得る。本発明のプロセスパラメータは以降更に述べ
る如く層１３，１５において利用されるシリコンの形式
（タイプ、種類）に無関係に同じである。
シリコン”層１３及び１５の除去に関連して説明する
が、層１３及び１５は非ドーピング状態のポリシリコン
のみならず、ポリシリコン又は単一のシリコンから形成
され得る。本発明のプロセスパラメータは以降更に述べ
る如く層１３，１５において利用されるシリコンの形式
（タイプ、種類）に無関係に同じである。
【００１９】図１の構造を説明する。半導体装置はサブ
ストレート（基板）１０を有し、該サブストレート（基
板）上にはゲート導体１１が形成されている。ゲート導
体１１は窒化シリコン（珪素）又は２酸化シリコン（珪
素）によりカバーされ、そして、この構造上にはマンド
レルポリシリコン層１３が形成されている。この層１３
は化学ー機械的ポリシリコン（研磨）（ＣＭＰ）により
ゲートキャップ誘電体のレベルにまで、平坦化されてい
る。当該のマンドレルポリシリコン層１３は拡張（延
長）されポリシリコン層１５が形成されている。ハード
マスク酸化物層１９は拡張（延長）層１５上に形成さ
れ、ポリシリコン層１３、１５内に形成される開口部を
形成する。
ストレート（基板）１０を有し、該サブストレート（基
板）上にはゲート導体１１が形成されている。ゲート導
体１１は窒化シリコン（珪素）又は２酸化シリコン（珪
素）によりカバーされ、そして、この構造上にはマンド
レルポリシリコン層１３が形成されている。この層１３
は化学ー機械的ポリシリコン（研磨）（ＣＭＰ）により
ゲートキャップ誘電体のレベルにまで、平坦化されてい
る。当該のマンドレルポリシリコン層１３は拡張（延
長）されポリシリコン層１５が形成されている。ハード
マスク酸化物層１９は拡張（延長）層１５上に形成さ
れ、ポリシリコン層１３、１５内に形成される開口部を
形成する。
【００２０】ポリシリコン層はマスク及びフッ素フリー
の（のない）エッチング化学技術を用いてエッチングさ
れ、ポリシリコンマンドレル内に高いアスベスト比のヴ
ィア（ホール）が得られる。それらのヴィア（ホール）
はＣＶＤタングステンデポジションを用いて充填され、
それに続いてタングステンＣＭＦが施されて、ＣＤスタ
ッド１２が形成される。ハードマスク酸化物１８及び一
時的ポリシリコン充填物（これはマンドレル層１３及び
延長層１５を含む）はゲート酸化物キャップに対して選
択的にボーダレスのコンタクト部をエッチングするため
に必要である。上記目的を達成後ハードマスク酸化物及
びポリシリコン充填物は絶縁体により置換されねばなら
ない。
の（のない）エッチング化学技術を用いてエッチングさ
れ、ポリシリコンマンドレル内に高いアスベスト比のヴ
ィア（ホール）が得られる。それらのヴィア（ホール）
はＣＶＤタングステンデポジションを用いて充填され、
それに続いてタングステンＣＭＦが施されて、ＣＤスタ
ッド１２が形成される。ハードマスク酸化物１８及び一
時的ポリシリコン充填物（これはマンドレル層１３及び
延長層１５を含む）はゲート酸化物キャップに対して選
択的にボーダレスのコンタクト部をエッチングするため
に必要である。上記目的を達成後ハードマスク酸化物及
びポリシリコン充填物は絶縁体により置換されねばなら
ない。
【００２１】後続するマンドレル除去（剥離）プロセス
の目的はタングステンスタッド及びゲートキャップ誘電
体に対する腐食作用を最小化しながらスタッドの周り及
びゲートスタック間のポリシリコン充填物及びマンドレ
ル酸化物のすべてを除去することである。反応性イオン
エッチング（ＲＩＥ）は先ずハードマスク層１８を除去
（剥離）するために使用される（図２参照）。それによ
りタングステンスタッド１２に対して最小の腐食を以て
のマスク酸化物除去が行われる。主に炭素又はフッ素か
ら成る重合層又はフィルム１７マスク酸化物（除去）Ｒ
ＩＥの際形成される。当該のポリマー（重合体）膜は、
タングステンがエッチングされるのを防ぐのに役立ち、
斯くて、マスク酸化物（除去）ＲＩＥ中それの高さが維
持される。マスク酸化物（エッチング）ＲＩＥ中の重合
体（ポリマー）デポジションが要求される、それという
のはそうしないと自由なフッ素がタングステンを腐食す
ることとなるからである。
の目的はタングステンスタッド及びゲートキャップ誘電
体に対する腐食作用を最小化しながらスタッドの周り及
びゲートスタック間のポリシリコン充填物及びマンドレ
ル酸化物のすべてを除去することである。反応性イオン
エッチング（ＲＩＥ）は先ずハードマスク層１８を除去
（剥離）するために使用される（図２参照）。それによ
りタングステンスタッド１２に対して最小の腐食を以て
のマスク酸化物除去が行われる。主に炭素又はフッ素か
ら成る重合層又はフィルム１７マスク酸化物（除去）Ｒ
ＩＥの際形成される。当該のポリマー（重合体）膜は、
タングステンがエッチングされるのを防ぐのに役立ち、
斯くて、マスク酸化物（除去）ＲＩＥ中それの高さが維
持される。マスク酸化物（エッチング）ＲＩＥ中の重合
体（ポリマー）デポジションが要求される、それという
のはそうしないと自由なフッ素がタングステンを腐食す
ることとなるからである。
【００２２】等方性エッチングはマンドレルポリシリコ
ン除去（剥離）プロセスに対して要求される、それとい
うのは異方性エッチングが使用されると仮定すれば、ス
タッド１２の頂部上の重合体（ポリマー）キャップ１７
がポリシリコンをマスクすることとなるからである。
ン除去（剥離）プロセスに対して要求される、それとい
うのは異方性エッチングが使用されると仮定すれば、ス
タッド１２の頂部上の重合体（ポリマー）キャップ１７
がポリシリコンをマスクすることとなるからである。
【００２３】図３はＨＢｒ化学手法を用いてのマンドレ
ルポリシリコン層１３を除去（剥離）する従来の方法を
示す。具合の悪いことには当該の方法を使用する場合、
いくつかのマンドレルポリシリコン残留ストリンガ１９
は当該のエッチングステップに続いてゲート絶縁体１６
のベースに付着した侭である。それらのストリンガ１９
によってはスタッド相互間のリークが生ぜしめられ、従
って、除去されねばならない。
ルポリシリコン層１３を除去（剥離）する従来の方法を
示す。具合の悪いことには当該の方法を使用する場合、
いくつかのマンドレルポリシリコン残留ストリンガ１９
は当該のエッチングステップに続いてゲート絶縁体１６
のベースに付着した侭である。それらのストリンガ１９
によってはスタッド相互間のリークが生ぜしめられ、従
って、除去されねばならない。
【００２４】従来は等方性ＮＦ１／ＳＦ６ＲＩＥを用い
てマンドレルポリシリコンストリンガ１９は除去され
た。当該のクリーンアップ中ＣＤスタッドの高さの減失
は図４に示すようにタングステンに対するフッ素の腐食
作用の故に生ぜしめられた。このことは受容し難い結果
的状態である。それというのは作製プロセスにおける金
属の次の層がスタッドに接触する必要があるからであ
る。そのように直接接触しなければスタッドが過度に低
い場合には回路開放状態が生ずるからである。
てマンドレルポリシリコンストリンガ１９は除去され
た。当該のクリーンアップ中ＣＤスタッドの高さの減失
は図４に示すようにタングステンに対するフッ素の腐食
作用の故に生ぜしめられた。このことは受容し難い結果
的状態である。それというのは作製プロセスにおける金
属の次の層がスタッドに接触する必要があるからであ
る。そのように直接接触しなければスタッドが過度に低
い場合には回路開放状態が生ずるからである。
【００２５】図５は本発明の方法の過程のフローチャー
トを示し、当該の方法過程によっては残留するポリシリ
コンストリンガ１９を除去するという問題を克服し、而
もＣＤスタッドの高さの減少を最小限にとどめるもので
ある。
トを示し、当該の方法過程によっては残留するポリシリ
コンストリンガ１９を除去するという問題を克服し、而
もＣＤスタッドの高さの減少を最小限にとどめるもので
ある。
【００２６】第１にウェーハ、例えば、図１中の半導体
装置内エッチングの用意ができており、ステップ２０が
用意される（図５参照）。ステップ２０ではハードマス
ク酸化物１８は酸化物エッチングを用いてほぼ２４０ｍ
Ｔｏｒｒ圧力、１２００ｗ電力、そして、１．０１５ｃ
ｍの電極ギャップによりエッチングされる。ハードマス
ク酸化物はシリコン酸化物（ＳｉＯ２）であり得、該酸
化物は多くの手法でデポジションされ得、例えば、テト
ラエチルオルトシリケート（オルト珪酸塩）（ｔｅｔｒ
ａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯ
Ｓ）の“クラッキング（分解）”ＳｉＯＸの蒸発により
デポジションされ得る。ＴＥＯＳとは別のプリカーソル
（プレデポジション）での他の化学的蒸発デポジショ
ン、例えばＳｉＨ４及びＮ２Ｏもマスク酸化物を形成す
るためにも使用され得る。
装置内エッチングの用意ができており、ステップ２０が
用意される（図５参照）。ステップ２０ではハードマス
ク酸化物１８は酸化物エッチングを用いてほぼ２４０ｍ
Ｔｏｒｒ圧力、１２００ｗ電力、そして、１．０１５ｃ
ｍの電極ギャップによりエッチングされる。ハードマス
ク酸化物はシリコン酸化物（ＳｉＯ２）であり得、該酸
化物は多くの手法でデポジションされ得、例えば、テト
ラエチルオルトシリケート（オルト珪酸塩）（ｔｅｔｒ
ａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯ
Ｓ）の“クラッキング（分解）”ＳｉＯＸの蒸発により
デポジションされ得る。ＴＥＯＳとは別のプリカーソル
（プレデポジション）での他の化学的蒸発デポジショ
ン、例えばＳｉＨ４及びＮ２Ｏもマスク酸化物を形成す
るためにも使用され得る。
【００２７】マスク酸化物エッチングは２００ｓｃｃｍ
のＡｒ、６０ｓｃｃｍのＣＦ４及び２０ｓｃｃｍのＣＦ
３の近似的組合せを使用する。ヘリウム（Ｈｅ）クラン
プ圧力は当該ステップ中１２Ｔｏｒｒに保たれる。酸化
物エッチングは従来の終端点検出を用いてストップさ
れ、ここで、上記の終端点検出をでは光学的スペクトロ
メータを用いて所望の波長の強さを測定する。
のＡｒ、６０ｓｃｃｍのＣＦ４及び２０ｓｃｃｍのＣＦ
３の近似的組合せを使用する。ヘリウム（Ｈｅ）クラン
プ圧力は当該ステップ中１２Ｔｏｒｒに保たれる。酸化
物エッチングは従来の終端点検出を用いてストップさ
れ、ここで、上記の終端点検出をでは光学的スペクトロ
メータを用いて所望の波長の強さを測定する。
【００２８】ステップ３０では完全なハードマスク酸化
物除去を確保するためウェーハは、オーバーエッチング
され得る。このステップではウェーハは、先行ステップ
２０におけると同じ環境、条件下に晒される、若しく
は、露出される（ステップ２０における初期酸化物エッ
チングの時間の約２８％の期間中）。
物除去を確保するためウェーハは、オーバーエッチング
され得る。このステップではウェーハは、先行ステップ
２０におけると同じ環境、条件下に晒される、若しく
は、露出される（ステップ２０における初期酸化物エッ
チングの時間の約２８％の期間中）。
【００２９】次の３つのステップ４０、５０及び６０は
本発明によるポリシリコンエッチングプロセスを示す。
すべての３つのステップ中、ヘリウムクランプ圧はゼロ
（０）Ｔｏｒｒにセッティングされる。当該の後面（バ
ックサイド）冷却部を除去する（取り外す）ことによ
り、ステップ４０ないし６０に対するウェーハ温度は２
６０°ｃのオーダに達する。亦、すべての３つのステッ
プ中ポリシリコンでは約３００ｓｃｃｍでＨＢｒ化学手
法を用いてプラズマ除去（剥離）される（その間電力は
約５７５Ｗで一定に保持される）。
本発明によるポリシリコンエッチングプロセスを示す。
すべての３つのステップ中、ヘリウムクランプ圧はゼロ
（０）Ｔｏｒｒにセッティングされる。当該の後面（バ
ックサイド）冷却部を除去する（取り外す）ことによ
り、ステップ４０ないし６０に対するウェーハ温度は２
６０°ｃのオーダに達する。亦、すべての３つのステッ
プ中ポリシリコンでは約３００ｓｃｃｍでＨＢｒ化学手
法を用いてプラズマ除去（剥離）される（その間電力は
約５７５Ｗで一定に保持される）。
【００３０】ステップ４０では拡張されたポリシリコン
層１５がエッチングされる。ウェーハは６５０ｍＴｏｒ
ｒの圧力にさらされ、そして電極ギャップは先行ステッ
プにおける１．０１５から１．３ｃｍに拡げられる。
層１５がエッチングされる。ウェーハは６５０ｍＴｏｒ
ｒの圧力にさらされ、そして電極ギャップは先行ステッ
プにおける１．０１５から１．３ｃｍに拡げられる。
【００３１】次のポリシリコンエッチングステップ５０
では圧力は３５０ｍＴｏｒｒに低下され、そして電極ギ
ャップは０．８ｍに低減される。当該エッチングステッ
プのマンドレルポリシリコン層１３と拡張されたポリシ
リコン層１５との間の如何なるインターフェースをも
“ブレークスルー”するために実施される。
では圧力は３５０ｍＴｏｒｒに低下され、そして電極ギ
ャップは０．８ｍに低減される。当該エッチングステッ
プのマンドレルポリシリコン層１３と拡張されたポリシ
リコン層１５との間の如何なるインターフェースをも
“ブレークスルー”するために実施される。
【００３２】最終ポリシリコンエッチングステップ６０
０はマンドレルポリシリコン層１３がエッチングされ
る。当該ステップに対して、圧力は６５０ｍＴｏｒｒに
戻され、そして、電極ギャップは再び１．３ｃｍまでに
拡げられる。これは３つのポリシリコンエッチングステ
ップのうち最も長く、約１２５ｓｅｃ持続する。図６は
ステップ６の完了後の生じるゲートスタック及びＣＤス
タッドの横断面図である。
０はマンドレルポリシリコン層１３がエッチングされ
る。当該ステップに対して、圧力は６５０ｍＴｏｒｒに
戻され、そして、電極ギャップは再び１．３ｃｍまでに
拡げられる。これは３つのポリシリコンエッチングステ
ップのうち最も長く、約１２５ｓｅｃ持続する。図６は
ステップ６の完了後の生じるゲートスタック及びＣＤス
タッドの横断面図である。
【００３３】本発明の方法はポリシリコンストリンガを
除去するのに有効であり、次のような場合にも有効であ
る、即ち上記のプロセスパラメータ、ターゲット目標値
（例えば電力、圧力、ガス流速（レート）、時間及び電
極ギャップ間隔）が約＋／−２０％変化する場合にも有
効である。
除去するのに有効であり、次のような場合にも有効であ
る、即ち上記のプロセスパラメータ、ターゲット目標値
（例えば電力、圧力、ガス流速（レート）、時間及び電
極ギャップ間隔）が約＋／−２０％変化する場合にも有
効である。
【００３４】ステップ４０ないし６０にてＣｌ２の不使
用により、そして、後面冷却部の除去（取り外し）によ
り（ゼロ（０）Ｔｏｒｒにてヘリウムクランプ圧力）、
ポリシリコンのエッチング選択性のタングステンのエッ
チング選択性に対する割合は６：１から１５：１へ増大
する。亦、ポリシリコンストリンガをサイドウォール
（側壁）から除去する際、タングステンスタッド及びゲ
ートキャップ誘電体の双方に対するポリシリコンの高い
選択性が維持される。
用により、そして、後面冷却部の除去（取り外し）によ
り（ゼロ（０）Ｔｏｒｒにてヘリウムクランプ圧力）、
ポリシリコンのエッチング選択性のタングステンのエッ
チング選択性に対する割合は６：１から１５：１へ増大
する。亦、ポリシリコンストリンガをサイドウォール
（側壁）から除去する際、タングステンスタッド及びゲ
ートキャップ誘電体の双方に対するポリシリコンの高い
選択性が維持される。
【００３５】酸化物エッチングステップ（２０及び３
０）及びシリコンエッチングステップ（４０〜６０）は
同じチェンバは別個のチェンバ内にて実施され得る。酸
化物エッチングで電極ギャップの変化を行い、次いで、
同一チェンバ内でシリコンエッチングステップを行い、
又は当該機能を実施するため２つの別個のチェンバを使
用し得る。
０）及びシリコンエッチングステップ（４０〜６０）は
同じチェンバは別個のチェンバ内にて実施され得る。酸
化物エッチングで電極ギャップの変化を行い、次いで、
同一チェンバ内でシリコンエッチングステップを行い、
又は当該機能を実施するため２つの別個のチェンバを使
用し得る。
【００３６】然し、別個のチェンバを使用するのに利点
が得られる。第１にステップ２０及び３０にて使用され
るフッ素（Ｆ）を、ステップ４０〜６０にて使用される
ＨＢｒ化学手法ステップから分離する。亦、シリコンエ
ッチングプロセス（即ちシリコンをタングステン及び誘
導体に対して選択的にエッチングするプロセスにおいて
は別個のチェンバ使用の際、一層良好な成果が得られ
る。
が得られる。第１にステップ２０及び３０にて使用され
るフッ素（Ｆ）を、ステップ４０〜６０にて使用される
ＨＢｒ化学手法ステップから分離する。亦、シリコンエ
ッチングプロセス（即ちシリコンをタングステン及び誘
導体に対して選択的にエッチングするプロセスにおいて
は別個のチェンバ使用の際、一層良好な成果が得られ
る。
【００３７】有利な実施例に関して本発明を説明した
が、本発明は規定された請求項の範囲及び思想の枠内で
変化実施し得ることは当業者には認識され得るのであ
る。
が、本発明は規定された請求項の範囲及び思想の枠内で
変化実施し得ることは当業者には認識され得るのであ
る。
【００３８】
【発明の効果】本発明によれば、高密度半導体装置作成
上タングステンＣＤ（Ｃｏｎｔａｃｔｔｏ Ｄｉｆｆｕ
ｓｉｏｎ，拡散に対するコンタクト部）及びＣＧ（Ｃｏ
ｎｔａｃｔ ｔｏ Ｇａｔｅ：ゲートに対するコンタク
ト部）スタッドの作製において使用される一時的（テン
ポラリ）ハードマスクを除去するための方法であって、
ここで、実質的に当該の技術分野の欠点及び制約により
生じる問題点を１つ以上回避すること、及びタングステ
ンスタッドの損失を低減し、そして、マンドレル拡張部
厚さの減少を行わせ得ることという効果が得られる。
上タングステンＣＤ（Ｃｏｎｔａｃｔｔｏ Ｄｉｆｆｕ
ｓｉｏｎ，拡散に対するコンタクト部）及びＣＧ（Ｃｏ
ｎｔａｃｔ ｔｏ Ｇａｔｅ：ゲートに対するコンタク
ト部）スタッドの作製において使用される一時的（テン
ポラリ）ハードマスクを除去するための方法であって、
ここで、実質的に当該の技術分野の欠点及び制約により
生じる問題点を１つ以上回避すること、及びタングステ
ンスタッドの損失を低減し、そして、マンドレル拡張部
厚さの減少を行わせ得ることという効果が得られる。
【図１】マンドレルエッチング前のゲートスタック及び
タングステンＣＤスタッドの横断面図である。
タングステンＣＤスタッドの横断面図である。
【図２】ハードマスク酸化物除去後図１におけるようゲ
ートスタック及びタングステンＣＤスタッドの横断面図
である。
ートスタック及びタングステンＣＤスタッドの横断面図
である。
【図３】マンドレルポリシリコンエッチングの後のゲー
トスタック及びタングステンＣＤスタッドの横断面図で
ある。
トスタック及びタングステンＣＤスタッドの横断面図で
ある。
【図４】ＮＦ１／ＳＦ６によるクリーンアップエッチン
グ後のゲートスタック及びタングステンＣＤスタッドの
横断面図である。
グ後のゲートスタック及びタングステンＣＤスタッドの
横断面図である。
【図５】本発明の方法の各ステップのフローチャートを
示す図である。
示す図である。
【図６】本発明のよればポリシリコンがＨＢｒ化学手法
除去（剥離）（除去）され、冷却が遮断された後のゲー
トスタック及びＣＤスタッドの横断面を示す図である。
除去（剥離）（除去）され、冷却が遮断された後のゲー
トスタック及びＣＤスタッドの横断面を示す図である。
１０ 半導体装置 １１ ゲート導体 １２ ＣＤスタッド １３ ポリシリコン層 １４ サブストレート（基板） １５ ポリシリコン層 １６ ゲートキャップ誘電体 １７ 重合体（ポリマー） １８ ハードマスク酸化物層
フロントページの続き (72)発明者 エルケ エックシュタイン フランス国 パリ リュ カセト 20 (72)発明者 ビルギト ホフマン ドイツ連邦共和国 ペントリング アーホ ルンシュトラーセ ７ (72)発明者 エドワード ダブリュ キーウラ スイス国 キルヒベルク シュッツェンマ ットシュトラーセ 27−ベー (72)発明者 ヴァルデマール ウォルター ココン アメリカ合衆国 ニュー ヨーク ワッピ ンガーズ フォールズ ヴァリー ロード 25 (72)発明者 マーク ジェイ ワイス アメリカ合衆国 ニュー ヨーク ニュー ヨーク ヨーク アヴェニュー 1675 アパートメント 28デー
Claims (20)
- 【請求項１】 等方性シリコンエッチング方法において
下記ステップを有しウェーハにタングステンスタッドを
施し、該タングステンスタッドはこれに接触（コンタク
ト）するマスク酸化物及びシリコンを有し、 後面ヘリウム冷却をウェーハに施し、 ＣＦ４／ＣＨＦ３及びアルゴンを約３：１の比で用いて
マスク酸化物をプラズマ除去（剥離）し、 後面ヘリウム冷却部を取り外し、除去しエッチャントで
シリコンをプラズマ除去（剥離）することを特徴とする
等方性シリコンエッチング方法。 - 【請求項２】 シリコンを非ドープ状態のポリシリコ
ン、ドープ（した）状態のポリシリコン、単結晶シリコ
ンから成る集合体（群）の中から選ぶことを特徴とする
請求項１記載の方法。 - 【請求項３】 シリコンをプラズマエッチング除去（剥
離）するステップはエッチャントとして、ＨＢｒを使用
する請求項１記載の方法。 - 【請求項４】 当該方法プロセスはタングステンに対し
て著しく高い選択性を以て施される請求項３記載の方
法。 - 【請求項５】 当該方法プロセスは２酸化珪素、又は窒
化珪素に対して著しく高い選択性を以て施される請求項
４記載の方法。 - 【請求項６】 前記マスク酸化物はシリコン酸化物（Ｓ
ｉＯｋ）であるようにした請求項１記載の方法。 - 【請求項７】 マスク酸化物を生成するステップは多く
の手段、手法のうちから選択され得、前記の多くの手
法、手段は下記のものから成る。即ちテトラエチルオル
トシリケート（オルト珪酸塩）（ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）のクラッキ
ング（分解）、ＳｉＯｘからのスパッタリング及びシリ
コン酸化物（ＳｉＯ２）蒸発、蒸着から成る請求項６記
載の方法。 - 【請求項８】 ＳｉＨ４及びＮ２Ｏの化学蒸着デポジシ
ョンによりマスク酸化物を形成するステップを有する請
求項６記載の方法。 - 【請求項９】 マスク酸化物をプラズマ除去（剥離）す
るステップは次のような適用条件の近似的組み合わせを
使用し、、即ち、２００ｓｃｃｍにてＡｒ、６０ｓｃｃ
ｍにてＳＦ４、２０ｓｃｃｍにてＣＨＦ３の適当な組合
せを２００ｍＴｏｒｒ圧力、１２００ｗ電力及び１．０
１５ｃｍの電極ギャップの当該の近似的組み合わせを使
用するようにした請求項１記載の方法。 - 【請求項１０】 シリコン層をプラズマ除去（剥離）除
去するステップは、次のような適用条件の近似的組み合
わせを使用し、即ち、ＨＢｒを３００ｓｃｃｍにて、６
５０ｍＴｏｒｒ圧力、５７５ｗ電力及び１．３ｃｍの電
極ギャップを以て、約２０秒（ｓｅｃ）間使用し、次い
で、３５０ｍＴｏｒｒ圧力、５７５ｗ電力及び０．８ｃ
ｍの電極ギャップを以て、約２０秒（ｓｅｃ）間使用
し、更に、次いで、６５０ｍＴｏｒｒ圧力、５７５ｗ電
力及び１．３ｃｍの電極ギャップを以て、約１２５秒
（ｓｅｃ）間使用するという適用条件の近似的組み合わ
せを使用するようにした請求項３記載の方法。 - 【請求項１１】 等方性シリコンエッチング方法におい
て下記ステップを有しウェーハにタングステンスタッド
を施し、該タングステンスタッドはこれに接触（コンタ
クト）するマスク酸化物及びシリコンを有し、 後面ヘリウム冷却を、 約１２Ｔｏｒｒ圧力でウェーハ
に施し、 終端点（エンドポイント）検出（手法）の使用下でアル
ゴン及びＣＦ４／ＣＨＦ３を約３：１の比でを用いてマ
スク酸化物をプラズマ除去（剥離）し、 終端点（エンドポイント）検出時間の約２８％の期間中
マスク酸化物をオーバーエッチングし、 後面ヘリウム冷却部を取り外し、除去しエッチャントで
シリコンをプラズマ除去（剥離）することを特徴とする
等方性シリコンエッチング方法。 - 【請求項１２】 シリコンを非ドープ状態のポリシリコ
ン、ドープ状態のポリシリコン、単結晶シリコンから成
る集合体（群）の中から選ぶことを特徴とする請求項１
１記載の方法。 - 【請求項１３】 シリコンをプラズマエッチング除去
（剥離）するステップはエッチャントとして、３００ｓ
ｃｃｍにて、ＨＢｒを使用する請求項１１記載の方法。 - 【請求項１４】 当該方法プロセスはタングステンに対
して著しく高い選択性を以て施される請求項１３記載の
方法。 - 【請求項１５】 当該方法プロセスは２酸化珪素、又は
窒化珪素に対して著しく高い選択性を以て施される請求
項１３記載の方法。 - 【請求項１６】 前記マスク酸化物はシリコン酸化物
（ＳｉＯｋ）であるようにした請求項１１記載の方法。 - 【請求項１７】 マスク酸化物を生成するステップは多
くの手段、手法のうちから選択され得、前記の多くの手
法、手段は下記のものから成る。即ちテトラエチルオル
トシリケート（オルト珪酸塩）（ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）のクラッキ
ング（分解）、ＳｉＯｘからのスパッタリング及びシリ
コン酸化物（ＳｉＯ２）蒸発、蒸着から成る請求項１６
記載の方法。 - 【請求項１８】 ＳｉＨ４及びＮ２Ｏの化学蒸着デポジ
ションによりマスク酸化物を形成するステップを有する
請求項１６記載の方法。 - 【請求項１９】 マスク酸化物をプラズマ除去（剥離）
するステップは次のような適用条件の近似的組み合わせ
を使用し、即ち、２００ｓｃｃｍにてＡｒ、６０ｓｃｃ
ｍにてＳＦ４、２０ｓｃｃｍにてＣＨＦ３の適当な組合
せを２００ｍＴｏｒｒ圧力、１２００ｗ電力及び１．０
１５ｃｍの電極ギャップの当該の近似的組み合わせを使
用するようにした請求項１１記載の方法。 - 【請求項２０】 シリコン層をプラズマ除去（剥離）除
去するステップは、次のような適用条件の近似的組み合
わせを使用し、即ち、ＨＢｒを３００ｓｃｃｍにて、６
５０ｍＴｏｒｒ圧力、５７５ｗ電力及び１．３ｃｍの電
極ギャップを以て、約２０秒（ｓｅｃ）間使用し、次い
で、３５０ｍＴｏｒｒ圧力、５７５ｗ電力及び０．８ｃ
ｍの電極ギャップを以て、約２０秒（ｓｅｃ）間使用
し、更に、次いで、６５０ｍＴｏｒｒ圧力、５７５ｗ電
力及び１．３ｃｍの電極ギャップを以て、約１２５秒
（ｓｅｃ）間使用するという当該の適用条件の近似的組
み合わせを使用するようにした請求項１３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/430,011 US5670018A (en) | 1995-04-27 | 1995-04-27 | Isotropic silicon etch process that is highly selective to tungsten |
| US08/430011 | 1995-04-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09104991A true JPH09104991A (ja) | 1997-04-22 |
Family
ID=23705701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8102931A Pending JPH09104991A (ja) | 1995-04-27 | 1996-04-24 | 等方性シリコンエッチング方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5670018A (ja) |
| EP (1) | EP0740334B1 (ja) |
| JP (1) | JPH09104991A (ja) |
| KR (1) | KR100432984B1 (ja) |
| AT (1) | ATE234508T1 (ja) |
| DE (1) | DE69626562T2 (ja) |
| TW (1) | TW299469B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306067A (ja) * | 2007-06-08 | 2008-12-18 | Elpida Memory Inc | コンタクトプラグの形成方法および半導体装置の製造方法 |
| JP2014075567A (ja) * | 2012-09-13 | 2014-04-24 | Tokyo Electron Ltd | 被処理基体を処理する方法、及びプラズマ処理装置 |
| JP2018093064A (ja) * | 2016-12-02 | 2018-06-14 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612158B2 (ja) * | 1996-11-18 | 2005-01-19 | スピードファム株式会社 | プラズマエッチング方法及びその装置 |
| US6001688A (en) * | 1997-12-08 | 1999-12-14 | Advanced Micro Devices, Inc. | Method of eliminating poly stringer in a memory device |
| KR100451496B1 (ko) * | 1998-12-26 | 2004-12-08 | 주식회사 하이닉스반도체 | 반도체소자의금속막식각방법 |
| US6230402B1 (en) * | 1999-02-17 | 2001-05-15 | Scitex Digital Printing, Inc. | Electrical contact termination for a flexible circuit |
| US6362033B1 (en) * | 1999-12-14 | 2002-03-26 | Infineon Technologies Ag | Self-aligned LDD formation with one-step implantation for transistor formation |
| US6383931B1 (en) * | 2000-02-11 | 2002-05-07 | Lam Research Corporation | Convertible hot edge ring to improve low-K dielectric etch |
| US6514378B1 (en) | 2000-03-31 | 2003-02-04 | Lam Research Corporation | Method for improving uniformity and reducing etch rate variation of etching polysilicon |
| US6576507B1 (en) | 2000-11-14 | 2003-06-10 | International Business Machines Corporation | Selectively removable filler layer for BiCMOS process |
| DE10114778A1 (de) * | 2001-03-26 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge |
| US6551942B2 (en) | 2001-06-15 | 2003-04-22 | International Business Machines Corporation | Methods for etching tungsten stack structures |
| US7252738B2 (en) * | 2002-09-20 | 2007-08-07 | Lam Research Corporation | Apparatus for reducing polymer deposition on a substrate and substrate support |
| KR100945226B1 (ko) * | 2002-12-30 | 2010-03-03 | 주식회사 하이닉스반도체 | 등방성 건식식각을 이용한 고선택적 폴리실리콘 식각방법 |
| US7402207B1 (en) | 2004-05-05 | 2008-07-22 | Advanced Micro Devices, Inc. | Method and apparatus for controlling the thickness of a selective epitaxial growth layer |
| US7241700B1 (en) | 2004-10-20 | 2007-07-10 | Advanced Micro Devices, Inc. | Methods for post offset spacer clean for improved selective epitaxy silicon growth |
| US7402485B1 (en) | 2004-10-20 | 2008-07-22 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US7456062B1 (en) | 2004-10-20 | 2008-11-25 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US20060252191A1 (en) * | 2005-05-03 | 2006-11-09 | Advanced Micro Devices, Inc. | Methodology for deposition of doped SEG for raised source/drain regions |
| US20060281271A1 (en) * | 2005-06-13 | 2006-12-14 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having an epitaxial layer and device thereof |
| US7553732B1 (en) | 2005-06-13 | 2009-06-30 | Advanced Micro Devices, Inc. | Integration scheme for constrained SEG growth on poly during raised S/D processing |
| US7572705B1 (en) | 2005-09-21 | 2009-08-11 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing a semiconductor device |
| DE102007045734B3 (de) * | 2007-09-25 | 2008-11-13 | Qimonda Ag | Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0030798B1 (en) * | 1979-12-17 | 1983-12-28 | Hughes Aircraft Company | Low temperature process for depositing oxide layers by photochemical vapor deposition |
| US5007982A (en) * | 1988-07-11 | 1991-04-16 | North American Philips Corporation | Reactive ion etching of silicon with hydrogen bromide |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| WO1991010261A1 (en) * | 1990-01-04 | 1991-07-11 | International Business Machines Corporation | Semiconductor interconnect structure utilizing a polyimide insulator |
| US5094712A (en) * | 1990-10-09 | 1992-03-10 | Micron Technology, Inc. | One chamber in-situ etch process for oxide and conductive material |
| JPH05166761A (ja) * | 1991-12-16 | 1993-07-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5242538A (en) * | 1992-01-29 | 1993-09-07 | Applied Materials, Inc. | Reactive ion etch process including hydrogen radicals |
-
1995
- 1995-04-27 US US08/430,011 patent/US5670018A/en not_active Expired - Fee Related
-
1996
- 1996-04-11 DE DE69626562T patent/DE69626562T2/de not_active Expired - Fee Related
- 1996-04-11 EP EP96105741A patent/EP0740334B1/en not_active Expired - Lifetime
- 1996-04-11 AT AT96105741T patent/ATE234508T1/de not_active IP Right Cessation
- 1996-04-22 KR KR1019960012159A patent/KR100432984B1/ko not_active IP Right Cessation
- 1996-04-24 JP JP8102931A patent/JPH09104991A/ja active Pending
- 1996-05-14 TW TW085105653A patent/TW299469B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306067A (ja) * | 2007-06-08 | 2008-12-18 | Elpida Memory Inc | コンタクトプラグの形成方法および半導体装置の製造方法 |
| JP2014075567A (ja) * | 2012-09-13 | 2014-04-24 | Tokyo Electron Ltd | 被処理基体を処理する方法、及びプラズマ処理装置 |
| JP2018093064A (ja) * | 2016-12-02 | 2018-06-14 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5670018A (en) | 1997-09-23 |
| DE69626562T2 (de) | 2004-02-19 |
| EP0740334B1 (en) | 2003-03-12 |
| EP0740334A2 (en) | 1996-10-30 |
| ATE234508T1 (de) | 2003-03-15 |
| DE69626562D1 (de) | 2003-04-17 |
| KR100432984B1 (ko) | 2004-07-31 |
| KR960039182A (ko) | 1996-11-21 |
| EP0740334A3 (en) | 1997-05-28 |
| TW299469B (ja) | 1997-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09104991A (ja) | 等方性シリコンエッチング方法 | |
| US6630410B2 (en) | Self-aligned PECVD etch mask | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| US5746884A (en) | Fluted via formation for superior metal step coverage | |
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| US6440863B1 (en) | Plasma etch method for forming patterned oxygen containing plasma etchable layer | |
| US5269880A (en) | Tapering sidewalls of via holes | |
| USRE38914E1 (en) | Dual damascene patterned conductor layer formation method without etch stop layer | |
| US5899749A (en) | In situ etch process for insulating and conductive materials | |
| US20050106888A1 (en) | Method of in-situ damage removal - post O2 dry process | |
| JPH0629253A (ja) | 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法 | |
| JP2002367960A (ja) | 高アスペクト比の開口をエッチングする方法 | |
| JPH1056000A (ja) | 酸化物と窒化物に対して選択的なエッチング・プロセス | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| US5994227A (en) | Method of manufacturing semiconductor device | |
| US6569776B2 (en) | Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| JP2994374B2 (ja) | トレンチ内のカラ―酸化物の形成方法 | |
| US5994229A (en) | Achievement of top rounding in shallow trench etch | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| JP2822952B2 (ja) | 半導体装置の製造方法 | |
| JP2687787B2 (ja) | ドライエッチング方法 | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| JPH10116904A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070112 |