KR20000041403A - 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법 - Google Patents

타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법 Download PDF

Info

Publication number
KR20000041403A
KR20000041403A KR1019980057262A KR19980057262A KR20000041403A KR 20000041403 A KR20000041403 A KR 20000041403A KR 1019980057262 A KR1019980057262 A KR 1019980057262A KR 19980057262 A KR19980057262 A KR 19980057262A KR 20000041403 A KR20000041403 A KR 20000041403A
Authority
KR
South Korea
Prior art keywords
tisix
conductive layer
semiconductor device
hydrofluoric acid
manufacturing
Prior art date
Application number
KR1019980057262A
Other languages
English (en)
Inventor
박창서
최형복
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980057262A priority Critical patent/KR20000041403A/ko
Publication of KR20000041403A publication Critical patent/KR20000041403A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 TiSix를 이용하여 워드라인을 형성한 후, 이를 패터닝하기 위한 식각공정시 TiSix의 손실을 최소화할 수 있는 저농도의 불산계 케미컬을 사용하여 식각잔유물(폴리머성 잔유물)을 제거하며 식각후 발생하는 실리콘성의 파티클의 제거를 위해 암모니아수, 과산화수소수 및 초순수를 일정비율로 섞은 혼합수용액을 실온이상의 온도에서 처리함으로써 폴리머성 잔유물과 실리콘성 파티클을 효과적으로 제거하며 솔벤트계의 케미컬 사용을 억제함으로써 폐기량을 줄이고 환결문제에 대하여 유리하게 대응할 수 있도록 한다.

Description

타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의 제조방법
본 발명은 반도체 메모리소자의 워드라인 형성방법에 관한 것으로, 특히 타이타늄 실리사이드(TiSix)를 이용하여 워드라인을 형성하는 방법에 관한 것이다.
종래의 TiSix을 이용한 워드라인 형성공정에서는 TiSix박막 증착후 워드라인 패터닝을 위한 식각공정에 있어서 식각공정후의 폴리머성 잔유물 및 실리콘성 파티클의 발생이 큰 문제가 되고 있다. 이러한 폴리머성 잔유물을 제거하기 위해서는 불산계 케미컬의 사용이 효과적이나 표 1에서 보여주고 있듯이 불산수용액의 TiSix의 식각율은 매우 높아서 세정공정시 TiSix박막이 손실될 위험이 있다.
HF케미컬에 의한 TiSix의 손실
케미컬 처리하지않음 50:1 HF 처리(30초간 담금) 저농도 BOE 처리(80초간 담금)
XRF(Å) 280 77 271
Rs(Ω) 2.29 2.36
또한 이러한 세정공정으로 폴리머성 잔유물이 제거된다 하더라도 실리콘성 파티클의 제거가 어려운 문제가 있다. 이러한 문제를 해결하기 위해 종래에는 불산계 케미컬을 사용하지 않고 솔벤트류의 케미컬을 이용하여 세정공정을 진행하였다. 그러나 솔벤트류의 케미컬 사용은 다음과 같은 몇가지 문제점을 안고 있다. 첫째, 폴리머성 잔유물의 제거에는 어느 정도의 효과가 있으나, 실리콘성 파티클의 제거에는 효과가 없다는 것이다. 도 1은 솔벤트계 케미컬을 이용한 세정공정후 실리콘성 파티클이 그대로 남아 있는 결과를 보여준다. 둘째, 솔벤트류의 케미컬은 카본계열의 케미컬로서 유기물성 불순물의 잔류를 유발할 가능성이 높아 불순물에 의한 소자특성에의 영향이 큰 워드라인 형성공정에 있어서 소자의 특성저하를 가져올 수 있으며, 셋째, 솔벤트류의 케미컬은 재사용이 불가능하여 모두 폐기 처분해야 하므로 이에 따른 비용증가와 환경문제를 유발하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, TiSix를 이용하여 워드라인을 형성한 후, 이를 패터닝하기 위한 식각공정시 TiSix의 손실을 최소화할 수 있는 저농도의 불산계 케미컬을 사용하여 식각잔유물(폴리머성 잔유물)을 제거하며 식각후 발생하는 실리콘성의 파티클의 제거를 위해 암모니아수, 과산화수소수 및 초순수를 일정비율로 섞은 혼합수용액을 실온이상의 온도에서 처리하는 TiSix로 이루어진 도전층패턴을 구비한 반도체소자의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 TiSix로 이루어진 도전층패턴을 구비한 반도체소자의 제조방법은 실리콘기판상에 TiSix를 이용하여 도전층패턴을 형성하는 단계와, 저농도의 불산계 케미컬을 이용하여 상기 도전층패턴 형성을 위한 패터닝시의 식각잔유물을 제거하고, 암모니아수와 과산화수소수를 초순수에 희석시킨 케미컬을 이용하여 실리콘성의 파티클을 제거하는 단계를 포함하여 이루어진다.
도 1은 종래의 TiSix막 식각후 솔벤트 케미컬을 이용한 세정공정후의 SEM사진,
도 2a 내지 2e는 본 발명에 의한 TiSix를 이용한 반도체소자의 워드라인 형성방법을 도시한 공정순서도,
도 3a 및 3b는 본 발명의 다른 실시예를 도시한 도면,
도 4는 TiSix막 식각후 본 발명에 의한 세정공정후의 SEM사진.
*도면의 주요부분에 대한 부호의 설명*
1.반도체기판 2.소자분리막
3.게이트산화막 4.폴리실리콘막
5.TiSix막 6.마스크산화막
7.감광막패턴 8.식각잔유물 및 실리콘성 파티클
9.워드라인과 비트라인간의 층간절연막
10.비트라인 11.마스크산화막
12,13.금속전극 12.워드라인과 금속전극간의 층간절연막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 2e에 본 발명에 의한 TiSix를 이용한 워드라인 형성방법을 도시하였다. 먼저, 도 2a에 나타낸 바와 같이 실리콘기판(1) 소정영역에 소자분리막(2)을 형성하고, 도 2b에 나타낸 바와 같이 게이트산화막 형성전 세정공정을 거친 후, 기판상에 게이트산화막(3)을 형성하고 연속적으로 그위에 폴리실리콘층(4)을 형성하고 폴리실리콘 표면의 자연산화막을 세정공정으로 제거한 뒤 TiSix(5)를 증착하고 어닐링공정으로 열처리한 다음, 그 위에 마스크산화막(6)을 형성한다.
이어서 도 2c를 참조하면, 상기 마스크산화막(6)상에 감광막(7)을 도포한 후 워드라인 형성을 위한 패터닝공정을 진행한다. 이후 도 2d에 나타낸 바와 같이 상기 감광막패턴(7)을 마스크로 하여 마스크산화막(6), TiSix막(5), 폴리실리콘층(4) 및 게이트산화막(3)을 플라즈마를 이용한 건식식각공정에 의해 식각한다. 여기서, 건식식각공정에서 사용되는 케미컬가스와 감광막과의 반응에 의해 폴리머성 잔유물(8)이 형성되고 워드라인층에서 TiSix의 아래층을 차지하는 폴리실리콘의 식각공정으로부터 생성되는 실리콘성 파티클(8)의 발생이 문제가 된다.
도 2e를 참조하면, 상기 감광막패턴을 제거하고 세정공정을 행한다. 이때, 감광막 제거후, 폴리머성 잔유물의 제거를 위하여 저농도 불산을 함유한 완충용액(BOE), 예컨대 0.1wt%이하의 불산을 함유한 불산완충용액를 이용하여 짧은 시간동안 디핑하고, 이어서 초순수를 이용한 린스공정을 진행한뒤 연속해서 암모니아수용액과 과산화수소수용액 및 초순수를 0.1:1:5 - 0.25:1:5의 부피비로 혼합한 혼합수용액을 사용하여 40-50℃의 온도에서 10분동안 세정공정을 진행하여 실리콘성 파티클을 제거한다. 상기 혼합수용액을 사용한 세정공정시 초음파를 인가할 수도 있다. 이 경우, 폴리실리콘과 TiSix 및 실리콘산화막이 약 10Å내외로 식각되며, 웨이퍼 표면에 흡착된 실리콘성 파티클을 식각 또는 떨어뜨려 제거하게 된다. 이후 초순수를 이용한 린스공정을 진행한 후 건조시킨다. 도 4에 본 발명을 이용하여 세정처리한 경우의 SEM사진을 나타내었다. 도 4에서 본 발명의 효과를 확인할 수 있다.
TiSix를 이용한 워드라인 형성후 셀영역이외의 주변회로영역에서 TiSix워드라인과 비트라인의 콘택부위(도 3a)와 TiSix워드라인과 금속배선과의 콘택부위(도 3b)에서의 콘택저항 감소를 위한 콘택 세정에도 상기의 방법을 사용할 수 있다. 도 3a 및 3b에서 참조부호 9는 워드라인과 비트라인간의 층간절연막, 10은 비트라인, 11은 마스크산화막, 12,13은 금속전극, 14는 워드라인과 금속전극 사이의 층간절연막을 각각 나타낸다. 종래 TiSix를 이용하지 않는 경우에 이들 콘택에서의 세정공정은 불산계 케미컬을 이용하여 진행함으로써 콘택세정시 TiSix가 손실되어 콘택저항을 증가시켰으나, 본 발명의 TiSix를 이용한 워드라인 형성공정에서는 저농도 불산을 이용한 완충용액으로 콘택 세정을 행함으로써 표 2에 나타낸 바와 같이 TiSix의 손실이 거의 없이 콘택부위의 자연산화막을 제거하여 콘택저항을 효과적으로 감소시킬 수 있다.
암모니아 수용액의 TiSix 및 폴리실리콘 식각율
NH4OH:H2O2:H2O1:1:5, 80℃ NH4OH:H2O2:H2O1:4:20, 80℃ NH4OH:H2O2:H2O1:4:20, 40℃
폴리실리콘 10 2.5 ≤1.0
Tisix 12 3.0 ≤1.0
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 폴리머성 잔유물과 실리콘성 파티클을 효과적으로 제거할 수 있어 TiSix를 이용한 워드라인 형성을 효과적으로 할 수 있으며, 솔벤트계의 케미컬 사용을 억제함으로써 폐기량을 줄일 수 있고 환결문제에 대한 대응에 있어 유리하게 된다.

Claims (7)

  1. 실리콘기판상에 TiSix를 이용하여 도전층패턴을 형성하는 단계와;
    저농도의 불산계 케미컬을 이용하여 상기 도전층패턴 형성을 위한 패터닝시의 식각잔유물을 제거하고, 암모니아수와 과산화수소수를 초순수에 희석시킨 케미컬을 이용하여 실리콘성의 파티클을 제거하는 단계를 포함하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 도전층패턴은 워드라인인 것을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  3. 제1항에 있어서,
    상기 저농도의 불산계 케미컬은 저농도의 불산이 함유된 불산완충용액임을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  4. 제3항에 있어서,
    상기 저농도의 불산완충용액은 불산이 0.1wt% 이하로 함유된 것을 사용하며, 이를 이용한 세정공정시 온도를 실온으로 하는 것을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  5. 제1항에 있어서,
    상기 암모니아수와 과산화수소수 및 초순수는 0.1:1:5 - 0.25:1:5의 부피비로 혼한된 것을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  6. 제1항에 있어서,
    상기 암모니아수와 과산화수소수 및 초순수의 혼합수용액을 이용한 세정공정을 40-50℃의 온도에서 행하는 것을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
  7. 제1항에 있어서,
    상기 암모니아수와 과산화수소수 및 초순수의 혼합수용액을 이용한 세정공정시 초음파를 인가하는 것을 특징으로 하는 TiSix로 이루어진 도전층을 구비한 반도체소자의 제조방법.
KR1019980057262A 1998-12-22 1998-12-22 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법 KR20000041403A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057262A KR20000041403A (ko) 1998-12-22 1998-12-22 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057262A KR20000041403A (ko) 1998-12-22 1998-12-22 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법

Publications (1)

Publication Number Publication Date
KR20000041403A true KR20000041403A (ko) 2000-07-15

Family

ID=19564643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057262A KR20000041403A (ko) 1998-12-22 1998-12-22 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR20000041403A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633998A (zh) * 2017-09-13 2018-01-26 武汉新芯集成电路制造有限公司 形成欧姆接触的方法以及半导体器件的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633998A (zh) * 2017-09-13 2018-01-26 武汉新芯集成电路制造有限公司 形成欧姆接触的方法以及半导体器件的制作方法

Similar Documents

Publication Publication Date Title
KR100721207B1 (ko) 이온주입된 포토레지스트 제거방법
KR100505044B1 (ko) 세정액 및 이를 이용한 반도체 장치의 세정방법
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
KR100338764B1 (ko) 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법
KR20000041403A (ko) 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
US7105474B2 (en) Organic stripping composition and method of etching oxide using the same
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
CN118006401A (zh) 半导体器件的形成方法及清洗液
KR100709564B1 (ko) 반도체 소자 제조 방법
CN115707229A (zh) 半导体结构及其制备方法
KR100527563B1 (ko) 반도체소자의 캐패시터 형성방법
KR20030001782A (ko) 반도체소자의 세정방법
KR100341593B1 (ko) 반도체소자의콘택홀형성방법
KR930011114B1 (ko) 반도체기판의 표면세정방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR20150119675A (ko) 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법
KR19980075144A (ko) 반도체 기판의 세정용액 및 이를 이용한 세정방법
KR20050011461A (ko) 스토리지노드 플러그 형성 방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법
KR19980014483A (ko) 반도체 장치 제조시 세정방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid