CN105826346A - 存储器结构及其制造方法 - Google Patents

存储器结构及其制造方法 Download PDF

Info

Publication number
CN105826346A
CN105826346A CN201510307194.4A CN201510307194A CN105826346A CN 105826346 A CN105826346 A CN 105826346A CN 201510307194 A CN201510307194 A CN 201510307194A CN 105826346 A CN105826346 A CN 105826346A
Authority
CN
China
Prior art keywords
layer
memory
electrode layer
electrode
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510307194.4A
Other languages
English (en)
Other versions
CN105826346B (zh
Inventor
林昱佑
李峰旻
卢建宏
曾钦义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105826346A publication Critical patent/CN105826346A/zh
Application granted granted Critical
Publication of CN105826346B publication Critical patent/CN105826346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器结构。该存储器结构包括一绝缘层、一第一电极层以及一第一阻障层。绝缘层具有一凹室。第一电极层形成于凹室内,且第一电极层具有一第一上表面。第一阻障层形成于绝缘层与第一电极层之间,且第一阻障层具有一第二上表面。第二上表面低于第一上表面,且第一上表面与第二上表面皆低于凹室的一开口。

Description

存储器结构及其制造方法
技术领域
本发明是有关于一种存储器结构及其制造方法,且特别是有关于一种可变电阻式存储器(Resistiverandom-accessmemory,ReRAM)结构及其制作方法。
背景技术
随着半导体技术的发展,各式半导体元件不断推陈出新。举例来说,存储器、晶体管、二极管等元件已广泛使用于各式电子装置中。在存储器技术的发展中,研究人员不断的进行各种类型的研发与改善,其中可变电阻式存储器为其中的一种类型。
可变电阻式存储器利用存储元件电阻的大小来作为信息储存状态的判读依据,其不论在元件密度(devicedensity)、电力消耗、编程/抹除速度或三维空间堆叠特性上,都有更佳的表现。
为了缩小存储器的尺寸,一般来说需要更小的接触尺寸(contactsize)以及平坦的接触表面(contactsurface)。然而,传统的刻蚀方式可能无法达到上述目标。
发明内容
本发明是有关于一种可变电阻式存储器结构及其制作方法。利用两步骤(或多步骤)的刻蚀工艺,使接触表面有更好的均匀性,并制造出具有较小的接触尺寸的存储器结构。
根据本发明,提出一种存储器结构,包括一绝缘层、一第一电极层以及一第一阻障层。绝缘层具有一凹室。第一电极层形成于凹室内,且第一电极层具有一第一上表面。第一阻障层形成于绝缘层与第一电极层之间,且第一阻障层具有一第二上表面。第二上表面低于第一上表面,且第一上表面与第二上表面皆低于凹室的一开口。
根据本发明,提出一种存储器结构,包括一绝缘层、一第一电极层以及一第一阻障层。绝缘层具有一凹室。第一电极层形成于凹室内,且第一电极层具有一第一上表面。第一阻障层形成于绝缘层与第一电极层之间,且第一阻障层具有一第二上表面。第一上表面与第二上表面皆低于凹室的一开口,且第一上表面的面积为该开口的面积的85~99%。
根据本发明,提出一种存储器结构的制造方法,包括以下步骤:形成一绝缘层,绝缘层具有一凹室;形成一第一电极层与一第一阻障层于凹室内,第一阻障层位于绝缘层与第一电极层之间;刻蚀第一电极层至一第一预定高度;刻蚀第一阻障层至一第二预定高度。其中,第二预定高度低于第一预定高度。
为了对本发明的上述及其他方面有更好的了解,下文特举实施例,并配合所附附图,作详细说明如下:
附图说明
图1绘示本发明实施例的存储器结构的部分剖面图。
图2A~图2G绘示依照本发明一实施例的存储器结构的制造方法的流程图。
【符号说明】
100:存储器结构
10:绝缘层
101:凹室
102:开口
10a、10b:绝缘层靠近开口的角落
21:第一电极层
21a:第一上表面
22、22’:第二电极层
23:第三电极层
31:第一阻障层
31a:第二上表面
32:第二阻障层
40:间隙壁
50、50’:存储器层
A1、A2:接触区
D1、D2:方向
H21:第一上表面的高度
H31:第二上表面的高度
P1:第一预定高度
P2:第二预定高度
X、Y:坐标轴
具体实施方式
以下参照所附附图详细叙述本发明的实施例。附图中相同的标号用以标示相同或类似的部分。需注意的是,附图已简化以利于清楚说明实施例的内容,附图上的尺寸比例并非按照实际产品等比例绘制,因此并非作为限缩本发明保护范围之用。
图1绘示本发明实施例的存储器结构100的部分剖面图。如图1所示,存储器结构100包括一绝缘层10、一第一电极层21以及一第一阻障层31。绝缘层10具有一凹室101。第一电极层21形成于凹室内101,且第一电极层21具有一第一上表面21a。第一阻障层31形成于绝缘层10与第一电极层21之间,且第一阻障层31具有一第二上表面31a。
在本发明实施例中,第二上表面31a低于第一上表面21a。也就是说,在Y方向上,第一电极层21的第一上表面21a的高度H21高于第一阻障层31的第二上表面31a的高度H31。如图1所示,第一上表面21a与第二上表面31a皆低于凹室101的开口102。此外,第一上表面21a的面积为开口102的面积的85~99%。
要注意的是,由于第一电极层21的第一上表面21a并非完全平坦的平面,在此,第一上表面21a的高度H21定义为第一上表面21a上各点的平均高度。类似地,第二上表面31a的高度H31定义为第二上表面31a上各点的平均高度。
图2A~图2G绘示依照本发明一实施例的存储器结构100的制造方法的流程图。如图2A所示,形成一绝缘层10,绝缘层10具有一凹室101,凹室101具有一开口102。如图2B所示,形成一第一电极层21与一第一阻障层31于凹室101内,第一阻障层31位于绝缘层10与第一电极层21之间。
在一实施例中,第一电极层21可通过沉积工艺,例如低压化学气相沉积(LowPressureChemicalVaporDeposition,LPCVD)工艺,或其他合适的工艺制作而成。第一电极层21的材料可包括铜(Cu)、铝(A1)、钨(W)、钛(Ti)及其他可能的金属或非金属导电材料。在本实施例之中,第一电极层21的材料例如为钨。
此外,第一阻障层31也可以通过沉积工艺,例如低压化学气相沉积工艺制作而成。第一阻障层31的材料可为导电材料,例如氮化钛(titaniumnitride,TiN)或氮化钽(tantalumnitride,TaN)。这些导电材料的刻蚀速率与或第一电极层21的导电材料(例如为钨)及二氧化硅(SiO2)不同。
接着,刻蚀第一电极层21与第一阻障层31。在本发明实施例中,使用两步骤(或多步骤)刻蚀工艺。首先,如图2C所示,刻蚀第一电极层21至一第一预定高度P1。在此,刻蚀第一电极层21所使用的气体例如包括六氟化硫(sulfurhexafluoride,SF6)与氮气(N2)。举例来说,于20mtorr压力、200W的电力条件下,以65sccm(standardcubiccentimeterperminute)的流量通过六氟化硫,以20sccm的流量通过氮气,并持续30~60秒。由于刻蚀气体对于第一电极层21与第一阻障层31具有高度选择性,在刻蚀第一电极层21时,第一阻障层31被维持,可作为绝缘层10的一保护层。
接着,如图2D所示,刻蚀第一阻障层31至一第二预定高度P2,即形成存储器结构100。在本实施例中,第二预定高度P2低于第一预定高度P1,使得第一电极层21的第一上表面21a的高度H21高于第一阻障层31的第二上表面31a的高度H31(如图1所示)。
在此,刻蚀第一阻障层31所使用的气体例如包括氯气(Cl2)及氩气(Ar)。举例来说,于5mt气压、300W电力条件下,以30sccm通过氯气、85sccm通过氩气,并持续60秒。也就是说,刻蚀第一阻障层31的压力大于刻蚀第一电极层21的压力,且刻蚀气体也与刻蚀第一电极层21时不同。由于在此阶段使用的刻蚀气体对于第一阻障层31与第一电极层21,以及第一阻障层31与绝缘层10具有高度选择性,在刻蚀第一阻障层31时,绝缘层10可被维持,使得绝缘层10靠近开口102的角落10a、10b可维持陡峭(sharp)。
因此,通过两步骤(或多步骤)刻蚀工艺,可维持开口102的大小,不会造成开口102在刻蚀工艺中变得更大,使得第一电极层21的第一上表面21a的面积可为开口102的面积的85~99%。也就是说,更容易在存储器结构100中达成更小的接触尺寸。
此外,在两步骤(或多步骤)刻蚀工艺中,降低第一电极层21与第一阻障层31的刻蚀速率(etchingrate),可增加刻蚀时的控制性(controllability)以及达成平坦的接触表面。
在传统的刻蚀工艺中,是采用单一步骤,也就是说,第一电极层21与第一阻障层31同时被刻蚀。在此刻蚀步骤中,采用的刻蚀气体以及压力皆与本发明实施例不同。利用传统刻蚀工艺所形成的存储器结构,由于无法以第一阻障层31作为绝缘层10的保护层,因此,绝缘层10也会同时被刻蚀,使得绝缘层10靠近开口102的角落10a、10b变圆(rounding),也就是说,开口102在刻蚀工艺中会变得更大,使得第一电极层21的第一上表面21a的面积小于开口102的面积的85%,不利于形成较小的接触尺寸。
再者,于图2D刻蚀第一阻障层31的步骤中,由于采用的刻蚀气体与传统工艺不同,压力较传统工艺更大,使得水平刻蚀(例如沿着图2D中的方向D1、D2)速率比传统工艺更大,可更有效地清除第二预定高度P2上方,位于绝缘层10的侧壁上的第一阻障层31。
如图2E所示,可形成一间隙壁40覆盖第一阻障层31的第二上表面31a与部分第一电极层21的第一上表面21a。在此,间隙壁40可于第一上表面21a定义出一接触区A1。
在一实施例中,间隙壁40可通过沉积工艺,例如低压化学气相沉积工艺制作而成。间隙壁40的材料可例如为氮化硅(siliconnitride,SiN)、氧化硅(siliconoxide,SiO)、氮氧化硅(siliconoxynitride,SiON)或其他可能的介电材料。
如图2F所示,形成一存储器层50于接触区A1。存储器层50可包括金属氧化物,例如钨氧化物(WOx)或铪氧化物(HfOx)。在本发明的一实施例中,形成存储器层50的步骤,可包括进行一沉积工艺。在本发明的另一实施例中,可以通过氧化工艺,例如热氧化工艺,直接氧化位于接触区A1中的第一电极层21,以形成金属氧化层。
在本实施例中,存储器层50的形成包括进行一热氧化工艺,在第一电极层21的接触区A1中形成钨氧化物(WOx)层。
接着,形成一第二电极层22于存储器层50上,第二电极层22与存储器层50电性连接。第二电极层22的材料与形成方式类似于第一电极层21,在此不多加赘述。
然而,本发明并未限定于此。在一实施例中,形成间隙壁40(即图2E的步骤)后,可接着进行图2G的步骤。如图2G所示,可形成一第二电极层22’及一第二阻障层32。第二电极层22’形成于第一电极层21上,第二阻障层32形成于第二电极层22’与间隙壁40之间,以及第二电极层22’与第一电极层21之间。
类似地,可于第二电极层22’的一上表面定义出一接触区A2。接着,形成一存储器层50’于接触区A2,以及形成一第三电极层23于存储器层50’上。第三电极层23与存储器层50’电性连接。第三电极层23的材料与形成方式类似于第一电极层21,第二阻障层32的材料与形成方式类似于第一阻障层31,在此不多加赘述。
承上述实施例,通过本发明的两步骤(或多步骤)刻蚀工艺,可使得绝缘层10靠近开口102的角落10a、10b可维持陡峭(sharp)并维持开口102的大小,也就是说,更容易在存储器结构100中达成更小的接触尺寸。此外,利用本发明的两步骤(或多步骤)刻蚀工艺,可增加刻蚀时的控制性以及达成平坦的接触表面。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作各种的更改与修饰。因此,本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种存储器结构,其特征在于,包括:
一绝缘层,具有一凹室;
一第一电极层,形成于该凹室内,且该第一电极层具有一第一上表面;以及
一第一阻障层,形成于该绝缘层与该第一电极层之间,且该第一阻障层具有一第二上表面;
其中该第二上表面低于该第一上表面,且该第一上表面与该第二上表面皆低于该凹室的一开口。
2.根据权利要求1所述的存储器结构,其特征在于,还包括:
一间隙壁,覆盖该第二上表面与部分该第一上表面。
3.根据权利要求2所述的存储器结构,其中该间隙壁于该第一上表面定义出一接触区。
4.根据权利要求3所述的存储器结构,其特征在于,还包括:
一存储器层,形成于该接触区;及
一第二电极层,形成于该存储器层上,并与该存储器层电性连接。
5.根据权利要求2所述的存储器结构,其特征在于,还包括:
一第二电极层,形成于该第一电极层上;及
一第二阻障层,形成于该第二电极层与该间隙壁之间,以及该第二电极层与第一电极层之间。
6.根据权利要求5所述的存储器结构,其中该第二电极层的一上表面定义出一接触区。
7.根据权利要求6所述的存储器结构,其特征在于,还包括:
一存储器层,形成于该接触区;及
一第三电极层,形成于该存储器层上,并与该存储器层电性连接。
8.根据权利要求1所述的存储器结构,其中该绝缘层包括二氧化硅,该第一电极层包括钨,该第一阻障层包括氮化钛。
9.一种存储器结构,其特征在于,包括:
一绝缘层,具有一凹室;
一第一电极层,形成于该凹室内,且该第一电极层具有一第一上表面;以及
一第一阻障层,形成于该绝缘层与该第一电极层之间,且该第一阻障层具有一第二上表面;
其中该第一上表面与该第二上表面皆低于该凹室的一开口,且该第一上表面的面积为该开口的面积的85~99%。
10.根据权利要求9所述的存储器结构,其中该第二上表面低于该第一上表面。
11.根据权利要求9所述的存储器结构,其特征在于,还包括:
一间隙壁,覆盖该第二上表面与部分该第一上表面。
12.根据权利要求11所述的存储器结构,其中该间隙壁于该第一上表面定义出一接触区。
13.根据权利要求12所述的存储器结构,其特征在于,还包括:
一存储器层,形成于该接触区;及
一第二电极层,形成于该存储器层上,并与该存储器层电性连接。
14.根据权利要求11所述的存储器结构,其特征在于,还包括:
一第二电极层,设置于该第一电极层上;及
一第二阻障层,形成于该第二电极层与该间隙壁之间,以及该第二电极层与第一电极层之间。
15.根据权利要求14所述的存储器结构,其中该第二电极层的一上表面定义出一接触区。
16.根据权利要求15所述的存储器结构,其特征在于,还包括:
一存储器层,形成于该接触区;及
一第三电极层,形成于该存储器层上,并与该存储器层电性连接。
17.一种存储器结构的制造方法,其特征在于,包括:
形成一绝缘层,该绝缘层具有一凹室;
形成一第一电极层与一第一阻障层于该凹室内,其中该第一阻障层位于该绝缘层与该第一电极层之间;
刻蚀该第一电极层至一第一预定高度;以及
刻蚀该第一阻障层至一第二预定高度;
其中该第二预定高度低于第一预定高度。
18.根据权利要求17所述的制造方法,其中刻蚀该第一电极层的气体包括六氟化硫与氮气。
19.根据权利要求17所述的制造方法,其中刻蚀该第一阻障层的气体包括氯气及氩气。
20.根据权利要求17所述的制造方法,其中刻蚀该第一阻障层的压力大于刻蚀该第一电极层的压力。
CN201510307194.4A 2015-01-23 2015-06-05 存储器结构及其制造方法 Active CN105826346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562106744P 2015-01-23 2015-01-23
US62/106,744 2015-01-23

Publications (2)

Publication Number Publication Date
CN105826346A true CN105826346A (zh) 2016-08-03
CN105826346B CN105826346B (zh) 2019-03-01

Family

ID=56432808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510307194.4A Active CN105826346B (zh) 2015-01-23 2015-06-05 存储器结构及其制造方法

Country Status (3)

Country Link
US (1) US9515258B2 (zh)
CN (1) CN105826346B (zh)
TW (1) TWI555247B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288671A (zh) * 2017-01-09 2018-07-17 旺宏电子股份有限公司 具一存储器结构的半导体元件
CN109904187A (zh) * 2017-12-08 2019-06-18 旺宏电子股份有限公司 具有无势垒结构的氧化钨电阻式随机存取存储器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164106B2 (en) * 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
TWI607592B (zh) * 2017-01-05 2017-12-01 旺宏電子股份有限公司 具一記憶體結構之半導體元件
US9859336B1 (en) 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US10157963B1 (en) 2017-09-22 2018-12-18 Macronix International Co., Ltd. Semiconductor device with memory structure
TWI658617B (zh) * 2017-10-12 2019-05-01 旺宏電子股份有限公司 具記憶體結構之半導體元件
CN109659429B (zh) * 2017-10-12 2023-06-27 旺宏电子股份有限公司 具有存储器结构的半导体元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327781A (ja) * 2004-05-12 2005-11-24 Sony Corp 磁気記憶装置の製造方法
US20070241319A1 (en) * 2006-04-14 2007-10-18 Heon Yong Chang Phase change memory device having carbon nano tube lower electrode material and method of manufacturing the same
CN101226771A (zh) * 2007-01-19 2008-07-23 旺宏电子股份有限公司 使用多存储器层的多层单元存储器结构及其制造方法
CN103168359A (zh) * 2010-12-03 2013-06-19 松下电器产业株式会社 非易失性存储元件和非易失性存储装置及它们的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI329356B (en) * 2007-01-24 2010-08-21 Macronix Int Co Ltd Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
US20110057161A1 (en) * 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
CN102648522B (zh) * 2009-11-30 2014-10-22 松下电器产业株式会社 非易失性存储元件及其制造方法、以及非易失性存储装置
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327781A (ja) * 2004-05-12 2005-11-24 Sony Corp 磁気記憶装置の製造方法
US20070241319A1 (en) * 2006-04-14 2007-10-18 Heon Yong Chang Phase change memory device having carbon nano tube lower electrode material and method of manufacturing the same
CN101226771A (zh) * 2007-01-19 2008-07-23 旺宏电子股份有限公司 使用多存储器层的多层单元存储器结构及其制造方法
CN103168359A (zh) * 2010-12-03 2013-06-19 松下电器产业株式会社 非易失性存储元件和非易失性存储装置及它们的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288671A (zh) * 2017-01-09 2018-07-17 旺宏电子股份有限公司 具一存储器结构的半导体元件
CN108288671B (zh) * 2017-01-09 2021-08-27 旺宏电子股份有限公司 具一存储器结构的半导体元件
CN109904187A (zh) * 2017-12-08 2019-06-18 旺宏电子股份有限公司 具有无势垒结构的氧化钨电阻式随机存取存储器
CN109904187B (zh) * 2017-12-08 2021-08-13 旺宏电子股份有限公司 具有无势垒结构的氧化钨电阻式随机存取存储器

Also Published As

Publication number Publication date
US20160218284A1 (en) 2016-07-28
TW201628225A (zh) 2016-08-01
US9515258B2 (en) 2016-12-06
CN105826346B (zh) 2019-03-01
TWI555247B (zh) 2016-10-21

Similar Documents

Publication Publication Date Title
CN105826346A (zh) 存储器结构及其制造方法
US7494891B2 (en) Trench capacitor with void-free conductor fill
CN101388435B (zh) 电阻式随机存取存储器及其制造方法
CN103168359A (zh) 非易失性存储元件和非易失性存储装置及它们的制造方法
CN102347227B (zh) 一种金属栅极的形成方法
CN109786378A (zh) 集成电路器件
US9082974B2 (en) Nonvolatile memory element, nonvolatile memory device, and methods of manufacturing the same
CN107706181A (zh) 高深宽比结构、电容器结构、半导体存储器件及制备方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
US20180102254A1 (en) Method of Wet Etching and Method of Fabricating Semiconductor Device Using the Same
CN103227101B (zh) 半导体器件及其制造方法
CN102655176A (zh) 具有纳米线结构的电容器及其制备方法
CN105304616B (zh) Mim电容及其形成方法
TWI631691B (zh) 半導體配置及其形成方法
US9172038B2 (en) Nonvolatile memory element and method of manufacturing the same
CN102386081A (zh) 金属栅极的形成方法
US9202846B2 (en) Resistance random access memory device
JP4571836B2 (ja) 半導体装置およびその製造方法
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
CN103794481A (zh) 高k金属栅极结构及其制造方法
CN110073467A (zh) 用于提供低k间隔物的方法
CN105098067B (zh) 半导体结构、电阻式存储单元结构及半导体结构的制造方法
US20220246626A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
US20160056255A1 (en) Semiconductor device and method for manufacturing thereof
CN105731368B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant