CN108288671A - 具一存储器结构的半导体元件 - Google Patents

具一存储器结构的半导体元件 Download PDF

Info

Publication number
CN108288671A
CN108288671A CN201710014102.2A CN201710014102A CN108288671A CN 108288671 A CN108288671 A CN 108288671A CN 201710014102 A CN201710014102 A CN 201710014102A CN 108288671 A CN108288671 A CN 108288671A
Authority
CN
China
Prior art keywords
layer
insulating layer
hearth electrode
resistance conversion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710014102.2A
Other languages
English (en)
Other versions
CN108288671B (zh
Inventor
曾柏皓
李峰旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201710014102.2A priority Critical patent/CN108288671B/zh
Publication of CN108288671A publication Critical patent/CN108288671A/zh
Application granted granted Critical
Publication of CN108288671B publication Critical patent/CN108288671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Abstract

本发明公开了一种具一存储器结构的半导体元件，存储器结构包括一绝缘层设置于一基板上方；一底电极埋置于绝缘层中；一电阻转换层，设置于底电极上；和一顶电极，设置于电阻转换层上并覆盖电阻转换层。其中，底电极具有一凹陷上表面低于绝缘层的一平坦上表面。

Description

具一存储器结构的半导体元件
技术领域
本发明是有关于一种具存储器结构的半导体元件，且特别是有关于一种具电阻转换存储器结构(resistance switching memory cell structure)的半导体元件。
背景技术
电阻式随机存取存储器(Resistive random-access memory)(RRAM或ReRAM)是一种非易失性存储器结构。电阻式存储器由于它简单的金属层-绝缘层-金属层(MIM，Metal-Insulator-Metal)结构和规模可扩展性而深受相关业者的注目。目前根据使用的介电材料不同和存储器层材料的不同，从钙钛矿(perovskites)到过渡金属氧化物(transitionmetal oxides)到硫族(元素)化物(chalcogenides)，已有许多不同形态的ReRAM元件被提出。
电阻转换存储器结构是过渡金属氧化物存储器的示例的一，其为一群双稳态两端存储器元件(two-terminal bistable memory devices)藉由不同电阻态可储存数据。例如一典型的ReRAM元件包括了钨底电极、一氧化硅钨(WSixOy)存储层和一氮化钛(TiN)顶电极。存储器结构的电阻转换特性很容易地会受到底电极的廓型与均匀度的影响，连带对具有此存储器结构的存储器元件的稳定度和电子特性造成不可忽视的影响。因此，相关业者无不希望可以发展和实现一个具有优异的结构廓型与均匀度的存储器结构以增进元件的稳定度和电子特性(例如数据储存具有良好稳定度)。
发明内容
本发明系有关于一种具存储器结构的半导体元件，系提出存储器结构具有凹陷上表面(concave top surface)的底电极，以及底电极上表面和包围底电极的绝缘层的上表面可形成连续的表面轮廓，因而有效地增进存储器结构的稳定度和电性表现。
根据一实施例，系提出一种具存储器结构的半导体元件，存储器结构包括一绝缘层设置于一基板上方；一底电极埋置于绝缘层中；一电阻转换层，设置于底电极上；和一顶电极，设置于电阻转换层上并覆盖电阻转换层。其中，底电极具有一凹陷上表面低于绝缘层的一平坦上表面。
根据一实施例，再提出一种具存储器结构的半导体元件，包括一晶体管，设置于一基板上；一内联机结构(interconnection structure)，设置于基板上方；一保护层，设置于内联机结构上；和如上述的一存储器结构，设置于保护层和晶体管之间。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。然而，本发明的保护范围当视随附的权利要求范围所界定的为准。
附图说明
图1系简绘本揭露一实施例的一存储器结构的示意图。
图2A-图2D为根据本揭露一实施例的存储器结构的制造方法。
图3系简绘本揭露另一实施例的一存储器结构的示意图。
图4系简绘根据本揭露的一应用中，一半导体元件包括实施例的存储器结构与导电接触(contact)相关的示意图。
图5系简绘根据本揭露的另一应用中，一半导体元件包括实施例的存储器结构与导孔(via)相关的示意图。
【符号说明】
1、1’：存储器结构
10：基板
11：绝缘层
11h：孔洞
111：第一部份
111a：平坦上表面
112：第二部份
112a：倾斜上表面
12：势垒层
121：界面的上边缘
13：底电极
13a：凹陷上表面
130：底电极材料层
130’：底电极材料层的剩余部份
130C：尖锐转角
130E：暴露边缘
16：电阻转换层
16a：电阻转换层的上表面
18：顶电极
19：氧离子贮藏层
A0、A1：垂直距离
B0、B1：最小水平距离
T：晶体管
G：栅极
S：源极区域
D：漏极区域
42：导电接触
20：内联机结构
ILD：层间介电层
IMD：金属间介电层
ML1：第一金属线
ML2：第二金属线
ML3：第三金属线
V1：第一导孔
V2：第二导孔
PL：保护层
具体实施方式
根据本揭露的实施例，系提出一种具存储器结构的半导体元件。实施例的一存储器结构系包括具有凹陷上表面(concave top surface)的底电极，且此凹陷上表面系低于绝缘层的一上表面(例如是一平坦上表面)。根据实施例，电阻转换层的上表面与绝缘层的上表面系形成一连续的表面轮廓(continuous surface profile)。实施例的存储器结构不仅可有效增进相关元件的性质(例如使制得的底电极相对于绝缘层并没有产生暴露的边缘和尖锐的转角)，更可有效改善相关元件的性质(例如使制得的底电极具有平滑上表面)，更可改善应用实施例存储器结构的半导体元件的稳定度和电性表现。
以下系参照所附图式叙述本揭露提出的其中多个实施态样，以描述相关构型与制造方法。相关的结构细节例如相关层别和空间配置等内容如下面实施例内容所述。然而，但本揭露并非仅限于所述态样，本揭露并非显示出所有可能的实施例。实施例中相同或类似的标号系用以标示相同或类似的部分。再者，未于本揭露提出的其他实施态样也可能可以应用。相关领域者可在不脱离本揭露的精神和范围内对实施例的结构加以变化与修饰，以符合实际应用所需。而图式系已简化以利清楚说明实施例的内容，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用，而非作为限缩本揭露保护范围之用。
再者，说明书与请求项中所使用的序数例如”第一”、”第二”、”第三”等之用词，以修饰权利要求项的元件，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
图1系简绘本揭露一实施例的一存储器结构的示意图。实施例的一存储器结构1包括一绝缘层11(例如是层间介电(inter-layer dielectric，ILD)层或是金属间介电(inter-metal dielectric，IMD)层)、一底电极(bottom electrode)13埋置于绝缘层11中、设置于底电极13上的一电阻转换层(resistance switching layer)16，和设置于电阻转换层16上并覆盖电阻转换层16的一顶电极(top electrode)18。根据实施例，底电极13具有一凹陷上表面(concave top surface)13a，且此凹陷上表面13a系低于绝缘层11的一平坦上表面(flat upper surface)111a；即，底电极13具有一下凹廓型(concave profile)。
再者，实施例的存储器结构更包括一势垒层(barrier layer)12以隔开绝缘层11和底电极13(ex:钨)。已知若没有任何势垒层的存在而直接沉积底电极13于绝缘层11的孔洞内则可能会造成后续工艺中的底电极13有裂痕或是剥落的情况产生。实施例的势垒层12可被视为绝缘层11和底电极13的接口(interface)，且底电极13的凹陷上表面13a系与绝缘层11和底电极13的界面(i.e.势垒层12)的一上边缘(upper edge of an interface)121构成一连续的表面轮廓(continuous surface profile)。
再者，如图1所示，绝缘层11可被视为第一部份(first portion)111与连接第一部份111的第二部份112(second portion)的组合。第一部份具有平坦上表面111a(i.e.与上方沉积有绝缘层11的一基板平行)，第二部份112具有一倾斜上表面(inclined uppersurface)112a，其中绝缘层11的第二部份112的倾斜上表面112a系朝向顶电极13和电阻转换层16而向下地倾斜。根据实施例，底电极13被绝缘层11的第二部份112包围，且底电极13的凹陷上表面13a系低于绝缘层11的第一部份111的平坦上表面111a。
此外，电阻转换层16的一上表面16a系连接绝缘层11的第二部份112的倾斜上表面112a，且电阻转换层16的上表面16a系与绝缘层11的第一部份111的平坦上表面111a相距隔开一距离(两者例如是以第二部份112相隔开来)。根据实施例，电阻转换层16的上表面16a与第二部份112的倾斜上表面112a形成一连续的表面轮廓(continuous surfaceprofile)，如图1所示。
根据实施例的存储器结构，相较于底电极13的凹陷上表面13a，绝缘层11的上表面(例如平坦上表面111a)是位于更高的水平位置(horizontal level)。因此，如图1所绘示，一实施例的底电极13的凹陷上表面13a系低于绝缘层11的第二部份112的倾斜上表面112a，而电阻转换层16的上表面16a则低于绝缘层11的第一部份111的平坦上表面111a。一实施例中，电阻转换层16的上表面16a亦可能低于绝缘层11的第二部份112的倾斜上表面112a。另外，图1(及文中其他图式)仅绘制单层结构的电阻转换层16以简示本揭露的其中之一个可实施态样，但本揭露并不限制于此种态样。根据实施例，电阻转换层16可以是一单层结构或是一双层结构(bilayer structure)，视应用时的需求而定，而且于实际应用时可以通过稍加变化的制法而达到所欲形成的单层或双层结构。
图2A-图2D为根据本揭露一实施例的存储器结构的制造方法。在此实施例中系以钨(Tungsten，W)为底电极13的材料为例以利清楚说明本揭露。但本揭露的底电极并不仅限于材料钨。
首先，提供具有一孔洞11h的绝缘层11，且设置一势垒层12(例如氮化钛(TiN)层)于孔洞11h处，之后沉积一底电极材料层(bottom electrode material layer)130(例如钨)于绝缘层上并填满孔洞11h，如图2A所绘示。其中势垒层12隔离绝缘层11与底电极材料层130。没有势垒层12而是直接沉积底电极材料层130于绝缘层11的孔洞11h内，可能会造成底电极于后续工艺中产生裂痕或是剥落情况。根据实施例，底电极材料层130(/底电极13)与绝缘层11之间所设置的势垒层12是一薄膜，可减少后续设置电阻转换层16的氧化工艺中势垒层12被氧化所产生的氧化物量。一实施例中，势垒层12的厚度系在(但不限制于)1nm到2.5nm的范围之间。势垒层12(例如TiN层)的厚度越薄，后续氧化工艺中所产生的氮氧化物(例如TiONx)越少。另外，实施例的底电极材料层130/底电极13的材料例如是包括(但不限制于)钨(W)、(Cu)、(Fe)、(Ti)、(Ni)、(Hf)、(TiN)、(TaN)和其他可应用的材料。
之后，对底电极材料层130的一部分以平坦化步骤例如化学机械研磨(CMP)进行移除，且更进行一氧化物抛磨(oxide buffing)(和研磨)以移除绝缘层11上的钨残余物，致使底电极材料层的剩余部份130’突出于绝缘层11上，如图2B所绘示。至此，底电极材料层的剩余部份130’在结构上系具有尖锐转角130C和暴露边缘130E，此结构在操作存储器时会对于电场均匀度有不可忽略的影响。
接着，对底电极材料层的剩余部份130’进行改形，以形成实施例的底电极。一实施例中，系使用氩气等离子体(argon plasma)对底电极材料层的剩余部份130’进行离子轰击(ion bombardment)以形成底电极13，其中具有凹陷上表面13a的底电极系埋置于绝缘层11中(例如被绝缘层11的第二部份112包围)，且凹陷上表面13a低于绝缘层11第一部份111的平坦上表面111a，如图2C所绘示。一实施例中，氩气等离子体离子轰击的参数例如是(但不限制是)：300B偏压(沿垂直于绝缘层11的平坦上表面111a的方向)，300W功率和12秒的轰击时间。在底电极材料层的剩余部份130’塑形之后，原先结构上的尖锐转角130C和暴露边缘130E都消除了，而获得一个具有平滑凹陷上表面13a的底电极13。如图2C所示，底电极13的凹陷上表面13a和绝缘层11的第二部份112的倾斜上表面112a形成了一连续的表面轮廓，据此可有效增进存储器操作时后阶段的电场均匀度，因而使存储器结构具有更良好的电性表现。
再者，如图2C所示的一垂直距离A0和一最小水平距离B0可根据实际应用时的条件而定。于一实施例中，绝缘层11的第一部份111的平坦上表面111a到底电极13的凹陷上表面13a的最低点的垂直距离A0，系在5nm到15nm范围之间(在设置电阻转换层16之前)。于一实施例中，绝缘层11的第一部份111的平坦上表面111a的边缘到底电极13的边缘(或势垒层12的一边缘)的最小水平距离B0，系在30nm到50nm范围之间(在设置电阻转换层16之前)。在工艺中，若垂直距离A0过大，会导致在设置电阻转换层16步骤时氧化不均匀，生成不均匀的电阻转换层16而造成尾位(tails bits)，进而增加位错误率(bit error rate，BER)和影响数据读取的正确性。若最小水平距离B0太长，在设置电阻转换层16步骤时的氧化等离子体将会难以聚集在底电极13处(i.e.在设置电阻转换层时进行了强度不够的氧化工艺)，导致生成不均匀的电阻转换层16，而造成尾位(tails bits)和影响数据读取的正确性。若最小水平距离B0太短，在设置电阻转换层16步骤时的氧化等离子体将会高度地集中在底电极13处而在设置电阻转换层时进行了过强的氧化工艺。过强的氧化工艺将会影响电阻转换层16的质量，且将需要更高的电压来操作具有此电阻转换层的存储器结构之一形成阶段(formingstage)。
之后，进行等离子体氧化步骤(plasma oxidation)以设置电阻转换层16，以及设置顶电极18于电阻转换层16上并覆盖电阻转换层16，如图2D所示。在沉积与定义顶电极之后，例如是进行后续的一互补性氧化金属半导体(CMOS)后端工艺。在进行等离子体氧化步骤时，非常微量的势垒层12会被转换成氧化物，以及后续可能有氧化物重新溅射(re-sputtering)和重新沉积的情况发生。一实施例中，电阻转换层16的厚度系在(但不限制于)2nm到20nm的范围之间。且于等离子体氧化步骤时，部分的底电极13被氧化而形成电阻转换层16。在设置电阻转换层16和顶电极18之后，电阻转换层16的上表面16a连接绝缘层11的第二部份112的倾斜上表面112a，其中电阻转换层16的上表面16a与第二部份112的倾斜上表面112a系形成一连续的表面轮廓(continuous surface profile)。根据实施例的实验结果，可清楚观察到：电阻转换层16的上表面16a与第二部份112的倾斜上表面112a之间并没有明显的高度落差。
再者，于一实施例中，如图2D所示，在设置电阻转换层16之后，绝缘层11的第一部份111的平坦上表面111a到底电极13的凹陷上表面13a的最低点的垂直距离A1，系在7nm到35nm范围之间。于一实施例中，在设置电阻转换层16之后，绝缘层11的第一部份111的平坦上表面111a的边缘到底电极13的边缘(或势垒层12的一边缘)的最小水平距离B1(可能等于最小水平距离B0)，系在30nm到50nm范围之间。
另外，电阻转换层16的材料例如是包括，但不限制于，二氧化硅(SiO2)、氧化铪(HfO2)、氧化钛(TiOx)、氮氧化钛(TiON)、氧化钨(WOx)、氧化钽(Ta2O5)、氧化铝(Al2O3)和其他可应用之材料。而上述该些材料仅为举例的用，而非用以限制本揭露。再者，上述列出的数值仅是其中部分示例，并非限制本揭露的用。相关领域的技艺者当知，实施例中所提出的相关组成物的条件或是组成物之间的距离，例如势垒层12和电阻转换层16的厚度、距离A0、B0、A1、B1等数值，皆可根据实际应用的需求而做适当变化和调整。
图3系简绘本揭露另一实施例的一存储器结构的示意图。请同时参照图1。图3和图1的结构相同，除了增加了一氧离子贮藏层(oxygen ion reservoir layer)19。图3和图1中相同和/或相似元件系沿用相同和/或相似标号，且相同元件/层的构型、制法与各层功能在此不再赘述。如图3所示，存储器结构1’中，一氧离子贮藏层19可选择性地设置于顶电极18和电阻转换层16之间，以提供氧而可增进元件的电阻转换功能。于一实施例中，氧离子贮藏层19的材料例如是，但不限制是，氧化钛(TiOx)、氮氧化钛(TiON)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化钽(Ta2O5)和其他可应用的材料。
有许多应用态样可将实施例的存储器结构设置于一半导体元件。以下其提出其中两种应用态样作说明，但本揭露的应用并不限于此。图4系简绘根据本揭露的一应用中，一半导体元件包括实施例的存储器结构与导电接触(contact)相关的示意图。图5系简绘根据本揭露的另一应用中，一半导体元件包括实施例的存储器结构与导孔(via)相关的示意图。请参照图1、图4、图5。
如图4、图5所示的应用中，半导体元件包括一晶体管T设置于基板10上、一层间介电层ILD设置于基板10上并覆盖晶体管T、一内联机结构(interconnection structure)20设置于基板上方10例如是设置层间介电层ILD上、一保护层(passivation layer)PL设置于内联机结构20上、以及实施例的一存储器结构(如图1所示的存储器结构1或图3所示的存储器结构1’)。根据应用实施例存储器结构的态样，存储器结构可设置于保护层PL和晶体管T之间。如图4、图5所示，晶体管T包括一栅极G、一源极区域S和一漏极区域D。至少两个导电接触42(conductive contacts)形成于层间介电层ILD内并电性连接至晶体管T的源极区域S和漏极区域D。再者，内联机结构20包括复数层内联机层(interconnect layers)分别形成于复数层金属间介电层IMD中。举例而言，内联机层包括数个导孔(vias)和数层金属线(metal lines)，例如第一金属线ML1、第一导孔V1、第二金属线ML2、第二导孔V2和第三金属线ML3。
如图4所示，两个导电接触42其中之一为实施例的存储器结构的一部份，其中如前述内容中埋置存储器结构的底电极13的绝缘层11为层间介电层ILD。
于另一种应用态样，如图5所示，其中一个导孔，例如是第一导孔V1或第二导孔V2，为实施例存储器结构的一部份，其中如前述内容中埋置存储器结构的底电极13的绝缘层11为其中一层金属间介电层IMD。虽然图式中的内联机结构20仅绘示两层金属间介电层IMD(例如包括两个导孔V1-V2和三层金属线ML1-ML3)，且图式中(图5)绘示实施例的存储器结构系与第一导孔V1相关，但本揭露并不以此为限。金属间介电层IMD、导孔和金属线层的数目，皆可根据实际应用情况而定，且实施例存储器结构的位置亦可做适当变化和调整，以符合实际应用的需求(例如可以与其他如V2,V3,V4,..等其他导孔相关)。
一般而言，保护层PL会包括氢离子(hydrogen ions，H+)。氢离子(H+)(从保护层PL迁移出来)会引起电阻转换层16内电阻丝的毁坏(filament rupture)而造成存储器保存性损失(retention loss)。对图4所示的半导体元件而言，在保护层PL到实施例存储器结构(ex:ReRAM)之间系有一较长的距离，如此可减少保护层PL的氢离子到达电阻转换层16的机率。因此，如图4所示的存储器结构设置于导电接触42上可增进存储器的保存特性。
对图5所示的半导体元件而言，实施例存储器结构(ex:ReRAM)设置于导孔上(例如设置在V1或V2或其他等导孔上)则可减少热积存效应(thermal budget effect)对存储器结构的影响，进而获得一高质量的电阻转换层16而增进存储器的耐受特性(endurancecharacteristic)。
综合上述，实施例的存储器结构中，系设置具有一凹陷上表面(concave topsurface)13a的底电极13，且此凹陷上表面13a系低于绝缘层11的上表面(例如是第一部份111的平坦上表面111a)。再者，根据实施例的设计，底电极13的凹陷上表面13a可与绝缘层11和底电极13之间接口的一上边缘(upper edge of an interface)121构成一连续的表面轮廓(continuous surface profile)。实施例的存储器结构可以有效增进其电子特性。再者，应用实施例存储器结构的半导体元件的稳定度和电性表现亦可有效提升。
其他实施例，例如元件的已知构件有不同的设置与排列等，亦可能可以应用，系视应用时的实际需求与条件而可作适当的调整或变化。因此，说明书与图式中所示的结构仅作说明的用，并非用以限制本揭露欲保护的范围。另外，相关技艺者当知，实施例中构成部件的形状和位置亦并不限于图标所绘的态样，亦是根据实际应用时的需求和/或制造步骤在不悖离本揭露的精神的情况下而可作相应调整。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种具一存储器结构的半导体元件，该存储器结构包括：
一绝缘层，设置于一基板上方；
一底电极(bottom electrode)，埋置于该绝缘层中，该底电极具有一凹陷上表面(concave top surface)低于该绝缘层的一平坦上表面(flat upper surface)；
一电阻转换层(resistance switching layer)，设置于该底电极上；和
一顶电极(top electrode)，设置于该电阻转换层上并覆盖该电阻转换层。
2.根据权利要求1所述的半导体元件，其中该绝缘层包括：
一第一部份(first portion)，具有该平坦上表面平行于该基板；和
一第二部份(second portion)，连接该第一部份，且该第二部份具有一倾斜上表面(inclined upper surface)，
其中该绝缘层的该第二部份的该倾斜上表面是朝向该顶电极和该电阻转换层而向下地倾斜，其中该底电极被该绝缘层的该第二部份包围，且该底电极的该凹陷上表面系低于该绝缘层的该第一部份的该平坦上表面。
3.根据权利要求2所述的半导体元件，其中该电阻转换层的一上表面系连接该绝缘层的该第二部份的该倾斜上表面，且该电阻转换层的该上表面与该第二部份的该倾斜上表面构成一连续的表面轮廓(continuous surface profile)。
4.根据权利要求2所述的半导体元件，其中该电阻转换层的一上表面系相距隔开于该绝缘层的该第一部份的该平坦上表面。
5.根据权利要求2所述的半导体元件，其中该电阻转换层的一上表面系低于该绝缘层的该第一部份的该平坦上表面。
6.根据权利要求2所述的半导体元件，其中该底电极的该凹陷上表面系低于该绝缘层的该第二部份的该倾斜上表面。
7.根据权利要求2所述的半导体元件，其中该绝缘层的该第一部份的该平坦上表面到该底电极的该凹陷上表面的最低点的一垂直距离，系在7nm到35nm的范围，其中该绝缘层的该第一部份的该平坦上表面的边缘到该底电极的边缘的一最小水平距离，系在30nm到50nm的范围。
8.一种具存储器结构的半导体元件，包括：
一晶体管，设置于一基板上；
一内联机结构(interconnection structure)，设置于该基板上方；
一保护层(passivation layer)，设置于该内联机结构上；和
该存储器结构，设置于该保护层和该晶体管之间，且该存储器结构包括：
一底电极，埋置于一绝缘层中，该底电极具有一凹陷上表面低于该绝缘层的一平坦上表面；
一电阻转换层，设置于该底电极上；和
一顶电极，设置于该电阻转换层上并覆盖该电阻转换层。
9.根据权利要求8所述的半导体元件，更包括一层间介电(inter-layer dielectric，ILD)层设置于该基板上并覆盖该晶体管，且该内联机结构设置于该层间介电层上，其中至少两个导电接触(conductive contacts)设置于该层间介电层内并电性连接至该晶体管，该内联机结构包括内联机层(interconnect layers)分别埋置于金属间介电(inter-metaldielectric，IMD)层中，
其中前述至少两个导电接触其中之一为该存储器结构的一部份，而埋置该存储器结构的该底电极的该绝缘层为该层间介电层。
10.根据权利要求8所述的半导体元件，更包括一层间介电层设置于该基板上并覆盖该晶体管，且该内联机结构设置于该层间介电层上，其中至少两个导电接触设置于该层间介电层内并电性连接至该晶体管，该内联机结构包括内联机层分别埋置于金属间介电(IMD)层中，且该些内联机层包括导孔(vias)和金属线(metal lines)，其中该些导孔之一为该存储器结构的一部份，而埋置该存储器结构的该底电极的该绝缘层为该些金属间介电层之一。
CN201710014102.2A 2017-01-09 2017-01-09 具一存储器结构的半导体元件 Active CN108288671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710014102.2A CN108288671B (zh) 2017-01-09 2017-01-09 具一存储器结构的半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710014102.2A CN108288671B (zh) 2017-01-09 2017-01-09 具一存储器结构的半导体元件

Publications (2)

Publication Number Publication Date
CN108288671A true CN108288671A (zh) 2018-07-17
CN108288671B CN108288671B (zh) 2021-08-27

Family

ID=62819426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710014102.2A Active CN108288671B (zh) 2017-01-09 2017-01-09 具一存储器结构的半导体元件

Country Status (1)

Country Link
CN (1) CN108288671B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195604A1 (en) * 2003-04-02 2004-10-07 Young-Nam Hwang Phase-change memory devices and methods for forming the same
US20050045915A1 (en) * 2002-10-25 2005-03-03 Se-Ho Lee Phase changeable layers including protruding portions in electrodes thereof and methods of forming same
TW200840026A (en) * 2007-03-29 2008-10-01 Ind Tech Res Inst Resistive random access memory and method for fabricating the same
CN101635331A (zh) * 2008-07-24 2010-01-27 海力士半导体有限公司 电阻式存储器件及其制造方法
CN102024838A (zh) * 2008-02-05 2011-04-20 旺宏电子股份有限公司 一种包含凹陷部位电极的集成电路
US20130001502A1 (en) * 2011-02-21 2013-01-03 Yeon Sik Jung Phase-change memory device, flexible phase-change memory device using insulating nano-dot and manufacturing method for the same
US20140124728A1 (en) * 2012-11-06 2014-05-08 Samsung Electronics Co., Ltd. Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
EP2736088A1 (fr) * 2012-11-27 2014-05-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique de type mémoire
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
CN104425716A (zh) * 2013-09-09 2015-03-18 台湾积体电路制造股份有限公司 电阻式随机存取存储器及其制造方法
CN104518085A (zh) * 2013-09-30 2015-04-15 台湾积体电路制造股份有限公司 具有横向偏移的beva/teva的rram单元结构
US20150295172A1 (en) * 2014-04-14 2015-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM Cell with Bottom Electrode
CN105826346A (zh) * 2015-01-23 2016-08-03 旺宏电子股份有限公司 存储器结构及其制造方法
US20160240776A1 (en) * 2015-02-17 2016-08-18 Macronix International Co., Ltd. Memory device and method for fabricating the same
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045915A1 (en) * 2002-10-25 2005-03-03 Se-Ho Lee Phase changeable layers including protruding portions in electrodes thereof and methods of forming same
US20040195604A1 (en) * 2003-04-02 2004-10-07 Young-Nam Hwang Phase-change memory devices and methods for forming the same
TW200840026A (en) * 2007-03-29 2008-10-01 Ind Tech Res Inst Resistive random access memory and method for fabricating the same
CN102024838A (zh) * 2008-02-05 2011-04-20 旺宏电子股份有限公司 一种包含凹陷部位电极的集成电路
CN101635331A (zh) * 2008-07-24 2010-01-27 海力士半导体有限公司 电阻式存储器件及其制造方法
US20130001502A1 (en) * 2011-02-21 2013-01-03 Yeon Sik Jung Phase-change memory device, flexible phase-change memory device using insulating nano-dot and manufacturing method for the same
US20140124728A1 (en) * 2012-11-06 2014-05-08 Samsung Electronics Co., Ltd. Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
EP2736088A1 (fr) * 2012-11-27 2014-05-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique de type mémoire
CN104425716A (zh) * 2013-09-09 2015-03-18 台湾积体电路制造股份有限公司 电阻式随机存取存储器及其制造方法
CN104518085A (zh) * 2013-09-30 2015-04-15 台湾积体电路制造股份有限公司 具有横向偏移的beva/teva的rram单元结构
US20150295172A1 (en) * 2014-04-14 2015-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM Cell with Bottom Electrode
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
CN105826346A (zh) * 2015-01-23 2016-08-03 旺宏电子股份有限公司 存储器结构及其制造方法
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法
US20160240776A1 (en) * 2015-02-17 2016-08-18 Macronix International Co., Ltd. Memory device and method for fabricating the same

Also Published As

Publication number Publication date
CN108288671B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
CN109786549B (zh) 电阻式随机存取存储器器件
CN106159086B (zh) Rram器件
US8492743B2 (en) Nonvolatile memory device and method of manufacturing the same
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
CN104425715A (zh) 可变电阻存储器结构及其形成方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US20150364681A1 (en) Nonvolatile storage device and method of producing the device
CN105917446A (zh) 在非均质表面上形成金属的方法及并入非均质表面上的金属的结构
US11289647B2 (en) Resistive random access memory device
CN103210491A (zh) 非易失性存储装置的制造方法
CN105206743A (zh) 具有多层器件结构的电阻式随机存取存储器（rram）
US11211555B2 (en) Memory device and a method for forming the memory device
US9859336B1 (en) Semiconductor device including a memory cell structure
US11335730B2 (en) Vertical resistive memory device with embedded selectors
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
JP6201151B2 (ja) 不揮発性記憶装置及びその製造方法
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
US20140158966A1 (en) Variable resistance memory device and method for fabricating the same
US11217747B2 (en) Memory devices and methods of forming memory devices
CN108288671A (zh) 具一存储器结构的半导体元件
CN108134008B (zh) 电阻转换存储器元件及其制造方法
TWI607592B (zh) 具一記憶體結構之半導體元件
US11856875B2 (en) Memory devices and methods for fabricating memory devices
CN112635660B (zh) 非易失性存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant