CN105990518A - 电阻式存储器元件及其制造方法 - Google Patents

Abstract

本发明公开了一种电阻式存储器元件及其制造方法，该电阻式存储器元件包括一底部电极，具有通孔的一图案化介电层形成于底部电极上，一势垒层形成于通孔的侧壁和底表面上为一衬里，一环形金属层形成于势垒层的侧壁和底表面上，以及一环形金属氧化物形成于环形金属层的上表面处。

Description

电阻式存储器元件及其制造方法

技术领域

本发明是有关于一种电阻式存储器元件及其制造方法，且特别是有关于一种具有改良电子特性的电阻式存储器元件及其制造方法。

背景技术

存储器元件，例如非易失性存储器元件，一般是设计为，当存储器元件失去或移除电源后仍能保存数据状态的完整性。目前业界已有许多不同型态的非易失性存储器元件被提出。不过相关业者仍不断研发新的设计或是结合现有技术，进行存储单元平面的叠层以达到具有更高储存容量的存储器元件的结构。例如已有一些三维叠层与非门(NAND)型闪存结构被提出。

可变电阻式存储器(Resistive random-access memory，RRAM或ReRAM)是非易失性存储器的其中一种型态。电阻式存储器由于其简单的金属-绝缘物-金属(Metal-Insulator-Metal，MIM)的结构和有前途的可扩展性而受到许多注目。根据介电材料的不同种类，从钙钛矿(perovskites)到过渡金属氧化物到硫属化合物(chalcogenides)，不同形式的可变电阻式存储器已经被揭露。然而，传统的电阻式存储器元件在进行制造程序的填充步骤时，仍会产生接缝(seams)和空孔(voids)等缺陷于金属层中。图1是绘示一种具有缺陷的传统电阻式存储器元件的一部分。如图1所示，具有通孔的一图案化介电层12是形成于一底部电极11上，一势垒层13沿着图案化介电层12的通孔的侧壁和底表面形成，和一金属层14填满通孔，之后再进行研磨和氧化工艺以形成金属氧化物做为电阻式存储器元件的存储器层。在传统的金属填充步骤中，很容易在金属层14中产生接缝14a和空孔14b等缺陷，特别是在金属层14的中央部分最容易产生。接缝14a和/或空孔14b等缺陷会造成金属层14内部的较弱区域(weaker region)(例如，产生接缝的区域比起金属层14的其他区域更容易被氧化)，氧化工艺之后较弱区域的电阻值将产生变异，因而降低电阻式存储器元件的电子特性的可靠度。

因此，相关业者无不希望可以研发和制造出一种兼具可靠结构和优异电子特性的电阻式存储器元件。

发明内容

本发明是有关于一种电阻式存储器元件及其制造方法。实施例的电阻式存储器元件提供了一种简单又可靠的结构以缩小接触孔的尺寸(即，环形金属氧化物)，并大幅增进存储器元件的电子特性。

根据一实施例，是提出一种电阻式存储器元件，包括一底部电极，具有通孔的一图案化介电层形成于底部电极上，一势垒层形成于通孔的侧壁和底表面上为一衬里，一环形金属层形成于势垒层的侧壁和底表面上，以及一环形金属氧化物形成于环形金属层的上表面处。

根据实施例，是提出一种电阻式存储器元件的制造方法，包括：提供一底部电极，形成具有通孔的一图案化介电层于底部电极上，形成一势垒层于通孔侧壁和底表面上为一衬里，形成一环形金属层于势垒层的侧壁和底表面上，以及形成一环形金属氧化物于环形金属层的上表面处。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。然而，本发明的保护范围当视随附的权利要求范围所界定的为准。

附图说明

图1是绘示一种具有缺陷的传统电阻式存储器元件的一部分。

图2A是根据本发明一实施例的一电阻式存储器元件的剖面示意图。

图2B是根据本发明一实施例的一电阻式存储器元件的上视图。

图3A显示一种传统电阻式存储器元件的操作，包括初次形成、设定和复位的过程。

图3B显示一实施例的一电阻式存储器元件的操作，包括初次形成、设定和复位的过程。

图4显示相关实验中以RTO进行氧化工艺的传统和实施例的电阻式存储器元件的起始电阻。

图5为形成过程中实施例的电阻式存储器元件的形成电压与起始电阻的关系曲线图，其中环形金属氧化物以不同RTO工艺温度形成。

图6显示一种实施例的电阻式存储器元件的初次形成、设定和复位)的模拟操作，其中操作条件为5V/500μA。

图7A至图7F绘示本发明一实施例的电阻式存储器元件的第一种制造方法。

图8A至图8F绘示本发明一实施例的电阻式存储器元件的第二种制造方法。

【符号说明】

2：电阻式存储器元件

11、21、71：底部电极

12、22、72：图案化介电层

22t、72t：图案化介电层的上表面

13、23、73、73’、73”：势垒层

23s、73s：势垒层的侧壁

23b、73b：势垒层的底表面

23t、73t：势垒层的上表面

14：金属层

14a：接缝

14b：空孔

24、74、74’、74”：环形金属层

24t、74t：环形金属层的上表面

25、75：环形金属氧化物

26、74h：孔洞

27：中间层

72v：通孔

77：势垒氧化物

78：导电氧化物

Vs：通孔的侧壁

Vb：通孔的底表面

IL、IL'：绝缘层

ML：导体

ML’、ML”：导电层

具体实施方式

本发明的实施例是提出一种电阻式存储器元件及其制造方法。实施例的电阻式存储器元件可以广泛地被应用于各种电阻式存储器(例如可变电阻式存储器，ReRAM)阵列。根据实施例，电阻式存储器元件提供了一种简单又可靠的结构以缩小接触孔的尺寸(即，环形金属氧化物)，并增进了电阻式存储器元件的电子特性。再者，实施例的电阻式存储器元件显示了高起始电阻(high initial resistance)，代表了实施例是具有良好且均匀的氧化物。

须注意的是，本发明并非显示出所有可能的实施例，未于本发明提出的其他实施态样也可能可以应用。再者，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用，而非作为限缩本发明保护范围之用。另外，实施例中的叙述，例如细部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本发明欲保护的范围做限缩。实施例的步骤和结构各元素的细节可在不脱离本发明的精神和范围内根据实际应用工艺的需要而加以变化与修饰。

图2A是根据本发明一实施例的一电阻式存储器元件的剖面示意图。图2B是根据本发明一实施例的一电阻式存储器元件的上视图。如图2A和图2B所示，一电阻式存储器元件2包括一底部电极(bottom electrode)21，一图案化介电层22形成于底部电极21上且具有一通孔(via)，一势垒层23形成于通孔的侧壁Vs和底表面Vb上如一衬里，一环形金属层(ring-shapedmetal layer)24形成于势垒层23的侧壁23s和底表面23b上，和一环形金属氧化物(ring-shaped metal oxide)25形成于环形金属层24的上表面24t处。

根据实施例，形成于环形金属层24的上表面24t处的环形金属氧化物定义出一孔洞26，一中间层(a medium layer)27例如一绝缘物(insulation)或一导电层(conductive layer)填满孔洞26(其制法详述于后)。一实施例中，一上电极(未绘示)可形成于环形金属氧化物25上，其中上电极和环形金属氧化物25产生一自整流特性(self-rectified property)。

一实施例中，势垒层23的上表面23t是低于图案化介电层22的上表面22t。一实施例中，环形金属层24的上表面24t是低于图案化介电层22的上表面22t。一实施例中，环形金属层24的上表面24t是实质上齐平于图案化介电层22的上表面22t(如图2A所示)，或稍微高过于图案化介电层22的上表面22t。

注意的是，电阻式存储器元件的细部结构可能根据实际应用的制作程序而稍加变化与修饰。图2A的结构仅绘示其中一种实施例，而结构中的一些元素可能存在但未显示于图2A中。举例而言，电阻式存储器元件可更包括一势垒氧化物(barrier oxide，例如氧化钛TiOx)(未绘示于图2A)，在氧化工艺后势垒氧化物系形成于势垒层23的上表面23t。

实施例的底部电极21是以一导电材料制作，例如金属或半导体材料。可制作底部电极21的金属例如是镱(Yb)、铽(Tb)、钇(Y)、镧(La)、钪(Sc)、铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、(钛(Ti)、铌(Nb)、铬(Cr)、钒(V)、锌(Zn)、钨(W)、钼(Mo)、铜(Cu)、铼(Re)、钌(Ru)、钴(Co)、镍(Ni)、铑(Rh)、钯(Pd)、铂(Pt)等，但本发明并不仅限于此。一实施例中，底部电极21例如一层硅化钨(tungsten silicide，WSix)沉积于一半导体层上例如N+多晶硅或P+多晶硅，以避免硅化钨层剥落。根据一实施例，图案化介电层22包括氧化物(例如二氧化硅)或氮化物。根据实施例，环形金属层24例如是，但不限制是，包括钨(W)、硅化钨(WSi)、钛(Ti)、氮化钛(TiN)、铪(Hf)、铝(Al)、硅化钴(CoSi)、硅化镍(NiSi)、铜(Cu)、锆(Zr)、铌(Nb)、钽(Ta)或其他适合的材料。根据一实施例，环形金属氧化物25例如是，但不限制是，包括氧化钨(WOx)、硅氧化钨(WSiOx、WxSiyOz或WSixOy)、硅氧化钴(CoxSiyOz)、硅氧化氮(NixSiyOz)、氧化钛(TiOx)、氧化镍(NiOx)、氧化铝(AlOx)、氧化铜(CuOx)、氧化锆(ZrOx)、氧化铌(NbOx)、氧化钽(TaOx)、氮氧化钛(TiNO)或其他适合的材料。上述列举的材料仅为说明之用，实施例中各元素的材料可根据实际应用所需而作相应调整与变化。

再者，环形金属层24可利用化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(AtomicLayer Deposition，ALD)、溅射工艺、或其他适合的工艺形成。一实施例中，环形金属层24的厚度Tm是在约数十到数百的范围内。再者，环形金属氧化物25可利用快速热氧化(rapid thermal oxidation，RTO)、湿法化学氧化(wet chemical oxidation)、等离子体电解氧化(plasma electrolyticoxidation，PEO)或其他适合的工艺形成。一实施例中，环形金属氧化物25的厚度Tmo是在约到的范围内。

根据本发明，实施例的电阻式存储器元件具有可靠的结构和改良的电子特性。以一具有氧化钨(WOx)的金属氧化层(i.e存储器层)的可变电阻式存储器(ReRAM)为例。图3A显示一种传统电阻式存储器元件的操作，包括初次形成(Forming)、设定(SET)和复位(RESET)的过程。图3B显示一实施例的一电阻式存储器元件的操作，包括初次形成(Forming)、设定(SET)和复位(RESET)的过程。请同时参照图3A和图3B。图3A和图3B中，可变电阻式存储器(ReRAM)包括氧化钨(WOx)为金属氧化层(i.e.存储器层)是提供以做为测试，以比较特性之用。传统的电阻式存储器元件(即，如图1所示的金属层14完全填满势垒层13的通孔，和成长的金属氧化层完全覆盖金属层14的上方)。初次形成过程(Forming processes)的一起始电阻(initial resistance)非常低(例如，约1K至10K欧姆)，而需要较高的一起始电流(例如，约3毫安至6毫安)以将低的起始电阻拉至一较高的电阻以进行操作。

如图3B所示，实施例的电阻式存储器元件(如，一环形WOx ReRAM)可以经由施加一正电流而到达复位状态(RESET state)，其中在操作时是从一低阻值提高至一高阻值。而且，实施例的电阻式存储器元件也可以经由施加一负电流而到达设定状态(SET state)，其中在操作时是从一高阻值降低至一低阻值。再者，实施例的电阻式存储器元件显示一高的起始电阻(例如，约1兆欧姆(mega ohm)到1千兆欧姆(giga ohm)的范围内)，代表电阻式存储器具有良好和均匀的氧化物。再者，实施例的电阻式存储器元件仅需要较低的一起始电流(例如，约0.4毫安至0.6毫安)以进行操作。

和传统的电阻式存储器元件(如：图3A的WOx ReRAM)相较，实施例的电阻式存储器元件也可以成功进行设定过程(SET process)和复位过程(RESETprocess)的操作，但在形成过程(Forming processes)显示了一较高的起始电阻，且较低的电流就能操作。再者，没有接缝和/或空孔等缺陷会在实施例的电阻式存储器元件的金属层中产生，因而可避免发生如传统电阻式存储器元件的电阻值变异的问题。因此，实施例的电阻式存储器元件的电子特性和操作稳定度都可大幅增加。以下表1系列出传统和实施例的电阻式存储器元件的其中一组实验数据。

表1

另外，实施例的电阻式存储器元件更具有可控制的起始电阻，其起始电阻值系随氧化工艺的温度而改变。若环形金属层24的氧化是以快速热氧化(RTO)工艺进行。根据实验结果可观察到：具有环形金属层和环形金属氧化物的实施例的电阻式存储器元件(例如环形WOx ReRAM)，根据RTO的工艺温度系表现出更敏感的工艺窗口(sensitive window)和可控制的起始电阻。

图4显示相关实验中以RTO进行氧化工艺的传统和实施例的电阻式存储器元件的起始电阻。图4中，曲线(1)和(2)代表实施例的电阻式存储器元件中分别以400℃和500℃形成环形金属氧化物25，且曲线(1)和(2)的起始电阻有明显的区别。图4中，曲线(3)和(4)代表传统电阻式存储器元件中分别以400℃和500℃形成金属氧化物，两者所呈现的起始电阻几乎没有差异。

图5为形成过程中实施例的电阻式存储器元件的形成电压(formingvoltages)与起始电阻的关系曲线图，其中环形金属氧化物以不同RTO工艺温度形成。图5中，曲线(5)代表实施例的电阻式存储器元件具有以400℃的RTO工艺温度形成的环形金属氧化物25，其相应于形成电压的起始电阻(Rin)约为8.25×10⁷Ω。曲线(6)代表实施例的电阻式存储器元件具有以450℃的RTO工艺温度形成的环形金属氧化物25，其相应于形成电压的起始电阻(Rin)约为的5.4×10^sΩ。曲线(7)代表实施例的电阻式存储器元件具有以500℃的RTO工艺温度形成的环形金属氧化物25，其相应于形成电压的起始电阻(Rin)约为1.63×10⁹Ω。根据实验结果，实施例的电阻式存储器元件的起始电阻是随形成环形金属氧化物25的氧化工艺的温度变化而相应地改变。再者，如图5所示，形成电压是随起始电阻的提高而增加。即起始电阻越高，形成电压亦越高。注意此处实验所提出的RTO工艺温度仅为例示，并非限制之用。其他适当的RTO工艺温度亦可选择做为实施例的氧化工艺温度。一实施例中，环形金属氧化物25可经由氧化工艺温度在400℃到600℃之间的一氧化工艺而形成。

当实施例的电阻式存储器元件应用至一实际阵列结构，结构的电子特性将可被明显改善。图6显示一种实施例的电阻式存储器元件的初次形成(Forming)、设定(SET)和复位(RESET)的模拟操作，其中操作条件为5V/500μA(ECL实验数据)。如图6所示，形成状态(Forming state)、设定状态(SET state)和复位状态(RESET state)可以明显的区分。当实施例的电阻式存储器元件应用至1T1R(1晶体管，1电阻)阵列，由于实施例电阻式存储器元件改良的结构，使整体阵列可呈现更多优异的电子特性。

以下是提出两种可应用的实施例电阻式存储器元件(具有环形存储器层)的制造方法作举例说明，但仅为例示之用，本发明并不仅限于此两种制法。

图7A至图7F绘示本发明一实施例的电阻式存储器元件的第一种制造方法。如图7A所示，具有一通孔72v的一图案化介电层72是形成于一底部电极71上，且一势垒层73(例如TiN)沉积于图案化介电层72上并形成于通孔72v的侧壁Vs和底表面Vb上如同一衬里。如图7B所示，一环形金属层(例如钨)74沉积于势垒层73的侧壁73s和底表面73b上(通过CVD、PVD、ALD、溅射或其他适合工艺)，其中环形金属层74定义出一孔洞74h。如图7C所示，一绝缘层(如一介电层，材料例如是氧化物)IL是沉积于环形金属层74上并填满孔洞74h。如图7D所示，对绝缘层IL、环形金属层74和势垒层73进行平坦化，例如利用化学机械研磨(CMP)，以形成绝缘物IL'。如图7E所示，之后回蚀势垒层73’(亦可选择性地回蚀绝缘物IL')。如图7F所示，通过一氧化工艺(例如RTO、湿法化学氧化、等离子体电解氧化或其他适合工艺)以氧化环形金属层74’，进而形成环形金属氧化物75于环形金属层74”的上表面74t处。

根据图7A至图7F所例示的制造方法，一势垒氧化物(barrier oxide)(例如TiOx)77亦于氧化工艺时形成于势垒层73”的上表面73t处(图7F)，其中势垒氧化物77和环形金属氧化物75是同时形成。一实施例中，氧化工艺后的绝缘物IL'的上表面高于环形金属层74”的上表面74t。再者，一实施例中，图案化介电层72的上表面72t高于势垒层73”的上表面73t，亦高于环形金属层74”的上表面74t。

图8A至图8F绘示本发明一实施例的电阻式存储器元件的第二种制造方法。图8A至图8F中与图7A至图7F相同和/或相似元件是沿用相同和/或相似标号。如图8A所示(同图7A)，具有一通孔72v的一图案化介电层72是形成于一底部电极71上，且一势垒层73(例如TiN)沉积于图案化介电层72上并形成于通孔72v的侧壁Vs和底表面Vb上如同一衬里。如图8B所示(同图7B)，一环形金属层(例如钨)74沉积于势垒层73的侧壁73s和底表面73b上(通过CVD、PVD、ALD、溅射或其他适合工艺)，其中环形金属层74定义出一孔洞74h。

如图8C所示，一导体(如一金属层)ML是沉积于环形金属层74上并填满孔洞74h。如图8D所示，对导体ML、环形金属层74和势垒层73进行平坦化，例如利用化学机械研磨(CMP)，以形成一导电层ML'。如图8E所示，之后回蚀势垒层73’和导电层ML'。如图8F所示，通过一氧化工艺(例如RTO、湿法化学氧化、等离子体电解氧化或其他适合工艺)以氧化环形金属层74’，进而形成环形金属氧化物75于环形金属层74”的上表面74t处，并同时形成一导电氧化物78于导电层ML”的上表面。根据图8A至图8F所例示的制造方法，一势垒氧化物(barrier oxide)(例如TiOx)77亦于氧化工艺时形成于势垒层73”的上表面73t处(图8F)，其中势垒氧化物77、环形金属氧化物75和导电氧化物78是同时形成。一实施例中，氧化工艺后之导电层ML”的上表面高于环形金属层74”的上表面74t。再者，一实施例中，图案化介电层72的上表面72t高于势垒层73”的上表面73t，亦高于环形金属层74”的上表面74t，也高于导电层ML”的上表面。

根据上述实施例，实施例的电阻式存储器元件可以广泛地被应用于各种电阻式存储器(例如可变电阻式存储器，ReRAM)阵列。根据实施例，电阻式存储器元件提供了一种简单又可靠的结构以缩小接触孔的尺寸(即，环形金属氧化物)，且亦增进了电阻式存储器元件的电子特性。例如，没有接缝和/或空孔等缺陷会在实施例的电阻式存储器元件的金属层中产生，且可以获得一更高(且可控制的)起始电阻(Rin)。实施例的电阻式存储器元件的起始电阻可通过变化氧化工艺的温度而作相应调整与控制。再者，形成电压系随起始电阻(Rin)的提高而增加(即起始电阻越高，形成电压亦越高)。另外，实施例的电阻式存储器元件的制造方法提供了简单的制作流程，且采用非耗时亦非昂贵的程序，在制作上适合量产。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种电阻式存储器元件，至少包括：

一底部电极(bottom electrode)；

一图案化介电层具有一通孔(via)，该图案化介电层形成于该底部电极上；

一势垒层，形成于该通孔的侧壁和一底表面上作为一衬里；

一环形金属层(ring-shaped metal layer)形成于该势垒层的侧壁和一底表面上；和

一环形金属氧化物(ring-shaped metal oxide)形成于该环形金属层的一上表面处。

2.根据权利要求1所述的电阻式存储器元件，更包括一势垒氧化物(barrier oxide)形成于该势垒层的一上表面处。

3.根据权利要求1所述的电阻式存储器元件，其中该环形金属层定义一孔洞于该通孔中，且一中间层(a medium layer)填满该孔洞。

4.根据权利要求1所述的电阻式存储器元件，其中该导电层和该势垒层包括相同材料。

5.一种电阻式存储器元件的制造方法，至少包括：

提供一底部电极(bottom electrode)；

形成一图案化介电层于该底部电极上，该图案化介电层具有一通孔(via)；

形成一势垒层于该通孔的侧壁和一底表面上作为一衬里；

形成一环形金属层(ring-shaped metal layer)于该势垒层的侧壁和一底表面上；和

形成一环形金属氧化物(ring-shaped metal oxide)于该环形金属层的一上表面处。

6.根据权利要求5所述的制造方法，其中该环形金属层定义一孔洞于该通孔中，且该方法更包括填充一中间层(a medium layer)于该孔洞。

7.根据权利要求6所述的制造方法，其中该中间层为一绝缘物(insulation)，且填充该绝缘物于该孔洞的步骤包括：

沉积一绝缘层于该环形金属层上并填满该孔洞；和

平坦化该绝缘层、该环形金属层和该势垒层，而形成该绝缘物。

8.根据权利要求7所述的制造方法，更包括：

回蚀该势垒层的上表面；和

通过氧化该环形金属层而形成该环形金属氧化物；

其中，氧化后该绝缘物的一上表面高于该环形金属层的该上表面。

9.根据权利要求8所述的制造方法，更包括：

通过氧化以形成一势垒氧化物(barrier oxide)于该势垒层的该上表面处，

其中该势垒氧化物和该环形金属氧化物是同时形成。

10.根据权利要求6所述的制造方法，其中该中间层为一导电层(conductive layer)，且填充该导电层于该孔洞的步骤包括：

沉积一导体于该环形金属层上并填满该孔洞；和

平坦化该导体、该环形金属层和该势垒层，而形成该导电层。