TWI555247B - 記憶體結構及其製造方法 - Google Patents

記憶體結構及其製造方法 Download PDF

Info

Publication number
TWI555247B
TWI555247B TW104117896A TW104117896A TWI555247B TW I555247 B TWI555247 B TW I555247B TW 104117896 A TW104117896 A TW 104117896A TW 104117896 A TW104117896 A TW 104117896A TW I555247 B TWI555247 B TW I555247B
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
memory
barrier layer
memory structure
Prior art date
Application number
TW104117896A
Other languages
English (en)
Other versions
TW201628225A (zh
Inventor
林昱佑
李峰旻
盧建宏
曾欽義
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201628225A publication Critical patent/TW201628225A/zh
Application granted granted Critical
Publication of TWI555247B publication Critical patent/TWI555247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Description

記憶體結構及其製造方法
本發明是有關於一種記憶體結構及其製造方法，且特別是有關於一種可變電阻式記憶體(Resistive random-access memory，ReRAM)結構及其製作方法。
隨著半導體技術的發展，各式半導體元件不斷推陳出新。舉例來說，記憶體、電晶體、二極體等元件已廣泛使用於各式電子裝置中。在記憶體技術的發展中，研究人員不斷的進行各種類型的研發與改善，其中可變電阻式記憶體為其中的一種類型。
可變電阻式記憶體係利用記憶元件電阻的大小來作為資訊儲存狀態的判讀依據，不論在元件密度(device density)、電力消耗、程式化/抹除速度或三維空間堆疊特性上，都有更佳的表現。
為了縮小記憶體的尺寸，一般來說需要更小的接觸 尺寸(contact size)以及平坦的接觸表面(contact surface)。然而，傳統的蝕刻方式可能無法達到上述目標。
本發明係有關於一種可變電阻式記憶體結構及其製作方法。利用兩步驟(或多步驟)的蝕刻製程，使接觸表面有更佳的均勻性，並製造出具有較小的接觸尺寸的記憶體結構。
根據本發明，提出一種記憶體結構，包括一絕緣層、一第一電極層以及一第一阻障層。絕緣層具有一凹室。第一電極層形成於凹室內，且第一電極層具有一第一上表面。第一阻障層形成於絕緣層與第一電極層之間，且第一阻障層具有一第二上表面。第二上表面低於第一上表面，且第一上表面與第二上表面皆低於凹室的一開口。
根據本發明，提出一種記憶體結構，包括一絕緣層、一第一電極層以及一第一阻障層。絕緣層具有一凹室。第一電極層形成於凹室內，且第一電極層具有一第一上表面。第一阻障層形成於絕緣層與第一電極層之間，且第一阻障層具有一第二上表面。第一上表面與第二上表面皆低於凹室的一開口，且第一上表面之面積為該開口之面積的85~99%。
根據本發明，提出一種記憶體結構的製造方法，包括以下步驟。形成一絕緣層，絕緣層具有一凹室。形成一第一電極層與一第一阻障層於凹室內，第一阻障層位於絕緣層與第一電 極層之間。蝕刻第一電極層至一第一預定高度。蝕刻第一阻障層至一第二預定高度。第二預定高度低於第一預定高度。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧記憶體結構
10‧‧‧絕緣層
101‧‧‧凹室
102‧‧‧開口
10a、10b‧‧‧絕緣層靠近開口的角落
21‧‧‧第一電極層
21a‧‧‧第一上表面
22、22’‧‧‧第二電極層
23‧‧‧第三電極層
31‧‧‧第一阻障層
31a‧‧‧第二上表面
32‧‧‧第二阻障層
40‧‧‧間隙壁
50、50’‧‧‧記憶體層
A1、A2‧‧‧接觸區
D1、D2‧‧‧方向
H21‧‧‧第一上表面的高度
H31‧‧‧第二上表面的高度
P1‧‧‧第一預定高度
P2‧‧‧第二預定高度
X、Y‧‧‧坐標軸
第1圖繪示本發明實施例之記憶體結構的部分剖面圖。
第2A~2G圖繪示依照本發明一實施例之記憶體結構之製造方法的流程圖。
以下係參照所附圖式詳細敘述本發明之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製，因此並非作為限縮本發明保護範圍之用。
第1圖繪示本發明實施例之記憶體結構100的部分剖面圖。如第1圖所示，記憶體結構100包括一絕緣層10、一第一電極層21以及一第一阻障層31。絕緣層10具有一凹室101。第一電極層21形成於凹室101內，且第一電極層21具有一第一上表面21a。第一阻障層31形成於絕緣層10與第一電極層21之間，且第一阻障層31具有一第二上表面31a。
在本發明實施例中，第二上表面31a低於第一上表面21a。 也就是說，在Y方向上，第一電極層21之第一上表面21a的高度H21高於第一阻障層31之第二上表面31a的高度H31。如第1圖所示，第一上表面21a與第二上表面31a皆低於凹室101的開口102。此外，第一上表面21a之面積為開口102之面積的85~99%。
要注意的是，由於第一電極層21之第一上表面21a並非完全平坦的平面，在此，第一上表面21a的高度H21係定義為第一上表面21a上各點的平均高度。類似地，第二上表面31a的高度H31係定義為第二上表面31a上各點的平均高度。
第2A~2G圖繪示依照本發明一實施例之記憶體結構100之製造方法的流程圖。如第2A圖所示，形成一絕緣層10，絕緣層10具有一凹室101，凹室101具有一開口102。如第2B圖所示，形成一第一電極層21與一第一阻障層31於凹室101內，第一阻障層31位於絕緣層10與第一電極層21之間。
在一實施例中，第一電極層21可藉由沉積製程，例如低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition，LPCVD)製程，或其他合適的製程製作而成。第一電極層21的材料可包括銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)及其他可能的金屬或非金屬導電材料。在本實施例之中，第一電極層21的材料例如為鎢。
此外，第一阻障層31亦可藉由沉積製程，例如低壓化學氣相沉積製程製作而成。第一阻障層31的材料可為導電材料，例如氮化鈦(titanium nitride,TiN)或氮化鉭(tantalum nitride,TaN)。這些導電材料的蝕刻速率與第一電極層21之導電材料(例如為鎢)及二氧化矽(SiO2)不 同。
接著，蝕刻第一電極層21與第一阻障層31。在本發明實施例中，係使用兩步驟(或多步驟)蝕刻製程。首先，如第2C圖所示，蝕刻第一電極層21至一第一預定高度P1。在此，蝕刻第一電極層21所使用的氣體例如包括六氟化硫(sulfur hexafluoride,SF6)與氮氣(N2)。舉例來說，係於20mtorr壓力、200W之電力條件下，以65sccm(standard cubic centimeter per minute)的流量通過六氟化硫，以20sccm的流量通過氮氣，並持續30~60秒。由於蝕刻氣體對於第一電極層21與第一阻障層31具有高度選擇性，在蝕刻第一電極層21時，第一阻障層31係被維持，可作為絕緣層10的一保護層。
接著，如第2D圖所示，蝕刻第一阻障層31至一第二預定高度P2，即形成記憶體結構100。在本實施例中，第二預定高度P2低於第一預定高度P1，使得第一電極層21之第一上表面21a的高度H21高於第一阻障層31之第二上表面31a的高度H31(如第1圖所示)。
在此，蝕刻第一阻障層31所使用的氣體例如包括氯氣(Cl2)及氬氣(Ar)。舉例來說，係於5mt氣壓、300W電力條件下，以30sccm通過氯氣、85sccm通過氬氣，並持續60秒。也就是說，蝕刻第一阻障層31的壓力大於蝕刻第一電極層21的壓力，且蝕刻氣體也與蝕刻第一電極層21時不同。由於在此階段使用的蝕刻氣體對於第一阻障層31與第一電極層21，以及第一阻障層31與絕緣層10具有高度選擇性，在蝕刻第一阻障層31時，絕緣層10可被維持，使得絕緣層10靠近開口102的角落10a、10b可維持陡峭(sharp)。
因此，藉由兩步驟(或多步驟)蝕刻製程，可維持開口102的大小，不會造成開口102在蝕刻製程中變得更大，使得第一電極層21之第一上表面21a之面積可為開口102之面積的85~99%。也就是說，更容易在記憶體結構100中達成更小的接觸尺寸。
此外，在兩步驟(或多步驟)蝕刻製程中，係降低第一電極層21與第一阻障層31的蝕刻速率(etching rate)，可增加時蝕刻的控制性(controllability)以及達成平坦的接觸表面。
在傳統的蝕刻製程中，係採用單一步驟，也就是說，第一電極層21與第一阻障層31係同時被蝕刻。在此蝕刻步驟中，採用的蝕刻氣體以及壓力皆與本發明實施例不同。利用傳統蝕刻製程所形成的記憶體結構，由於無法以第一阻障層31作為絕緣層10的保護層，因此，絕緣層10也會同時被蝕刻，使得絕緣層10靠近開口102的角落10a、10b變圓(rounding)，也就是說，開口102在蝕刻製程中會變得更大，使得第一電極層21之第一上表面21a之面積小於開口102之面積的85%，不利於形成較小的接觸尺寸。
再者，於第2D圖蝕刻第一阻障層31的步驟中，由於採用的蝕刻氣體與傳統製程不同，壓力較傳統製程更大，使得水平蝕刻(例如沿著第2D圖中的方向D1、D2)速率較傳統製程更大，可更有效地清除第二預定高度P2上方，位於絕緣層10之側壁上的第一阻障層31。
如第2E圖所示，可形成一間隙壁40覆蓋第一阻障層31之第二上表面31a與部分第一電極層21之第一上表面21a。在此，間隙壁40可於第一上表面21a定義出一接觸區A1。
在一實施例中，間隙壁40可藉由沉積製程，例如低壓化學氣相沉積製程製作而成。間隙壁40的材料可例如為氮化矽(silicon nitride,SiN)、氧化矽(silicon oxide,SiO)、氮氧化矽(silicon oxynitride,SiON)或其他可能的介電材料。
如第2F圖所示，形成一記憶體層50於接觸區A1。記憶體層50可包括金屬氧化物，例如鎢氧化物(WOx)或鋡氧化物(HfOx)。在本發明的一實施例中，形成記憶體層50的步驟，可包括進行一沉積製程。在本發明的另一實施例中，可以藉由氧化製程，例如熱氧化製程，直接氧化位於接觸區A1中的第一電極層21，以形成金屬氧化層。
在本實施例中，記憶體層50的形成包括進行一繞氧化製程，在第一電極層21之接觸區A1中形成鎢氧化物(WOx)層。
接著，形成一第二電極層22於記憶體層50上，第二電極層22係與記憶體層50電性連接。第二電極層22的材料與形成方式類似於第一電極層21，在此不多加贅述。
然而，本發明並未限定於此。在一實施例中，形成間隙壁40(即第2E圖之步驟)後，可接著進行第2G圖之步驟。如第2G圖所示，可形成一第二電極層22’及一第二阻障層32。第二電極層22’形成於第一電極層21上，第二阻障層32形成於第二電極層22’與間隙壁40之間，以及第二電極層22’與第一電極層21之間。
類似地，可於第二電極層22’之一上表面定義出一接觸區A2。接著，形成一記憶體層50’於接觸區A2，以及形成一第三電極層23於記憶體層50’上。第三電極層23係與記憶體層50’電性連接。第三電極層 23的材料與形成方式類似於第一電極層21，第二阻障層32的材料與形成方式類似於第一阻障層31，在此不多加贅述。
承上述實施例，藉由本發明之兩步驟(或多步驟)蝕刻製程，可使得絕緣層10靠近開口102的角落10a、10b維持陡峭(sharp)，並維持開口102的大小，也就是說，更容易在記憶體結構100中達成更小的接觸尺寸。此外，利用本發明之兩步驟(或多步驟)蝕刻製程，可增加蝕刻的控制性以及達成平坦的接觸表面。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體結構
10‧‧‧絕緣層
101‧‧‧凹室
102‧‧‧開口
21‧‧‧第一電極層
21a‧‧‧第一上表面
31‧‧‧第一阻障層
31a‧‧‧第二上表面
H21‧‧‧第一上表面的高度
H31‧‧‧第二上表面的高度
X、Y‧‧‧坐標軸

Claims (13)

  1. 一種記憶體結構，包括：一絕緣層，具有一凹室；一第一電極層，形成於該凹室內，且該第一電極層具有一第一上表面；一第一阻障層，形成於該絕緣層與該第一電極層之間，且該第一阻障層具有一第二上表面；一間隙壁，覆蓋該第二上表面與部分該第一上表面；一第二電極層，形成於該第一電極層上；以及一第二阻障層，形成於該第二電極層與該間隙壁之間，以及該第二電極層與該第一電極層之間；其中該第一上表面與該第二上表面皆低於該凹室的一開口。
  2. 如申請專利範圍第1項所述之記憶體結構，其中該第二電極層之一上表面定義出一接觸區。
  3. 如申請專利範圍第2項所述之記憶體結構，更包括：一記憶體層，形成於該接觸區；及一第三電極層，形成於該記憶體層上，並與該記憶體層電性連接。
  4. 如申請專利範圍第1項所述之記憶體結構，其中該絕緣層包括二氧化矽，該第一電極層包括鎢，該第一阻障層包括氮化鈦。
  5. 一種記憶體結構，包括：一絕緣層，具有一凹室； 一第一電極層，形成於該凹室內，且該第一電極層具有一第一上表面；以及一第一阻障層，形成於該絕緣層與該第一電極層之間，且該第一阻障層具有一第二上表面；一第二電極層，設置於該第一電極層上；及一第二阻障層，圍繞該第二電極層且介於該第二電極層與該第一電極層之間；其中該第一上表面與該第二上表面皆低於該凹室的一開口。
  6. 如申請專利範圍第5項所述之記憶體結構，其中該第二上表面低於該第一上表面。
  7. 如申請專利範圍第5項所述之記憶體結構，更包括：一間隙壁，覆蓋該第二上表面與部分該第一上表面。
  8. 如申請專利範圍第5項所述之記憶體結構，其中該第二電極層之一上表面定義出一接觸區。
  9. 如申請專利範圍第8項所述之記憶體結構，更包括：一記憶體層，形成於該接觸區；及一第三電極層，形成於該記憶體層上，並與該記憶體層電性連接。
  10. 一種記憶體結構的製造方法，包括：形成一絕緣層，該絕緣層具有一凹室；形成一第一電極層與一第一阻障層於該凹室內，其中該第一 阻障層位於該絕緣層與該第一電極層之間；蝕刻該第一電極層至一第一預定高度；蝕刻該第一阻障層至一第二預定高度，其中該第二預定高度低於第一預定高度；形成一第二電極層於該第一電極層上；以及形成一第二阻障層圍繞該第二電極層且介於該第二電極層與該第一電極層之間。
  11. 如申請專利範圍第10項所述之製造方法，其中蝕刻該第一電極層的氣體包括六氟化硫與氮氣。
  12. 如申請專利範圍第10項所述之製造方法，其中蝕刻該第一阻障層的氣體包括氯氣及氬氣。
  13. 如申請專利範圍第10項所述之製造方法，其中蝕刻該第一阻障層的壓力大於蝕刻該第一電極層的壓力。
TW104117896A 2015-01-23 2015-06-03 記憶體結構及其製造方法 TWI555247B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562106744P 2015-01-23 2015-01-23

Publications (2)

Publication Number Publication Date
TW201628225A TW201628225A (zh) 2016-08-01
TWI555247B true TWI555247B (zh) 2016-10-21

Family

ID=56432808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117896A TWI555247B (zh) 2015-01-23 2015-06-03 記憶體結構及其製造方法

Country Status (3)

Country Link
US (1) US9515258B2 (zh)
CN (1) CN105826346B (zh)
TW (1) TWI555247B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164106B2 (en) * 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
TWI607592B (zh) * 2017-01-05 2017-12-01 旺宏電子股份有限公司 具一記憶體結構之半導體元件
US9859336B1 (en) 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
CN108288671B (zh) * 2017-01-09 2021-08-27 旺宏电子股份有限公司 具一存储器结构的半导体元件
US10157963B1 (en) 2017-09-22 2018-12-18 Macronix International Co., Ltd. Semiconductor device with memory structure
CN109659429B (zh) * 2017-10-12 2023-06-27 旺宏电子股份有限公司 具有存储器结构的半导体元件
TWI658617B (zh) * 2017-10-12 2019-05-01 旺宏電子股份有限公司 具記憶體結構之半導體元件
US10811602B2 (en) * 2017-12-08 2020-10-20 Macronix International Co., Ltd. Tungsten oxide RRAM with barrier free structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832679A (en) * 2007-01-24 2008-08-01 Macronix Int Co Ltd Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method
JP2010153868A (ja) * 2008-12-24 2010-07-08 Imec 抵抗スイッチングメモリデバイスの製造方法およびそのデバイス
TW201133816A (en) * 2009-09-10 2011-10-01 Micron Technology Inc Thermally shielded resistive memory element for low programming current

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327781A (ja) * 2004-05-12 2005-11-24 Sony Corp 磁気記憶装置の製造方法
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7667220B2 (en) * 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
WO2011064967A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
US9214628B2 (en) * 2010-12-03 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832679A (en) * 2007-01-24 2008-08-01 Macronix Int Co Ltd Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method
JP2010153868A (ja) * 2008-12-24 2010-07-08 Imec 抵抗スイッチングメモリデバイスの製造方法およびそのデバイス
TW201133816A (en) * 2009-09-10 2011-10-01 Micron Technology Inc Thermally shielded resistive memory element for low programming current

Also Published As

Publication number Publication date
US9515258B2 (en) 2016-12-06
TW201628225A (zh) 2016-08-01
CN105826346A (zh) 2016-08-03
CN105826346B (zh) 2019-03-01
US20160218284A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI555247B (zh) 記憶體結構及其製造方法
TWI693687B (zh) 三維記憶體裝置的字元線接觸結構及其製作方法
TWI636551B (zh) 半導體元件及其製造方法
CN111180449B (zh) 形成三维存储设备的栅极结构的方法
CN106159086A (zh) Rram器件
TWI567965B (zh) 積體電路及其製造方法
KR102150965B1 (ko) 반도체 소자 및 그 제조 방법
JP2009224778A (ja) 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム
TWI633648B (zh) 記憶體裝置及其製造方法
TW202030885A (zh) 包含垂直電晶體之裝置及電子系統及相關方法
KR20140038248A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN103227101B (zh) 半导体器件及其制造方法
US11257922B2 (en) Self-aligned contact and method for forming the same
KR20150007520A (ko) 상변화 메모리 장치 및 그의 제조방법
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
CN110088890A (zh) 形成三维集成布线结构的方法及其半导体结构
US9620643B2 (en) Reducing parasitic capacitance and resistance in finFET
CN108305894A (zh) 半导体器件及其制造方法
TWI521576B (zh) 電阻式記憶體及其製造方法
TWI636491B (zh) 記憶元件及其製造方法
TWI627773B (zh) 半導體結構及其形成方法
WO2014115790A1 (ja) 半導体装置及びその製造方法
EP3327754A1 (en) A semiconductor device and manufacture thereof
TWI641096B (zh) 接觸開口結構與製作方法及其應用
KR102065496B1 (ko) 반도체 장치 및 그 제조 방법