CN105731368B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105731368B
CN105731368B CN201610141110.9A CN201610141110A CN105731368B CN 105731368 B CN105731368 B CN 105731368B CN 201610141110 A CN201610141110 A CN 201610141110A CN 105731368 B CN105731368 B CN 105731368B
Authority
CN
China
Prior art keywords
layer
insulating barrier
semiconductor structure
conductive layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610141110.9A
Other languages
English (en)
Other versions
CN105731368A (zh
Inventor
叶滋婧
王健鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610141110.9A priority Critical patent/CN105731368B/zh
Publication of CN105731368A publication Critical patent/CN105731368A/zh
Application granted granted Critical
Publication of CN105731368B publication Critical patent/CN105731368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes

Abstract

一种半导体结构的形成方法，包括：一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底表面形成第一导电层；在所述第一导电层表面形成第一绝缘层；在所述第一绝缘层表面形成锗硅层，所述锗硅层覆盖部分第一绝缘层；形成覆盖所述锗硅层和第一绝缘层的第二绝缘层；刻蚀所述第二绝缘层、第一绝缘层至第一导电层表面，形成通孔，所述通孔的一侧侧壁暴露出所述锗硅层；在所述通孔内形成第二导电层，所述第二导电层底部与第一导电层连接。上述方法可以改善所述半导体结构的接触电阻。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
MEMS电容式压力传感器一般采用SiGe作为电容器的上极板，而AlCu等金属材料作为电容器的下极板。
在电容器的制作过程中，需要将电容器的上极板和下极板连接到电路中。
请参考图1，为现有技术中形成的上极板的连接结构。其中SiGe层30为电容(图1中未示出)上极板的一部分。AlCu层10与电容器的下极板为同一层金属，并且，所述AlCu层10的两侧表面形成有粘附层11和粘附层12，所述粘附层11和12的材料为Ti和TiN的叠层结构。所述粘附层11和粘附层12能够阻挡AlCu层10内的原子扩散。
所述连接结构的形成方法包括：在形成粘附层11、AlCu层10和粘附层12之后，在所述粘附层12表面形成SiO2层20，然后刻蚀所述SiO2层20形成通孔，然后再形成所述SiGe层30。上述结构经常会出现SiGe层30与下层的金属层接触不良或Ge与Al形成合金的问题。
在刻蚀所述SiO2层20形成通孔的过程中，会刻蚀部分粘附层12，由于所述粘附层12的电阻较大，若通孔底部剩余的粘附层12的厚度较大，会造成接触不良，接触电阻过大的问题；若通孔底部剩余的粘附层12的厚度太小，在形成SiGe层30的过程中，由于沉积过程温度较大，需要420℃左右，会导致SiGe层30与AlCu层10内的原子发生扩散，Ge与Al形成合金，会影响器件的可靠性和后续的刻蚀步骤。
所以，现有连接结构的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高所述半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成第一导电层；在所述第一导电层表面形成第一绝缘层；在所述第一绝缘层表面形成锗硅层，所述锗硅层覆盖部分第一绝缘层；形成覆盖所述锗硅层和第一绝缘层的第二绝缘层；刻蚀所述第二绝缘层、第一绝缘层至第一导电层表面，形成通孔，所述通孔的一侧侧壁暴露出所述锗硅层；在所述通孔内形成第二导电层，所述第二导电层底部与第一导电层连接。
可选的，所述第一导电层包括：第一粘附层、位于第一粘附层表面的第一金属层、位于所述第一金属层表面的第二粘附层。
可选的，所述第一粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第一金属层的材料为铝或铝铜合金。
可选的，所述第二导电层包括：第三粘附层、位于第二粘附层表面的第二金属层、位于所述第二金属层表面的第四粘附层。
可选的，所述第三粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二金属层的材料为铝或铝铜合金。
可选的，所述通孔还暴露出部分锗硅层的表面。
可选的，所述第一绝缘层的材料为氧化硅、第二绝缘层的材料为氧化硅。
可选的，在形成所述锗硅层之前，在所述第一绝缘层表面形成非晶硅层。
可选的，采用溅射工艺形成所述第一金属层和第二金属层。
可选的，采用炉管式化学气相沉积工艺形成所述锗硅层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，锗硅层通过第二导电层与第一导电层连接，与锗硅层直接与第一导电层连接相比，第二导电层的导电性能较高，电阻较小，第二导电层与第一导电层之间的接触电阻较小，接触性能较好；还可以避免Ge与第一导电层内原子形成合金的问题，从而能够提高形成的半导体结构的性能。
进一步，所述通孔暴露出位于通孔锗硅层的部分表面，从而使得后续在通孔内形成的第二导电层能够与锗硅层的侧壁以及表面都接触，提高锗硅层与第二导电层的接触面积，降低接触电阻。
附图说明
图1是现有技术的连接结构的示意图。
图2至图7是本发明实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术的电容式压力传感器的电容器的上极板的连接结构容易出现接触不良以及在接触界面产生合金的问题。
为了解决上述问题，本发明的实施例中，通过在SiGe上形成金属层，并且将所述金属层与下层金属直接连接，从而避免接触不良以及形成合金的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供基底(图中未示出)，在所述基底表面形成第一导电层。
所述基底包括半导体衬底和位于所述半导体衬底表面的介质层，所述介质层内可以形成有金属层或金属互连结构。在所述基底的介质层表面形成所述第一导电层。
本实施例中，还可以在基底的其他区域上同时形成电容器的下极板，所述第一导电层与电容的下极板为同一材料，且同时形成。具体的，在基底表面形成第一导电材料层之后，对所述第一导电材料层进行图形化，同时形成下极板和所述第一导电层，所述第一导电层作为连接后续形成的电容器的上极板的引线。
所述第一导电层包括第一粘附层101、位于所述第一粘附层101表面的第一金属层100和位于所述第一金属层100表面的第二粘附层102。所述第一粘附层101的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二粘附层102的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种，所述第一金属层100的材料可以为铝或铝铜合金。
形成所述第一粘附层101和第二粘附层102的方法为物理气相沉积工艺或化学气相沉积工艺，所述第一粘附层101和第二粘附层102的厚度范围为100埃～1000埃。所述第一粘附层101和第二粘附层102可以提高第一金属层100与上下层之间的粘附性能，并且可以阻挡第一金属层100内的原子向外扩散。
所述第一金属层100的材料为铝铜合金，形成所述第一金属层100的方法可为物理气相沉积工艺，例如溅射工艺，具体的可以采用铝铜靶作为溅射靶材，沉积温度为250℃～270℃，例如可以是270℃。
请参考图3，在所述第一导电层表面形成第一绝缘层201。
本实施例中，所述第一绝缘层201覆盖所述第一导电层，所述第一绝缘层201为层间介质层，作为第一导电层后续形成的锗硅层之前的隔离结构。
所述第一绝缘层201的材料可以是氧化硅、掺磷氧化硅、掺硼氧化硅或氮氧化硅、碳氧化硅层绝缘介质材料，本实施例中，所述第一绝缘层201的材料为氧化硅。可以采用等离子体增强化学气相沉积工艺、高压化学气相沉积工艺或低密度等离子体气相沉积工艺形成所述第一绝缘层201。
请参考图4，在所述第一绝缘层201表面形成锗硅层300，所述锗硅层300覆盖部分第一绝缘层201。
本实施例中，所述锗硅层300为基底其他区域上形成的电容器件的上极板的一部分，具体的，在所述第一绝缘层201表面形成锗硅材料层之后，对所述锗硅材料层进行图形化，形成覆盖部分第一绝缘层201的锗硅层300
所述锗硅层300为多晶结构，可以采用炉管式化学气相沉积工艺形成所述锗硅层300，具体的，所述化学气相沉积工艺采用的反应气体包括硅源气体和锗源气体，所述硅源气体包括SiH4，流量为1sccm～1000sccm，例如可以是120sccm；所述锗源气体为GeH4，流量为1sccm～1000sccm，例如可以是150sccm；反应温度为400℃～500℃，例如可以是420℃；反应气压为1mTorr～500mTorr，例如可以是150mTorr。
本实施例中，为了减少所述锗硅层300的应力，可以在第一绝缘层201表面先形成非晶硅层301，然后再在所述非晶硅层301表面形成锗硅层300，可以采用化学气相沉积工艺形成所述非晶硅层301。
请参考图5，形成覆盖所述锗硅层300和第一绝缘层201的第二绝缘层202。
所述第二绝缘层202的材料可以是氧化硅、掺磷氧化硅、掺硼氧化硅或氮氧化硅、碳氧化硅层绝缘介质材料，本实施例中，所述第二绝缘层202的材料为氧化硅。可以采用等离子体增强化学气相沉积工艺、高压化学气相沉积工艺或低密度等离子体气相沉积工艺形成所述第二绝缘层202。
请参考图6，刻蚀所述第二绝缘层202、第一绝缘层201至第一导电层表面，形成通孔203，所述通孔203的一侧侧壁暴露出所述锗硅层300。
所述通孔203的形成方法包括：在所述第二绝缘层202表面形成图形化掩膜层，所述图形化掩膜层暴露出部分第二绝缘层202的表面；以所述图形化掩膜层为掩膜，刻蚀所述第二绝缘层202、第一绝缘层201至第一导电层表面，形成所述通孔203，所述通孔203的侧壁暴露出锗硅层300。
本实施例中，所述通孔203的底部暴露出第二粘附层102的表面，且所述通孔203的顶部宽度大于底部宽度，暴露出位于通孔203一侧的锗硅层300的部分表面，从而使得后续在通孔203内形成的第二导电层能够与锗硅层300的侧壁以及表面都接触，提高锗硅层300与第二导电层的接触面积，降低接触电阻。
请参考图7，在所述通孔203(请参考图7)内形成第二导电层，所述第二导电层底部与第一导电层连接。
所述第二导电层包括第三粘附层401、位于所述第三粘附层401表面的第二金属层400和位于所述第二金属层400表面的第四粘附层402。所述第三粘附层401的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种，所述第四粘附层402的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二金属层400的材料可以为铝或铝铜合金。
本实施例中，依次形成第三粘附材料层、第二金属材料层、和第四粘附材料层之后，对所述第三粘附材料层、第二金属材料层、和第四粘附材料层进行图形化，形成所述第三粘附层401、位于所述第三粘附层401表面的第二金属层400和位于所述第二金属层400表面的第四粘附层402。
形成所述第三粘附层401和第四粘附层402的方法为物理气相沉积工艺或化学气相沉积工艺，所述第三粘附层401和第四粘附层402的厚度范围为100埃～1000埃。所述第三粘附层401和第四粘附层402可以提高第二金属层400与上下层之间的粘附性能，并且可以阻挡第二金属层400内的原子向外扩散。。
所述第二金属层400的材料为铝铜合金，形成所述第二金属层400的方法可为物理气相沉积工艺，例如溅射工艺，具体的可以采用铝铜靶作为溅射靶材，沉积温度为250℃～270℃，例如可以是270℃。
所述锗硅层300通过第二导电层与第一导电层实现电连接，与锗硅层300直接与第一导电层连接相比，第二导电层的导电性能较高，电阻较小，第二导电层与第一导电层之间的接触电阻较小，接触性能较好；还可以避免Ge与第一导电层内原子形成合金的问题，从而能够提高形成的半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成第一导电层；
在所述第一导电层表面形成第一绝缘层；
在所述第一绝缘层表面形成锗硅层，所述锗硅层覆盖部分第一绝缘层，所述锗硅层为电容上极板的一部分；
形成覆盖所述锗硅层和第一绝缘层的第二绝缘层；
刻蚀所述第二绝缘层、第一绝缘层至第一导电层表面，形成通孔，所述通孔的一侧侧壁暴露出所述锗硅层；
在所述通孔内形成第二导电层，所述第二导电层底部与第一导电层连接，部分所述锗硅层上表面的第二绝缘层被所述第二导电层暴露出。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一导电层包括：第一粘附层、位于第一粘附层表面的第一金属层、位于所述第一金属层表面的第二粘附层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第一金属层的材料为铝或铝铜合金。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第二导电层包括：第三粘附层、位于第二粘附层表面的第二金属层、位于所述第二金属层表面的第四粘附层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第三粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种，所述第二金属层的材料为铝或铝铜合金。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述通孔还暴露出部分锗硅层的表面。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一绝缘层的材料为氧化硅、第二绝缘层的材料为氧化硅。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述锗硅层之前，在所述第一绝缘层表面形成非晶硅层。
9.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用溅射工艺形成所述第一金属层和第二金属层。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用炉管式化学气相沉积工艺形成所述锗硅层。
CN201610141110.9A 2016-03-11 2016-03-11 半导体结构的形成方法 Active CN105731368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610141110.9A CN105731368B (zh) 2016-03-11 2016-03-11 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610141110.9A CN105731368B (zh) 2016-03-11 2016-03-11 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN105731368A CN105731368A (zh) 2016-07-06
CN105731368B true CN105731368B (zh) 2017-06-06

Family

ID=56251638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610141110.9A Active CN105731368B (zh) 2016-03-11 2016-03-11 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN105731368B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370354A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 嵌入电容器的印刷电路板及其制造方法
CN103346067A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法
CN103928390A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155107A1 (en) * 2006-04-10 2010-06-24 Nxp B.V. Inter-layer connection for foil mems technology
CN105304615B (zh) * 2014-06-05 2018-03-23 联华电子股份有限公司 半导体结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370354A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 嵌入电容器的印刷电路板及其制造方法
CN103928390A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN103346067A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法

Also Published As

Publication number Publication date
CN105731368A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US7157781B2 (en) Enhancement of membrane characteristics in semiconductor device with membrane
US7629222B2 (en) Method of fabricating a semiconductor device
CN104280161B (zh) 压力传感器及其形成方法
US7678601B2 (en) Method of forming an acceleration sensor
TWI688134B (zh) 半導體結構及其製造方法
TWI492345B (zh) 半導體結構及其製作方法
CN103346067B (zh) 半导体器件的形成方法、mim电容的形成方法
KR100652298B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
CN103811310B (zh) 电阻结构及其形成方法
TWI543340B (zh) 半導體裝置及其製造方法
CN103227101B (zh) 半导体器件及其制造方法
CN105448814A (zh) 半导体结构的形成方法
CN105304616B (zh) Mim电容及其形成方法
CN105731368B (zh) 半导体结构的形成方法
CN112563207B (zh) 半导体存储器件制作方法
US11878906B2 (en) Method for manufacturing an integrated MEMS transducer device and integrated MEMS transducer device
CN105719948B (zh) 电容结构及其形成方法
CN104282620B (zh) 半导体互连结构的制作方法
CN104422550B (zh) 电容式压力传感器及其形成方法
CN108231806A (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN106972010A (zh) 一种半导体器件及其制造方法
CN105590923B (zh) Mim电容及其形成方法
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
CN100419993C (zh) 制造半导体器件的方法
CN108461398A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant