CN116224709B - 光罩组件及半导体结构的制备方法 - Google Patents

光罩组件及半导体结构的制备方法 Download PDF

Info

Publication number
CN116224709B
CN116224709B CN202310506657.4A CN202310506657A CN116224709B CN 116224709 B CN116224709 B CN 116224709B CN 202310506657 A CN202310506657 A CN 202310506657A CN 116224709 B CN116224709 B CN 116224709B
Authority
CN
China
Prior art keywords
patterns
layer
pattern
mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310506657.4A
Other languages
English (en)
Other versions
CN116224709A (zh
Inventor
曹新满
吴耆贤
黄炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310506657.4A priority Critical patent/CN116224709B/zh
Publication of CN116224709A publication Critical patent/CN116224709A/zh
Application granted granted Critical
Publication of CN116224709B publication Critical patent/CN116224709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明涉及一种光罩组件以及半导体结构的制备方法，光罩组件包括第一光罩和第二光罩。第一光罩具有多个第一图形，多个第一图形呈多行多列间隔排布。各行第一图形均包括多个沿第一方向间隔排布的第一图形。相邻两行第一图形错位排布。第二光罩具有多个第二图形，多个第二图形呈多行多列间隔排布。各行第二图形均包括多个沿第一方向间隔排布的第二图形。相邻两行第二图形错位排布。第二光罩与第一光罩叠置时，多行第二图形与多行第一图形沿第二方向交替间隔排布，并且各行第二图形在第一光罩表面的正投影与相邻两行第一图形沿第二方向的间距不等。本发明可以实现图形制程进一步微缩。

Description

光罩组件及半导体结构的制备方法
技术领域
本申请涉及集成电路技术领域，特别是涉及一种光罩组件及半导体结构的制备方法。
背景技术
动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）由多个存储单元构成，每个存储单元包括电容和晶体管。晶体管的栅极与字线（word line，简称WL）连接，晶体管的漏极与位线（bitline，简称BL）连接，晶体管的源极与电容连接。其中，位线通过位线接触结构与晶体管连接，位线接触结构基于图形化掩膜层形成。
图形化掩膜层包括采用光刻技术形成的图形阵列。随着半导体技术的发展，位线接触结构的尺寸和间距需要不断缩小，因此要求图形阵列中图形的尺寸和间距相应缩小。然而，光刻技术的精度存在瓶颈，难以实现图形制程的进一步微缩。
发明内容
基于此，有必要针对现有技术中的难以实现图形制程进一步微缩的问题提供一种光罩组件及半导体结构的制备方法。
为了实现上述目的，第一方面，本发明提供了一种光罩组件，所述光罩组件包括：
第一光罩，具有多个第一图形，多个所述第一图形呈多行多列间隔排布；各行所述第一图形均包括多个沿第一方向间隔排布的所述第一图形；相邻两行所述第一图形错位排布；
第二光罩，具有多个第二图形，多个所述第二图形呈多行多列间隔排布；各行所述第二图形均包括多个沿第一方向间隔排布的所述第二图形；相邻两行所述第二图形错位排布；
所述第二光罩与所述第一光罩叠置时，多行所述第二图形与多行所述第一图形沿第二方向交替间隔排布，所述第二方向与所述第一方向相交，并且各行所述第二图形在所述第一光罩表面的正投影与相邻两行所述第一图形沿所述第二方向的间距不等。
第二方面，本发明还提供了一种半导体结构的制备方法，所述半导体结构的制备方法包括：
提供衬底；
于所述衬底上形成由下至上叠置的第一掩膜叠层及牺牲层；
提供如第一方面提供的光罩组件；
基于所述第一光罩在所述牺牲层内形成多个第一开口图形，多个所述第一开口图形呈多行多列间隔排布；各行所述第一开口图形均包括多个沿所述第一方向间隔排布的所述第一开口图形；相邻两行所述第一开口图形错位排布；
基于所述第二光罩在所述牺牲层内形成多个第二开口图形，多个所述第二开口图形呈多行多列间隔排布；各行所述第二开口图形均包括多个沿所述第一方向间隔排布的所述第二开口图形；相邻两行所述第二开口图形错位排布；多行所述第二开口图形与多行所述第一开口图形沿所述第二方向交替间隔排布，所述第二方向与所述第一方向相交；各行所述第二开口图形与相邻两行所述第一开口图形沿所述第二方向的间距不等；
于所述第一开口图形及所述第二开口图形内均形成第一填充柱，并去除所述牺牲层；
于所述第一填充柱之间形成初始第三开口图形转移层；
去除部分所述初始第三开口图形转移层以形成第三开口图形，所述第三开口图形位于所述第二开口图形与相邻两行所述第一开口图形中沿所述第二方向间距较大的一行所述第一开口图形和所述第二开口图形之间；
去除所述第一填充柱以释放所述第一开口图形及所述第二开口图形，形成图形转移层；
基于所述图形转移层刻蚀所述第一掩膜叠层，以将所述第一开口图形、所述第二开口图形及所述第三开口图形转移至所述第一掩膜叠层内；
于转移至所述第一掩膜叠层内的所述第一开口图形、所述第二开口图形及所述第三开口图形中填充第二填充柱；
基于所述第二填充柱刻蚀所述第一掩膜叠层，以得到图形化掩膜层，所述图形化掩膜层包括多个与所述第二填充柱一一对应的柱状结构；
基于所述图形化掩膜层刻蚀所述衬底，以于所述衬底内形成沟槽。
本发明的光罩组件及半导体结构的制备方法具有如下有益效果：
本发明的光罩组件包括第一光罩和第二光罩，同一光罩中相邻两个图形之间的距离可以进一步增大（同一光罩中相邻两个图形之间的距离可以达到图形阵列中相邻两个图形之间的最近距离的三倍），进而实现图形制程的进一步微缩。
本发明的半导体结构的制备方法，在不增加曝光次数的情况下实现了图形制程的进一步微缩，与基于光罩形成开口图形相比，减少了曝光次数，降低了实现成本。
附图说明
图1为一实施例中提供的光罩组件的应用环境图；
图2为相关技术中提供的光罩组件的结构示意图；
图3为一实施例中提供的光罩组件的结构示意图；
图4为一实施例中提供的一种半导体结构的制备方法的流程图；
图5为一实施例中提供的半导体结构的制备方法中步骤S401所得结构的剖面图；
图6为一实施例中提供的半导体结构的制备方法中步骤S402所得结构的剖面图；
图7为一实施例中提供的半导体结构的制备方法中步骤S404所得结构的示意图，图7中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图8为一实施例中提供的半导体结构的制备方法中步骤S405所得结构的示意图，图8中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图9为一实施例中提供的半导体结构的制备方法中步骤S406所得结构的示意图，图9中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图10为一实施例中提供的半导体结构的制备方法中步骤S407所得结构的示意图，图10中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图11为一实施例中提供的半导体结构的制备方法中步骤S408所得结构的示意图，图11中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图12为一实施例中提供的半导体结构的制备方法中步骤S409所得结构的示意图，图12中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图13为一实施例中提供的半导体结构的制备方法中步骤S410所得结构的示意图，图13中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图14为一实施例中提供的半导体结构的制备方法中步骤S411所得结构的示意图，图14中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图15为一实施例中提供的半导体结构的制备方法中步骤S412所得结构的示意图，图15中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图16为一实施例中提供的半导体结构的制备方法中步骤S404的流程图；
图17为一实施例中提供的半导体结构的制备方法中步骤S1601所得结构的剖面图；
图18为一实施例中提供的半导体结构的制备方法中步骤S1602所得结构的剖面图；
图19为一实施例中提供的半导体结构的制备方法中步骤S1603所得结构的示意图，图19中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图20为一实施例中提供的半导体结构的制备方法中步骤S1604所得结构的剖面图；
图21为一实施例中提供的半导体结构的制备方法中步骤S405的流程图；
图22为一实施例中提供的半导体结构的制备方法中步骤S2101所得结构的剖面图；
图23为一实施例中提供的半导体结构的制备方法中步骤S2102所得结构的剖面图；
图24为一实施例中提供的半导体结构的制备方法中步骤S2103所得结构的示意图，图24中（a）为俯视图，（b）为（a）中XX’方向的剖面图；
图25为一实施例中提供的半导体结构的制备方法中步骤S2104所得结构的剖面图；
图26为一实施例中提供的半导体结构的制备方法中步骤S413之后的流程图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
DRAM由多个存储单元构成，每个存储单元包括电容和晶体管。晶体管的栅极与字线连接，晶体管的漏极与位线连接，晶体管的源极与电容连接。在实际应用中，先利用光刻技术在衬底上形成图形阵列，再在图形阵列中的相邻图形之间形成位线接触结构，最后在位线接触结构上形成位线，以使位线通过位线接触结构与晶体管连接。
其中，图形阵列在衬底上的分布情况如图1所示，多条字线在衬底100上的正投影101沿列方向A间隔排布，每条字线在衬底100上的正投影101沿行方向B延伸。多条位线在衬底100上的正投影102沿行方向B间隔排布，每条位线在衬底100上的正投影102沿列方向A延伸。其中，列方向A和行方向B相互垂直。
衬底100包括多个有源区103。每个有源区103为沿与列方向A和行方向B同时相交的斜方向延伸的条形区域，中心与一条位线在衬底100上的正投影102重合，两端与相邻两条字线在衬底100上的正投影101重合，以使每个有源区103形成两个晶体管。
多个有源区103分别沿列方向A和行方向B间隔排布，同一列有源区103的中心与同一条位线在衬底100上的正投影102重合，相邻两列有源区103错位排布。同一行有源区103的两端与相同两条字线在衬底100上的正投影101重合，相邻两行有源区103错位排布。
图形阵列中的图形在衬底100上的正投影104位于相邻两条字线在衬底100上的正投影101之间，并且中心与一条位线在衬底100上的正投影102重合。图形阵列中的图形在衬底100上的正投影104分别沿列方向A和行方向B间隔排布，图形阵列中相邻两行图形在衬底100上的正投影104错位排布，图形阵列中相邻两列图形在衬底100上的正投影104错位排布，以使每个有源区103的中心位于图形阵列中相邻两个图形在衬底100上的正投影104之间。对这样的图形阵列中的各个图形之间刻蚀形成沟槽，并填充沟槽形成位线接触结构，则位线接触结构在衬底100上的正投影位于有源区103的中心与位线在衬底100上的正投影102的重合处，实现位线通过位线接触结构与晶体管连接。
相关技术中，形成如图1所示的图形阵列时，采用如图2所示的两个光罩分别进行光刻工艺，一个光罩包括多个第一光刻图形201，另一个光罩包括多个第二光刻图形202。
多个第一光刻图形201分别沿列方向A（即位线延伸方向）和行方向B（即字线延伸方向）间隔排布，相邻两行第一光刻图形201的中心分别沿列方向A和行方向B上共线，相邻两列第一光刻图形201的中心分别沿列方向A和行方向B上共线。多个第二光刻图形202分别沿列方向A（即位线延伸方向）和行方向B（即字线延伸方向）间隔排布，相邻两行第二光刻图形202的中心分别沿列方向A和行方向B上共线，相邻两列第二光刻图形202的中心分别沿列方向A和行方向B上共线。
两个光罩叠置时，多行第一光刻图形201与多行第二光刻图形202沿列方向A交替间隔排布，每一行第一光刻图形201与相邻一行第二光刻图形202错位排布；多列第一光刻图形201与多列第二光刻图形202沿行方向B交替间隔排布，每一列第一光刻图形201与相邻一列第二光刻图形202错位排布。对应第一光刻图形201和第二光刻图形202进行图形化，可以得到如图1所示的图形阵列。
结合图1，在列方向A上相邻的两个第一光刻图形201之间的距离、以及在列方向A上相邻的两个第二光刻图形202之间的距离均为相邻两条字线之间距离的两倍，即2×PWL，PWL为相邻两条字线之间的距离。在行方向B上相邻的两个第一光刻图形201之间的距离、以及在行方向B上相邻的两个第二光刻图形202之间的距离均为相邻两条位线之间距离的两倍，即2×PBL，PBL为相邻两条位线之间的距离。
由于DRAM结构中相邻两条位线之间的距离大于相邻两条字线之间的距离，如PBL=1.16×PWL，PWL为相邻两条字线之间的距离，因此同一光罩中相邻两个光刻图形（第一光刻图形201或者第二光刻图形202）之间的距离分别为2×PWL和2.32×PWL，并且相邻两个光刻图形在行方向B上的间距大于在列方向A上的间距。在制程继续微缩的时候，同一光罩中相邻两个光刻图形之间的最短距离为2×PWL，最先在列方向A上遇到光刻瓶颈。
本发明提供一种光罩组件，包括第一光罩和第二光罩。
如图3所示，第一光罩具有多个第一图形301，多个第一图形301呈多行多列间隔排布。各行第一图形301均包括多个沿第一方向C间隔排布的第一图形301。相邻两行第一图形301错位排布。
第二光罩具有多个第二图形302，多个第二图形302呈多行多列间隔排布。各行第二图形302均包括多个沿第一方向C间隔排布的第二图形302。相邻两行第二图形302错位排布。
第二光罩与第一光罩叠置时，多行第二图形302与多行第一图形301沿第二方向D交替间隔排布，第二方向D与第一方向C相交，并且各行第二图形302在第一光罩表面的正投影与相邻两行第一图形301沿第二方向D的间距不等。
在实际应用中，光罩为板状结构，包括透光区和非透光区。可以是各个透光区彼此间隔排布，非透光区位于相邻透光区之间，实现各个透光区之间的连接；也可以是各个非透光区彼此间隔排布，透光区位于相邻非透光区之间，实现各个非透光区之间的连接。其中，透光区为光线能够透过的区域，可以采用通孔实现，也可以采用透光材料实现。非透光区为光线不能透过的区域，可以采用不透光材料实现。具体地，第一光罩的透光区可以为第一图形301，第一光罩的非透光区为相邻两个第一图形301之间的区域；第二光罩的透光区可以为第二图形302，第二光罩的非透光区为相邻两个第二图形302之间的区域。或者，第一光罩的非透光区可以为第一图形301，第一光罩的透光区为相邻两个第一图形301之间的区域。第二光罩的非透光区可以为第二图形302，第二光罩的透光区为相邻两个第二图形302之间的区域。
例如，如图3所示，第一光罩具有15个第一图形301，15个第一图形301间隔排布成3行10列。第1行第一图形301、第2行第一图形301、第3行第一图形301均包括5个沿第一方向C间隔排布的第一图形301。第1行第一图形301和第2行第一图形301、第2行第一图形301和第3行第一图形301均错位排布。
第二光罩具有15个第二图形302，15个第二图形302间隔排布成3行10列。第1行第二图形302、第2行第二图形302、第3行第二图形302均包括5个沿第一方向C间隔排布的第二图形302。第1行第二图形302和第2行第二图形302、第2行第二图形302和第3行第二图形302均错位排布。
第一光罩和第二光罩叠置时，第1行第一图形301、第1行第二图形302、第2行第一图形301、第1行第二图形302、第3行第一图形301、第3行第二图形302沿第二方向D依次间隔排布，即3行第一图形301和3行第二图形302沿第二方向D交替间隔排布。
第1行第一图形301与第1行第二图形302在第一光罩表面的正投影沿第二方向D的间距S11，小于第2行第一图形301与第1行第二图形302在第一光罩表面的正投影沿第二方向D的间距S21。第1行第二图形302在第一光罩表面的正投影与第2行第一图形301沿第二方向D的间距S21，大于第2行第二图形302在第一光罩表面的正投影与第2行第一图形301沿第二方向D的间距S22。第2行第一图形301与第2行第二图形302在第一光罩表面的正投影沿第二方向D的间距S22，小于第3行第一图形301与第2行第二图形302在第一光罩表面的正投影的沿第二方向D间距S32。第2行第二图形302在第一光罩表面的正投影与第3行第一图形301沿第二方向D的间距S32，大于第3行第二图形302在第一光罩表面的正投影与第3行第一图形301沿第二方向D的间距S33。即各行第二图形302在第一光罩表面的正投影与相邻两行第一图形301沿第二方向D的间距不等，各行第一图形301与相邻两行第二图形302在第一光罩表面的正投影沿第二方向D的间距不等。相应地，各行第二图形302与相邻两行第一图形301在第二光罩表面的正投影沿第二方向D的间距不等，各行第一图形301在第二光罩表面的正投影与相邻两行第二图形302沿第二方向D的间距不等。
示例性地，如图3所示，第二光罩与第一光罩叠置时，每一行第二图形302与相邻且间距较远的一行第一图形301之间留有一行可以设置图形的空白区域303，对应第一图形301、第二图形302、以及空白区域303进行图形化，可以得到如图1所示的图形阵列。
还是以图3为例，第1行第一图形301与第1行第二图形302沿第二方向D的间距S11小于第2行第一图形301与第1行第二图形302沿第二方向D的间距S21，第1行第二图形302与第2行第一图形301之间留有一行空白区域303。第2行第一图形301与第2行第二图形302沿第二方向D的间距S22小于第3行第一图形301与第2行第二图形302沿第二方向D的间距S32，因此第2行第二图形302与第3行第一图形301之间留有一行空白区域303。另外，第3行第二图形302远离第3行第一图形301的一侧留有一行空白区域303。对应第一图形301、第二图形302、以及空白区域303进行图形化，可以得到如图1所示的图形阵列。
结合图1，若第一方向C为字线延伸方向，第二方向D为位线延伸方向，则在行方向B上相邻的两个第一图形301之间的距离、以及在行方向B上相邻的两个第二图形302之间的距离还是为相邻两条位线之间距离的两倍，即2×PBL，PBL为相邻两条位线之间的距离。由于PBL=1.16×PWL，PWL为相邻两条字线之间的距离，因此在行方向B上相邻的两个图形（第一图形301或者第二图形302）之间的距离为2.32×PWL。
在第三方向E上相邻的两个第一图形301之间的距离、在第三方向E上相邻的两个第二图形302之间的距离均为，PWL为相邻两条字线之间的距离，第三方向E平行于在列方向A上相邻的两个第一图形301之间的连线、以及在列方向A上相邻的两个第二图形302之间的连线。
因此，同一光罩中相邻两个图形（第一图形301或者第二图形302）之间的距离分别为3.22×PWL和2.32×PWL，并且相邻两个图形在第三方向E上的间距大于在行方向B上的间距。这样在制程继续微缩的时候，同一光罩中相邻两个图形之间的最短距离已增大至2.32×PWL，并且改为最先在行方向B上遇到光刻瓶颈，有利于实现图形制程的进一步微缩。
在一个实施例中，P1=2.32×Pwl，P2=3.15×Pwl~3.25×Pwl，P1为同一行相邻两个第一图形301之间的距离或者同一行相邻两个第二图形302之间的距离，P2为相邻两行的相邻两个第一图形301之间的距离或者相邻两行的相邻两个第二图形302之间的距离，Pwl为相邻两条字线之间的距离。这样同一光罩中相邻两个图形之间的最短距离已增大至2.32×PWL，有利于实现图形制程的进一步微缩。
上述实施例中，光罩组件包括第一光罩和第二光罩，第一光罩具有多个第一图形301且呈多行多列间隔排布，第二光罩具有多个第二图形302且呈多行多列间隔排布，沿行方向B间隔排布多个第一图形301或者多个第二图形302，并且第二光罩与第一光罩叠置时，多行第二图形302和多行第一图形301沿与行方向B相交的列方向A交替间隔排布，采用这样的光罩组件光刻形成图形化掩膜层中的图形阵列，则与第一图形301对应形成的图形距离最近的图形是第二图形302对应形成的图形，与第二图形302对应形成的图形距离最近的图形是第一图形301对应形成的图形，即距离最近的两个图形是采用不同光罩光刻形成的。这样同一光罩中相邻两个图形（第一图形或者第二图形）之间的距离会大于图形阵列中相邻两个图形之间的最近距离（同一光罩中相邻两个图形之间的距离可以达到图形阵列中相邻两个图形之间的最近距离的至少两倍），从而避开光刻精度的限制，实现图形制程的微缩。而且相邻两行第一图形301错位排布，相邻两行第二图形302错位排布，第二光罩与第一光罩叠置时，各行第二图形302在第一光罩表面的正投影与相邻两行第一图形301沿列方向的间距不等，此时各行第二图形302对应形成的图形与相邻且间距较远的一行第一图形301对应形成的图形之间还可以形成一行图形（即空白区域303对应形成的图形），这样同一光罩中相邻两个图形之间的距离可以进一步增大（同一光罩中相邻两个图形之间的距离可以达到图形阵列中相邻两个图形之间的最近距离的三倍），进而实现图形制程的进一步微缩。
在一个实施例中，如图3所示，第二光罩与第一光罩叠置时，奇数行的第二图形302在第一光罩表面的正投影，与最邻近的奇数行的第一图形301沿第二方向D的间距小于与最邻近的偶数行的第一图形301沿第二方向D的间距。偶数行的第二图形302在第一光罩表面的正投影，与最邻近的偶数行的第一图形301沿第二方向D的间距小于与最邻近的奇数行的第一图形301沿第二方向D的间距。
还是以图3为例，第1行第二图形302位于第1行第一图形301和第2行第一图形301之间，因此第1行第二图形302最邻近的奇数行的第一图形301为第1行第一图形301，且最邻近的偶数行的第一图形301为第2行第一图形301。第1行第二图形302在第一光罩表面的正投影，与第1行第一图形301沿第二方向D的间距S11小于与第2行第一图形301沿第二方向D的间距S21。
第2行第二图形302位于第2行第一图形301和第3行第一图形301之间，因此第2行第二图形302最邻近的偶数行的第一图形301为第2行第一图形301，且最邻近的奇数行的第一图形301为第3行第一图形301。第2行第二图形302在第一光罩表面的正投影，与第2行第一图形301沿第二方向D的间距S22小于与第3行第一图形301沿第二方向D的间距S32。
上述实施例中，在相邻两行第一图形301中，奇数行的第二图形302靠近奇数行的第一图形301并远离偶数行的第一图形301，偶数行的第二图形302靠近偶数行的第一图形301并远离奇数上的第一图形301，这样可以在奇数行的第二图形302与最邻近的偶数行的第一图形301之间、以及偶数行的第二图形302与最邻近的奇数行的第一图形301之间留出一行空白区域303，以相应形成一行图形，从而增大同一光罩中相邻两个图形之间的距离，有利于图形制程的微缩。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第二图形302与最邻近的奇数行的第一图形301在第二光罩表面的正投影沿第二方向D的间距，小于与最邻近的偶数行的第一图形301在第二光罩表面的正投影沿第二方向D的间距。偶数行的第二图形302与最邻近的偶数行的第一图形301在第二光罩表面的正投影沿第二方向D的间距，小于与最邻近的奇数行的第一图形301在第二光罩表面的正投影沿第二方向D的间距。
在另一个实施例中，如图3所示，第二光罩与第一光罩叠置时，奇数行的第一图形301在第二光罩表面的正投影，与最邻近的奇数行的第二图形302沿第二方向D的间距小于与最邻近的偶数行的第二图形302沿第二方向D的间距。偶数行的第一图形301在第二光罩表面的正投影，与最邻近的偶数行的第二图形302沿第二方向D的间距小于与最邻近的奇数行的第二图形302沿第二方向D的间距。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第一图形301与最邻近的奇数行的第二图形302在第一光罩表面的正投影沿第二方向D的间距，小于与最邻近的偶数行的第二图形302在第一光罩表面的正投影沿第二方向D的间距。偶数行的第一图形301与最邻近的偶数行的第二图形302在第一光罩表面的正投影沿第二方向D的间距，小于与最邻近的奇数行的第二图形302在第一光罩表面的正投影沿第二方向D的间距。
在一个实施例中，如图3所示，第二光罩与第一光罩叠置时，奇数行的第二图形302在第一光罩表面的正投影，与最邻近的奇数行的第一图形301错位排布，且奇数行的第二图形302在第一光罩表面的正投影的中心与最邻近的偶数行的第一图形301的中心沿第二方向D上共线。偶数行的第二图形302在第一光罩表面的正投影，与最邻近的偶数行的第一图形301错位排布，且偶数行的第二图形302在第一光罩表面的正投影的中心与最邻近的奇数行的第一图形301的中心沿第二方向D上共线。
以图3为例，第1行第1个第二图形302、第1行第1个第一图形301、第1行第2个第二图形302、第1行第2个第一图形301、第1行第3个第二图形302、第1行第3个第一图形301、第1行第4个第二图形302、第1行第4个第一图形301沿第一方向C依次间隔排布。因此，第1行第二图形302在第一光罩表面正投影，与第1行第一图形301错位布置。
第1行第1个第二图形302与第2行第1个第一图形301的中心连线沿第二方向D延伸。第1行第2个第二图形302与第2行第2个第一图形301的中心连线沿第二方向D延伸。第1行第3个第二图形302与第2行第3个第一图形301的中心连线沿第二方向D延伸。第1行第4个第二图形302与第2行第4个第一图形301的中心连线沿第二方向D延伸。第1行第5个第二图形302与第2行第5个第一图形301的中心连线沿第二方向D延伸。因此，第1行第二图形302在第一光罩表面正投影的中心与第2行第一图形301的中心沿第二方向D上共线。
同样地，第2行第二图形302在第一光罩表面正投影，与第2行第一图形301错位排布，且第2行第二图形302在第一光罩表面正投影的中心与第3行第一图形301的中心沿第二方向D上共线。
上述实施例中，第二光罩与第一光罩叠置时，奇数行的第二图形302在第一光罩表面的正投影，与最邻近的奇数行的第一图形301错位排布，有利于减小奇数行的第二图形302在第一光罩表面的正投影，与最邻近的奇数行的第一图形301沿第二方向D的间距。而奇数行的第二图形302在第一光罩表面的正投影的中心与最邻近的偶数行的第一图形301的中心沿第二方向D上共线，有利于奇数行的第二图形302与最邻近的偶数行的第一图形301之间留出一行空白区域303，以相应形成一行图形，从而增大同一光罩中相邻两个图形之间的距离，有利于图形制程的微缩。
同样地，第二光罩与第一光罩叠置时，偶数行的第二图形302在第一光罩表面的正投影，与最邻近的偶数行的第一图形301错位排布，有利于减小偶数行的第二图形302在第一光罩表面的正投影，与最邻近的偶数行的第一图形301沿第二方向D的间距。而偶数行的第二图形302在第一光罩表面的正投影的中心与最邻近的奇数行的第一图形301的中心沿第二方向D上共线，有利于偶数行的第二图形302与最邻近的奇数行的第一图形301之间留出一行空白区域303，以相应形成一行图形，从而增大同一光罩中相邻两个图形之间的距离，有利于图形制程的微缩。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第二图形302，与最邻近的奇数行的第一图形301在第二光罩表面的正投影错位排布，且奇数行的第二图形302的中心与最邻近的偶数行的第一图形301在第二光罩表面的正投影的中心沿第二方向D上共线。偶数行的第二图形302，与最邻近的偶数行的第一图形301在第二光罩表面的正投影错位排布，且偶数行的第二图形302的中心与最邻近的奇数行的第一图形301在第二光罩表面的正投影的中心沿第二方向D上共线。
在另一个实施例中，如图3所示，第二光罩与第一光罩叠置时，奇数行的第一图形301在第二光罩表面的正投影，与最邻近的奇数行的第二图形302错位排布，且奇数行的第一图形301在第二光罩表面的正投影的中心与最邻近的偶数行的第二图形302的中心沿第二方向D上共线。偶数行的第一图形301在第二光罩表面的正投影，与最邻近的偶数行的第二图形302错位排布，且偶数行的第一图形301在第二光罩表面的正投影的中心与最邻近的奇数行的第二图形302的中心沿第二方向D上共线。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第一图形301，与最邻近的奇数行的第二图形302在第一光罩表面的正投影错位排布，且奇数行的第一图形301的中心与最邻近的偶数行的第二图形302在第一光罩表面的正投影的中心沿第二方向D上共线。偶数行的第一图形301，与最邻近的偶数行的第二图形302在第一光罩表面的正投影错位排布，且偶数行的第一图形301的中心与最邻近的奇数行的第二图形302在第一光罩表面的正投影的中心沿第二方向D上共线。
在一个实施例中，如图3所示，第一方向C与第二方向D相垂直，第二光罩与第一光罩叠置时，奇数行的第二图形302在第一光罩表面的正投影的中心，位于最邻近的奇数行中相邻两第一图形301沿第二方向D延伸的对称轴上。偶数行的第二图形302在第一光罩表面的正投影的中心，位于最邻近的偶数行中相邻两第一图形301沿第二方向D延伸的对称轴上。
还是以图3为例，第1行第2个第二图形302在第一光罩表面的正投影的中心，位于第1行第1个第一图形301和第1行第2个第一图形301沿第二方向D延伸的对称轴上。第1行第3个第二图形302在第一光罩表面的正投影的中心，位于第1行第2个第一图形301和第1行第3个第一图形301沿第二方向D延伸的对称轴上。第1行第4个第二图形302在第一光罩表面的正投影的中心，位于第1行第3个第一图形301和第1行第4个第一图形301沿第二方向D延伸的对称轴上。第1行第5个第二图形302在第一光罩表面的正投影的中心，位于第1行第4个第一图形301和第1行第5个第一图形301沿第二方向D延伸的对称轴上。因此，第1行第二图形302在第一光罩表面的正投影的中心，位于第1行第一图形301中相邻两第一图形301沿第二方向D延伸的对称轴上。
同样地，第2行第二图形302在第一光罩表面的正投影的中心，位于第2行第一图形301中相邻两第一图形301沿第二方向D延伸的对称轴上。
上述实施例中，第二光罩与第一光罩叠置时，奇数行的第二图形302在第一光罩表面的正投影的中心，位于最邻近的奇数行中相邻两第一图形301沿第二方向D延伸的对称轴上，有利于最大程度减小奇数行的第二图形302在第一光罩表面的正投影，与最邻近的奇数行的第一图形301沿第二方向D的间距。
同样地，第二光罩与第一光罩叠置时，偶数行的第二图形302在第一光罩表面的正投影的中心，位于最邻近的偶数行中相邻两第一图形301沿第二方向D延伸的对称轴上，有利于最大程度减小偶数行的第二图形302在第一光罩表面的正投影，与最邻近的偶数行的第一图形301沿第二方向D的间距。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第二图形302的中心，位于最邻近的奇数行中相邻两第一图形301沿第二方向D延伸的对称轴在第二光罩表面的正投影上。偶数行的第二图形302的中心，位于最邻近的偶数行中相邻两第一图形301沿第二方向D延伸的对称轴在第一光罩表面的正投影上。
在另一个实施例中，如图3所示，第一方向C与第二方向D相垂直，第二光罩与第一光罩叠置时，奇数行的第一图形301在第二光罩表面的正投影的中心，位于最邻近的奇数行中相邻两第二图形302沿第二方向D延伸的对称轴上。偶数行的第一图形301在第二光罩表面的正投影的中心，位于最邻近的偶数行中相邻两第二图形302沿第二方向D延伸的对称轴上。
相应地，如图3所示，第二光罩与第一光罩叠置时，奇数行的第一图形301的中心，位于最邻近的奇数行中相邻两第二图形302沿第二方向D延伸的对称轴在第一光罩表面的正投影上。偶数行的第一图形301的中心，位于最邻近的偶数行中相邻两第二图形302沿第二方向D延伸的对称轴在第一光罩表面的正投影上。
在一个实施例中，第一图形301的形状与第二图形302的形状相同，第一图形301的尺寸与第二图形302的尺寸相同。
示例性地，如图3所示，第一图形301与第二图形302为直径大小相同的圆形。由于在第一图形301与第二图形302之间的空白区域303形成圆形比较容易，因此第一图形301与第二图形302也为圆形，有利于对应形成的图形阵列中各个图形具有一致性。
在其他实施例中，第一图形301、第二图形302也可以大小相同的方形、菱形、三角形、椭圆形等。
上述实施例中，第一图形301与第二图形302形状和大小都相同，方便图形阵列的设计。
基于同样的发明构思，请参阅图4，本发明还提供一种半导体结构的制备方法，包括如下步骤：
S401，提供衬底。示例性地，衬底可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底可以为单层结构，也可以为多层结构。例如，衬底可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。因此衬底的类型不应限制本申请的保护范围。
衬底内可以形成有浅沟槽隔离结构（Shallow Trench Isolation，简称STI），浅沟槽隔离结构可以于衬底内隔离出若干个间隔排布的有源区（ActiveArea，简称AA）。有源区可以为P型有源区，也可以为N型有源区。P型有源区可以通过注入N型离子以形成源区和漏区，以形成NMOS器件。作为示例，P型离子可以包括但不限于硼（Boron，B）离子、镓（Gallium，Ga）离子或铟（Indium，In）离子等等中的任意一种或几种。N型有源区可以通过注入P型离子以形成源区和漏区，以形成PMOS器件。作为示例，N型离子可以包括但不限于磷（Phosphorus，P）离子、砷（Arsenic，As）离子或锑（Antimony，Sb）离子一种或几种。
图5为本发明实施例提供的半导体结构的制备方法中步骤S401所得结构的剖面图，如图5所示，衬底100内设有浅沟槽隔离结构105，浅沟槽隔离结构105在衬底100内隔离出若干个间隔排布的有源区103。
S402，于衬底上形成由下至上叠置的第一掩膜叠层及牺牲层。
示例性地，牺牲层包括氧化物（Oxide）层，如二氧化硅（SiO2）层，实现图形从光罩到半导体结构的转移。第一掩膜叠层包括依次层叠在衬底上的氧化物层、氮化硅（SiN）层、多晶硅（Poly）层、氧化物层、旋涂硬掩膜（spin on hard mask，简称SOH）层、氮氧化硅（SiON）层、旋涂硬掩膜层和氮氧化硅层。其中，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料、以及有机硬掩膜材料等。SOH是形成半导体微细图形的辅助材料，其具有填补缺口、增加平坦度、增强耐腐蚀性的特性。采用这种材料形成硬掩膜层，可以使后续的刻蚀效果较好。
靠近顶部的氮氧化硅层和旋涂硬掩膜层，实现图形从牺牲层转移到第一掩膜叠层。靠近底部的氧化物层、氮化硅层、多晶硅层、氧化物层、旋涂硬掩膜层、氮氧化硅层，实现图形从第一掩膜叠层转移到衬底。
具体地，可以采用沉积工艺于衬底上形成由下至上叠置的第一掩膜叠层及牺牲层。沉积工艺可以包括但不限于化学气相沉积工艺（Chemical Vapor Deposition，CVD）、原子层沉积工艺（Atomic Layer Deposition，ALD）、高密度等离子沉积（HighDensityPlasma，HDP)工艺、等离子体增强沉积工艺及旋涂介质层（Spin-on Dielectric，SOD）等工艺中的一种或多种。
图6为本发明实施例提供的半导体结构的制备方法中步骤S402所得结构的剖面图，如图6所示，衬底100上依次层叠第一掩膜叠层410和牺牲层420。
S403，提供光罩组件。光罩组件可以为本发明如前所述的光罩组件。其中，光罩组件包括第一光罩和第二光罩。第一光罩具有多个第一图形，多个第一图形呈多行多列间隔排布。各行第一图形均包括多个沿第一方向间隔排布的第一图形。相邻两行第一图形错位排布。第二光罩具有多个第二图形，多个第二图形呈多行多列间隔排布。各行第二图形均包括多个沿第一方向间隔排布的第二图形。相邻两行第二图形错位排布。第二光罩与第一光罩叠置时，多行第二图形与多行第一图形沿第二方向交替间隔排布，第二方向与第一方向相交，并且各行第二图形在第一光罩表面的正投影与相邻两行第一图形沿第二方向的间距不等。
S404，基于第一光罩在牺牲层内形成多个第一开口图形。
其中，多个第一开口图形呈多行多列间隔排布。各行第一开口图形均包括多个沿第一方向间隔排布的第一开口图形。相邻两行第一开口图形错位排布。
图7为本发明实施例提供的半导体结构的制备方法中步骤S404所得结构的示意图，图7中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图7中（a）和（b）所示，牺牲层420内形成有多个贯穿牺牲层420的第一开口图形421，多个第一开口图形421呈多行多列间隔排布，各行第一开口图形421均包括多个沿行方向间隔排布的第一开口图形421，相邻两行第一开口图形421错位排布。
S405，基于第二光罩在牺牲层内形成多个第二开口图形。
其中，多个第二开口图形呈多行多列间隔排布。各行第二开口图形均包括多个沿第一方向间隔排布的第二开口图形。相邻两行第二开口图形错位排布。多行第二开口图形与多行第一开口图形沿第二方向交替间隔排布，第二方向与第一方向相交。各行第二开口图形与相邻两行第一开口图形沿第二方向的间距不等。
图8为本发明实施例提供的半导体结构的制备方法中步骤S405所得结构的示意图，图8中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图8中（a）和（b）所示，牺牲层420内形成有多个贯穿牺牲层420的第二开口图形422，多个第二开口图形422呈多行多列间隔排布，各行第二开口图形422均包括多个沿行方向间隔排布的第二开口图形422，相邻两行第二开口图形422错位排布。
在本实施例中，步骤S404和步骤S405之间没有先后顺序，可以先执行步骤S404再执行步骤S405，也可以先执行步骤S405再执行步骤S404。通过依次基于不同光罩在牺牲层内形成开口图形，可以将各个光罩具有的图形都转移到牺牲层内，形成对应的开口图形，实现图形从光罩到半导体结构的转移。
S406，于第一开口图形及第二开口图形内均形成第一填充柱，并去除牺牲层。
可选地，第一填充柱的材料与牺牲层的材料不同，有利于在第一填充柱形成后去除牺牲层。示例性地，第一填充柱的材料采用多晶硅。
图9为本发明实施例提供的半导体结构的制备方法中步骤S406所得结构的示意图，图9中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图9中（a）和（b）所示，第一开口图形421和第二开口图形422内形成第一填充柱430，相邻两个第一开口图形421之间、相邻两个第二开口图形422、以及第一开口图形421与相邻的第二开口图形422之间的牺牲层420被去除。
S407，于第一填充柱之间形成初始第三开口图形转移层。
可选地，初始第三开口图形转移层的材料与牺牲层的材料相同。示例性地，初始第三开口图形转移层的材料采用二氧化硅。
图10为本发明实施例提供的半导体结构的制备方法中步骤S407所得结构的示意图，图10中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图10中（a）和（b）所示，第一填充柱430之间形成有初始第三开口图形转移层440。在初始第三开口图形转移层440的形成过程中，材料优先沉积于靠近第一填充柱430的区域，使得初始第三开口图形转移层440从第一填充柱430边缘向远离第一填充柱430的方向填充。这样相邻两个第一填充柱430的间距越小，相邻两个第一填充柱430之间的空白空间越早填满，因此相邻两个第一填充柱430之间的初始第三开口图形转移层440，在间距较小的相邻两个第一填充柱430之间为实心结构，且在间距较大的相邻两个第一填充柱430之间为空心结构（露出部分缝隙）。而且空心结构中在相邻两个第一填充柱430之间会形成4个具有一定圆滑度的锐角。
S408，去除部分初始第三开口图形转移层以形成第三开口图形。
其中，第三开口图形位于第二开口图形与相邻两行第一开口图形中沿第二方向间距较大的一行第一开口图形和第二开口图形之间。
可选地，第一开口图形的形状、第二开口图形的形状、第三开口图形的形状相同，第一开口图形的大小、第二开口图形的大小、第三开口图形的大小相同。示例性地，第一开口图形、第二开口图形、第三开口图形为直径大小相同的圆形。
图11为本发明实施例提供的半导体结构的制备方法中步骤S408所得结构的示意图，图11中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图11中（a）和（b）所示，初始第三开口图形转移层440中的空隙在进一步刻蚀之后，扩大形成第三开口图形441。在刻蚀过程中，空隙边缘会逐渐变圆，因此第三开口图形441呈圆形。
S409，去除第一填充柱以释放第一开口图形及第二开口图形，形成图形转移层。
其中，图形转移层的材料与初始型转移层的材料相同。
图12为本发明实施例提供的半导体结构的制备方法中步骤S409所得结构的示意图，图12中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图12中（a）和（b）所示，去除第一填充柱430之后，形成第一开口图形421和第二开口图形422，第一开口图形421、第二开口图形422、第三开口图形441形成图形转移层450。
在本实施例中，先于第一开口图形及第二开口图形内均形成第一填充柱，并去除牺牲层，再于第一填充柱之间形成初始第三开口图形转移层，这样将填满第一填充柱之间空间的牺牲层，变成仅填充第一填充柱边缘空间的初始第三开口图形转移层，留出空白空间形成第三开口图形。然后利用空白空间露出的缝隙进行刻蚀，去除部分初始第三开口图形转移层，将空白空间进一步扩大，以形成第三开口图形。最后去除第一填充柱释放第一开口图形和第二开口图形，即可形成图形转移层。
S410，基于图形转移层刻蚀第一掩膜叠层，以将第一开口图形、第二开口图形及第三开口图形转移至第一掩膜叠层内。
图13为本发明实施例提供的半导体结构的制备方法中步骤S410所得结构的示意图，图13中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图13中（a）和（b）所示，图形转移层450中的第一开口图形421、第二开口图形422及第三开口图形441转移至第一掩膜叠层410中自上而下的氮氧化硅层和旋涂硬掩膜层内。
S411，于转移至第一掩膜叠层内的第一开口图形、第二开口图形及第三开口图形中填充第二填充柱。
示例性地，第二填充柱的材料采用氧化物，如二氧化硅。
图14为本发明实施例提供的半导体结构的制备方法中步骤S411所得结构的示意图，图14中（a）为剖面图，（b）为（a）中XX’方向的剖面图。如图14中（a）和（b）所示，第一开口图形421、第二开口图形422及第三开口图形441内填充有第二填充柱460。
S412，基于第二填充柱刻蚀第一掩膜叠层，以得到图形化掩膜层。
其中，图形化掩膜层包括多个与第二填充柱一一对应的柱状结构。
图15为本发明实施例提供的半导体结构的制备方法中步骤S412所得结构的示意图，图15中（a）为剖面图，（b）为（a）中XX’方向的剖面图。如图15中（a）和（b）所示，第一掩膜叠层410进一步刻蚀形成图形化掩膜层470，图形化掩膜层470包括多个与第二填充柱460一一对应的柱状结构471。
S413，基于图形化掩膜层刻蚀衬底，以于衬底内形成沟槽。
在一个实施例中，请参阅图16，S404包括如下步骤：
S1601，于牺牲层的上表面形成第二掩膜叠层。
示例性地，第二掩膜叠层包括依次层叠在牺牲层上的旋涂硬掩膜层和氮氧化硅层。
图17为本发明实施例提供的半导体结构的制备方法中步骤S1601所得结构的剖面图，如图17所示，牺牲层420上形成有第二掩膜叠层510。
S1602，于第二掩膜叠层的上表面形成第一光刻胶层。
图18为本发明实施例提供的半导体结构的制备方法中步骤S1602所得结构的剖面图，如图18所示，第二掩膜叠层510上形成有第一光刻胶层520。
S1603，基于第一光罩对第一光刻胶层进行曝光显影，以得到第一图形化光刻胶层。
图19为本发明实施例提供的半导体结构的制备方法中步骤S1603所得结构的示意图，图19中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图19中（a）和（b）所示，第一光罩内的第一图形转移到第一光刻胶层520内，形成第一图形化光刻胶层521。
S1604，基于第一图形化光刻胶层刻蚀第二掩膜叠层。
图20为本发明实施例提供的半导体结构的制备方法中步骤S1604所得结构的剖面图，如图20所示，第一图形化光刻胶层521内的图形转移到第二掩膜叠层510内。
S1605，去除第一图形化光刻胶层，并基于刻蚀后的第二掩膜叠层刻蚀牺牲层，以在牺牲层内形成多个第一开口图形。
如图7中（a）和（b）所示，第一图形化光刻胶层521被去除，第二掩膜叠层510内的图形转移到牺牲层420内，形成多个第一开口图形421。
上述实施例中，先于牺牲层的上表面形成第二掩膜叠层，并于第二掩膜叠层的上表面形成第一光刻胶层，再基于第一光罩对第一光刻胶层进行曝光显影，得到第一图形化光刻胶层，进而基于第一图形化光刻胶层刻蚀第二掩膜叠层，最终去除第一图形化光刻胶层，并基于刻蚀后的第二掩膜叠层刻蚀牺牲层，以在牺牲层内形成多个第一开口图形，从而实现基于第一光罩在牺牲层内形成多个第一开口图形。
在一个实施例中，请参阅图21，S405包括如下步骤：
S2101，形成第三掩膜叠层。
其中，第三掩膜叠层填满第一开口图形并覆盖牺牲层的上表面。
示例性地，第三掩膜叠层包括依次层叠在牺牲层上的旋涂硬掩膜层和氮氧化硅层。
图22为本发明实施例提供的半导体结构的制备方法中步骤S2101所得结构的剖面图，如图22所示，牺牲层420上形成有第三掩膜叠层530。
S2102，于第三掩膜叠层的上表面形成第二光刻胶层。
图23为本发明实施例提供的半导体结构的制备方法中步骤S2102所得结构的剖面图，如图23所示，第三掩膜叠层530上形成有第二光刻胶层540。
S2103，基于第二光罩对第二光刻胶层进行曝光显影，以得到第二图形化光刻胶层。
图24为本发明实施例提供的半导体结构的制备方法中步骤S2103所得结构的示意图，图24中（a）为俯视图，（b）为（a）中XX’方向的剖面图。如图24中（a）和（b）所示，第二光罩内的第二图形转移到第二光刻胶层540内，形成第二图形化光刻胶层541。
S2104，基于第二图形化光刻胶层刻蚀第三掩膜叠层。
图25为本发明实施例提供的半导体结构的制备方法中步骤S2104所得结构的剖面图，如图25所示，第二图形化光刻胶层541内的图形转移到第三掩膜叠层530内。
S2105，去除第二图形光刻胶层，并基于刻蚀后的第三掩膜叠层刻蚀牺牲层，以在牺牲层内形成多个第二开口图形。
如图8中（a）和（b）所示，第二图形化光刻胶层541被去除，第三掩膜叠层530内的图形转移到牺牲层420内，形成多个第二开口图形422。
上述实施例中，先于牺牲层的上表面形成第三掩膜叠层，并于第三掩膜叠层的上表面形成第二光刻胶层，再基于第二光罩对第二光刻胶层进行曝光显影，得到第二图形化光刻胶层，进而基于第二图形化光刻胶层刻蚀第三掩膜叠层，最终去除第二图形化光刻胶层，并基于刻蚀后的第三掩膜叠层刻蚀牺牲层，以在牺牲层内形成多个第二开口图形，从而实现基于第二光罩在牺牲层内形成多个第二开口图形。
在一个实施例中，S406包括如下步骤：于第一开口图形及第二开口图形内均形成多晶硅层，作为第一填充柱。
在一个实施例中，S407包括如下步骤：采用原子层沉积工艺于第一填充柱之间形成氧化硅层，氧化硅层的沉积厚度为8nm~12nm，氧化硅层作为初始第三开口图形转移层。
上述实施例中，氧化硅层的沉积厚度为8nm~12nm，如8nm、9nm、10nm、11nm、12nm等，使得初始第三开口图形转移层填满间距较小的第一填充柱之间的空间，且未填满间距较大的第一填充柱之间的空间，露出缝隙方便后续可以形成图形。
可选地，S408包括如下步骤：刻蚀部分氧化硅层，刻蚀后剩余的氧化硅层的厚度为4nm~6nm。
上述实施例中，刻蚀后剩余的氧化硅层的厚度为4nm~6nm，如4nm、4.5nm、5nm、5.5nm、6nm等，方便后续形成图形。
在一个实施例中，S412之前，该半导体结构的制备方法还包括如下步骤：于衬底的上表面形成由下至上依次叠置的第一介质层、第二介质层及导电层。
其中，图形掩膜层形成于导电层的上表面。基于图形化掩膜层刻蚀衬底时，沟槽沿厚度方向贯穿导电层、第二介质层及第一介质层，并延伸至衬底内。
上述实施例中，先于衬底的上表面形成由下至上依次叠置的第一介质层、第二介质层及导电层，使得图形掩膜层形成于导电层的上表面。这样基于图形化掩膜层刻蚀衬底时，沟槽沿厚度方向贯穿导电层、第二介质层及第一介质层，并延伸至衬底内，以便后续形成位线接触结构。
在一个实施例中，S413之后，该半导体结构的制备方法还包括如下步骤：形成位线接触结构和位线。
请参阅图26，形成位线接触结构和位线包括如下步骤：
S2601，于沟槽内形成位线接触材料层。
S2602，去除图形化掩膜层。
S2603，于位线接触材料层的上表面及导电层的上表面形成位线叠层材料层。
S2604，刻蚀位线叠层材料层得到位线，刻蚀位线接触材料层得到位线接触结构。
上述实施例中，先于沟槽内形成位线接触材料层，再去除图形化掩膜层，然后于位线接触材料层的上表面及导电层的上表面形成位线叠层材料层，最后刻蚀位线叠层材料层即可得到位线，刻蚀位线接触材料层即可得到位线接触结构。
上述实施例中，半导体结构的制备方法先提供衬底，并于衬底上形成由下至上叠置的第一掩膜叠层及牺牲层，再提供上述光罩组件，基于第一光罩在牺牲层内形成与第一图形一一对应的多个第一开口图形，基于第二光罩在牺牲层内形成与第二图形一一对应的多个第二开口图形，此时由于同一光罩中相邻两个图形之间的距离较大，因此可以实现图形制程的进一步微缩。然后于第一开口图形及第二开口图形内均形成第一填充柱，并去除牺牲层，将第一开口图形及第二开口图形从牺牲层转移到第一填充柱。接着于第一填充柱之间形成初始第三开口图形转移层，并去除部分初始第三开口图形转移层，由于沿行方向间隔排布多个第一开口图形或者多个第二开口图形，相邻两行第一开口图形错位排布，相邻两行第二开口图形错位排布，多行第二开口图形与多行第一开口图形沿与行方向相交的方向交替间隔排布，各行第二开口图形与相邻两行第一开口图形沿列方向的间距不等，因此可以形成第三开口图形，第三开口图形位于第二开口图形与相邻且间距较远的一行第一开口图形之间。这样通过自对准的方式形成第三开口图形，使得一部分开口图形不需要基于光罩形成，减少一次曝光，只需要两次曝光即可进一步增大同一光罩中相邻两个图形之间的距离，在不增加曝光次数的情况下实现了图形制程的进一步微缩，与基于光罩形成开口图形相比，减少了曝光次数，降低了实现成本。
应该理解的是，虽然图4、图16、图21、图26的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4、图16、图21、图26中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本发明还提供一种半导体结构，采用本发明提供的半导体结构的制备方法制备而成。
上述实施例中，半导体结构采用上述制备方法制备而成，可以满足尺寸进一步缩小的要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种光罩组件，其特征在于，所述光罩组件包括：
第一光罩，具有多个第一图形，多个所述第一图形呈多行多列间隔排布；各行所述第一图形均包括多个沿第一方向间隔排布的所述第一图形；相邻两行所述第一图形错位排布；
第二光罩，具有多个第二图形，多个所述第二图形呈多行多列间隔排布；各行所述第二图形均包括多个沿第一方向间隔排布的所述第二图形；相邻两行所述第二图形错位排布；
所述第二光罩与所述第一光罩叠置时，多行所述第二图形与多行所述第一图形沿第二方向交替间隔排布，所述第二方向与所述第一方向相交，并且各行所述第二图形在所述第一光罩表面的正投影与相邻两行所述第一图形沿所述第二方向的间距不等；
所述第二光罩与所述第一光罩叠置时，奇数行的所述第二图形在所述第一光罩表面的正投影，与最邻近的奇数行的所述第一图形沿所述第二方向的间距小于与最邻近的偶数行的所述第一图形沿所述第二方向的间距；偶数行的所述第二图形在所述第一光罩表面的正投影，与最邻近的偶数行的所述第一图形沿所述第二方向的间距小于与最邻近的奇数行的所述第一图形沿所述第二方向的间距；
所述第二光罩与所述第一光罩叠置时，奇数行的所述第二图形在所述第一光罩表面的正投影，与最邻近的奇数行的所述第一图形错位排布，且奇数行的所述第二图形在所述第一光罩表面的正投影的中心与最邻近的偶数行的所述第一图形的中心沿所述第二方向上共线；偶数行的所述第二图形在所述第一光罩表面的正投影，与最邻近的偶数行的所述第一图形错位排布，且偶数行的所述第二图形在所述第一光罩表面的正投影的中心与最邻近的奇数行的所述第一图形的中心沿所述第二方向上共线；
所述第一方向与所述第二方向相垂直，所述第二光罩与所述第一光罩叠置时，奇数行的所述第二图形在所述第一光罩表面的正投影的中心，位于最邻近的奇数行中相邻两所述第一图形的沿所述第二方向延伸的对称轴上；偶数行的所述第二图形在所述第一光罩表面的正投影的中心，位于最邻近的偶数行中相邻两所述第一图形的沿所述第二方向延伸的对称轴上。
2.根据权利要求1所述的光罩组件，其特征在于，所述第一图形的形状与所述第二图形的形状相同，所述第一图形的尺寸与所述第二图形的尺寸相同；且
P1=2.32×Pwl，P2=3.15×Pwl~3.25×Pwl，P1为同一行相邻两个所述第一图形之间的距离或者同一行相邻两个所述第二图形之间的距离，P2为相邻两行的相邻两个所述第一图形之间的距离或者相邻两行的相邻两个所述第二图形之间的距离，Pwl为相邻两条字线之间的距离。
3.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括：
提供衬底；
于所述衬底上形成由下至上叠置的第一掩膜叠层及牺牲层；
提供如权利要求1或2所述的光罩组件；
基于所述第一光罩在所述牺牲层内形成多个第一开口图形，多个所述第一开口图形呈多行多列间隔排布；各行所述第一开口图形均包括多个沿所述第一方向间隔排布的所述第一开口图形；相邻两行所述第一开口图形错位排布；
基于所述第二光罩在所述牺牲层内形成多个第二开口图形，多个所述第二开口图形呈多行多列间隔排布；各行所述第二开口图形均包括多个沿所述第一方向间隔排布的所述第二开口图形；相邻两行所述第二开口图形错位排布；多行所述第二开口图形与多行所述第一开口图形沿所述第二方向交替间隔排布，所述第二方向与所述第一方向相交；各行所述第二开口图形与相邻两行所述第一开口图形沿所述第二方向的间距不等；
于所述第一开口图形及所述第二开口图形内均形成第一填充柱，并去除所述牺牲层；
于所述第一填充柱之间形成初始第三开口图形转移层；
去除部分所述初始第三开口图形转移层以形成第三开口图形，所述第三开口图形位于所述第二开口图形与相邻两行所述第一开口图形中沿所述第二方向间距较大的一行所述第一开口图形和所述第二开口图形之间；
去除所述第一填充柱以释放所述第一开口图形及所述第二开口图形，形成图形转移层；
基于所述图形转移层刻蚀所述第一掩膜叠层，以将所述第一开口图形、所述第二开口图形及所述第三开口图形转移至所述第一掩膜叠层内；
于转移至所述第一掩膜叠层内的所述第一开口图形、所述第二开口图形及所述第三开口图形中填充第二填充柱；
基于所述第二填充柱刻蚀所述第一掩膜叠层，以得到图形化掩膜层，所述图形化掩膜层包括多个与所述第二填充柱一一对应的柱状结构；
基于所述图形化掩膜层刻蚀所述衬底，以于所述衬底内形成沟槽。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，基于所述第一光罩在所述牺牲层内形成多个第一开口图形包括：
于所述牺牲层的上表面形成第二掩膜叠层；
于所述第二掩膜叠层的上表面形成第一光刻胶层；
基于所述第一光罩对所述第一光刻胶层进行曝光显影，以得到第一图形化光刻胶层；
基于所述第一图形化光刻胶层刻蚀所述第二掩膜叠层；
去除所述第一图形化光刻胶层，并基于刻蚀后的第二掩膜叠层刻蚀所述牺牲层，以在所述牺牲层内形成多个第一开口图形。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，基于所述第二光罩在所述牺牲层内形成多个第二开口图形包括：
形成第三掩膜叠层，所述第三掩膜叠层填满所述第一开口图形并覆盖所述牺牲层的上表面；
于所述第三掩膜叠层的上表面形成第二光刻胶层；
基于所述第二光罩对所述第二光刻胶层进行曝光显影，以得到第二图形化光刻胶层；
基于所述第二图形化光刻胶层刻蚀所述第三掩膜叠层；
去除所述第二图形光刻胶层，并基于刻蚀后的第三掩膜叠层刻蚀所述牺牲层，以在所述牺牲层内形成多个第二开口图形。
6.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第一掩膜叠层包括依次层叠在衬底上的氧化物层、氮化硅层、多晶硅层、氧化物层、旋涂硬掩膜层、氮氧化硅层、旋涂硬掩膜层和氮氧化硅层。
7.根据权利要求3-6中任一项所述的半导体结构的制备方法，其特征在于，
于所述第一开口图形及所述第二开口图形内均形成第一填充柱，并去除所述牺牲层包括：
于所述第一开口图形及所述第二开口图形内均形成多晶硅层，作为所述第一填充柱。
8.根据权利要求3-6中任一项所述的半导体结构的制备方法，其特征在于，
于所述第一填充柱之间形成初始第三开口图形转移层包括：
采用原子层沉积工艺于所述第一填充柱之间形成氧化硅层，所述氧化硅层的沉积厚度为8nm~12nm，所述氧化硅层作为所述初始第三开口图形转移层；
去除部分所述初始第三开口图形转移层以形成第三开口图形包括：
刻蚀部分所述氧化硅层，刻蚀后剩余的所述氧化硅层的厚度为4nm~6nm。
9.根据权利要求3-6中任一项所述的半导体结构的制备方法，其特征在于，在得到所述图形化掩膜层之前，所述半导体结构的制备方法还包括：
于所述衬底的上表面形成由下至上依次叠置的第一介质层、第二介质层及导电层；所述图形掩膜层形成于所述导电层的上表面；基于所述图形化掩膜层刻蚀所述衬底时，所述沟槽沿厚度方向贯穿所述导电层、所述第二介质层及所述第一介质层，并延伸至所述衬底内；
于所述衬底内形成沟槽之后，所述半导体结构的制备方法还包括：形成位线接触结构和位线。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述形成位线接触结构和位线，包括：
于所述沟槽内形成位线接触材料层；
去除所述图形化掩膜层；
于所述位线接触材料层的上表面及所述导电层的上表面形成位线叠层材料层；
刻蚀所述位线叠层材料层得到所述位线，刻蚀所述位线接触材料层得到所述位线接触结构。
CN202310506657.4A 2023-05-08 2023-05-08 光罩组件及半导体结构的制备方法 Active CN116224709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310506657.4A CN116224709B (zh) 2023-05-08 2023-05-08 光罩组件及半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310506657.4A CN116224709B (zh) 2023-05-08 2023-05-08 光罩组件及半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN116224709A CN116224709A (zh) 2023-06-06
CN116224709B true CN116224709B (zh) 2023-09-26

Family

ID=86575351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310506657.4A Active CN116224709B (zh) 2023-05-08 2023-05-08 光罩组件及半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN116224709B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105759560A (zh) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 组合光罩的版图结构及其形成方法、应用方法
CN208521130U (zh) * 2018-08-08 2019-02-19 长鑫存储技术有限公司 组合掩膜版
CN112731761A (zh) * 2019-10-28 2021-04-30 三星电子株式会社 制造光掩模组的方法和制造半导体器件的方法
CN113066715A (zh) * 2021-03-19 2021-07-02 长鑫存储技术有限公司 光罩组件、图形化掩膜及其形成方法、有源区的形成方法
CN114388353A (zh) * 2022-01-17 2022-04-22 长鑫存储技术有限公司 图案化方法和半导体结构的制备方法
CN115377010A (zh) * 2021-05-19 2022-11-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413833B2 (en) * 2004-05-14 2008-08-19 Infineon Technologies Ag Single exposure of mask levels having a lines and spaces array using alternating phase-shift mask
US20070248898A1 (en) * 2006-04-20 2007-10-25 Atmel Corporation Targets for alignment of semiconductor masks
US8173544B2 (en) * 2008-05-02 2012-05-08 Texas Instruments Incorporated Integrated circuit having interleaved gridded features, mask set and method for printing
CN108957943B (zh) * 2017-05-22 2021-02-19 联华电子股份有限公司 形成布局图案的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105759560A (zh) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 组合光罩的版图结构及其形成方法、应用方法
CN208521130U (zh) * 2018-08-08 2019-02-19 长鑫存储技术有限公司 组合掩膜版
CN112731761A (zh) * 2019-10-28 2021-04-30 三星电子株式会社 制造光掩模组的方法和制造半导体器件的方法
CN113066715A (zh) * 2021-03-19 2021-07-02 长鑫存储技术有限公司 光罩组件、图形化掩膜及其形成方法、有源区的形成方法
CN115377010A (zh) * 2021-05-19 2022-11-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN114388353A (zh) * 2022-01-17 2022-04-22 长鑫存储技术有限公司 图案化方法和半导体结构的制备方法

Also Published As

Publication number Publication date
CN116224709A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US7615496B2 (en) Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
US8901700B2 (en) Semiconductor structures
KR101658492B1 (ko) 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101364780B1 (ko) Ｕ-형상의 트랜지스터 및 대응하는 제조 방법
US8835321B2 (en) Method for forming fine patterns of a semiconductor device
JP5545524B2 (ja) 効率的なピッチマルチプリケーションプロセス
US8435876B2 (en) Method of manufacturing semiconductor device
US20070018201A1 (en) Non-volatile memory cells and methods for fabricating non-volatile memory cells
KR102422689B1 (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
US20080113483A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
US8518828B2 (en) Semiconductor device fabrication method
KR20210077794A (ko) 접속 비아 구조물들을 위한 자가-정렬형 유전체 분리 영역들을 포함하는 3차원 메모리 디바이스 및 그의 제조 방법
US10438809B2 (en) Method of forming a semiconductor device including a pitch multiplication
US10050129B2 (en) Method of forming fine patterns
CN113097142B (zh) 一种图案化方法及半导体结构
US20220108990A1 (en) Method of making semiconductor device which includes fins
JP2022534200A (ja) 半導体デバイス
WO2023077666A1 (zh) 半导体结构及其制作方法
US20110079871A1 (en) Semiconductor device and method of fabricating the same
US10290509B2 (en) Methods for fabricating semiconductor devices using a multilayer lithography process
CN116224709B (zh) 光罩组件及半导体结构的制备方法
KR20090077511A (ko) 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법.
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US8101481B1 (en) Spacer lithography processes
KR20230144080A (ko) 핀형 지지 기둥 구조물들을 갖는 3차원 메모리 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant