KR100283425B1 - 반도체소자의금속배선형성공정및그시스템 - Google Patents

반도체소자의금속배선형성공정및그시스템 Download PDF

Info

Publication number
KR100283425B1
KR100283425B1 KR1019980039667A KR19980039667A KR100283425B1 KR 100283425 B1 KR100283425 B1 KR 100283425B1 KR 1019980039667 A KR1019980039667 A KR 1019980039667A KR 19980039667 A KR19980039667 A KR 19980039667A KR 100283425 B1 KR100283425 B1 KR 100283425B1
Authority
KR
South Korea
Prior art keywords
etching
chamber
metal wiring
wafer
load lock
Prior art date
Application number
KR1019980039667A
Other languages
English (en)
Other versions
KR20000020876A (ko
Inventor
최백순
이재생
신은희
조성범
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980039667A priority Critical patent/KR100283425B1/ko
Priority to TW088114276A priority patent/TW419751B/zh
Priority to US09/386,360 priority patent/US6335284B1/en
Priority to JP11268612A priority patent/JP2000100799A/ja
Publication of KR20000020876A publication Critical patent/KR20000020876A/ko
Application granted granted Critical
Publication of KR100283425B1 publication Critical patent/KR100283425B1/ko
Priority to US09/993,491 priority patent/US20020061650A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄 배선라인에서 발생되는 부식(corrosion) 불량을 억제할 수 있는 반도체소자의 금속배선 형성공정 및 시스템에 관한 것으로, 포토레지스트패턴이 금속배선물질층상에 형성되어 있는 반도체 웨이퍼를 식각챔버내로 로딩하는 단계; 식각챔버 내의 분위기를 안정화시키는 단계; 식각챔버 내로 클로라인(Chlorine)을 함유한 식각가스를 공급하여 상기 포토레지스트패턴을 식각마스크로 하여 상기 금속배선물질층을 식각종말점까지 주식각하는 단계; 상기 식각종말점을 지나 소정의 시간만큼 과식각하여 금속배선패턴을 형성하는 단계; 상기 과식각단계 후 상기 식각챔버내를 퍼지하는 단계; 및 식각공정이 수행된 상기 웨이퍼를 식각챔버로부터 언로딩하는 단계를 구비하여 이루어지며, 웨이퍼를 이송시키는 트랜스퍼모듈의 압력을 최적화시켰으며, 웨이퍼의 대기장소인 로드락챔버를 계속적으로 퍼지시킨다.
따라서, 부식불량의 유발요인이 전 시스템에서 억제되어 반도체소자의 수율향상 및 생산성의 향상효과를 가져온다.

Description

반도체소자의 금속배선 형성공정 및 그 시스템
본 발명은 반도체소자의 금속배선 형성공정 및 이를 실현하기 위한 시스템에 관한 것으로서, 보다 상세하게는 알루미늄 배선라인에서 발생되는 부식(corrosion) 불량을 억제할 수 있는 반도체소자의 금속배선 형성공정 및 이를 실현하기 위한 시스템에 관한 것이다.
반도체소자의 제조공정에서 금속배선공정은 반도체기판상에 형성된 다수의 소자들을 전기적으로 연결하기 위한 것으로써, 반도체기판상의 특정 층상에 금속배선물질층을 증착시키고, 상기 금속배선물질층상에 포토레지스트를 코팅한 후, 상기 포토레지스트를 원하는 금속배선을 고려하여 설계된 특정의 패턴에 따라 노광 및 현상하여 포토레지스트패턴을 형성하고, 상기 포토레지스트패턴을 식각마스크로 하여 상기 금속배선물질층을 식각하고 상기 포토레지스트패턴을 제거하여 금속배선을 형성함으로써 이루어진다.
도1은 금속배선을 형성하기 위한 상기 금속배선물질층을 식각하고 상기 포토레지스트패턴을 제거하는 일련의 공정이 수행되는 종래의 멀티챔버형 건식식각시스템을 개략적으로 나타낸 도면으로써, AMT(Applide Material Technology)사의 제품(모델명; Centura)이다.
도1을 참조하면, 중앙부에는 웨이퍼이송용 로봇(14)이 배치되어 있으며 펌프(도시안됨)에 의해 일정한 진공도로 유지되는 트랜스퍼모듈(transfer module, 12)이 형성되어 있으며, 상기 트랜스퍼모듈(12)을 둘러싸고 복수개의 챔버들이 각기 슬릿밸브(19)를 통하여 연결되어 있다. 즉, 공정수행을 위해 대기중이거나 공정수행이 완료된 웨이퍼들이 대기중인 로드락챔버(10a)(10b), 공정수행을 위한 웨이퍼의 플랫존을 정렬하기 위한 플랫존 얼라이너(20), 금속배선을 위한 식각공정이 수행되는 식각챔버(16a)(16b), 식각공정이 수행된 후 잔류하는 포토레지스트패턴을 스트립(strip)하고 페시베이션(passivation)하는 애싱(ashing)챔버(18a)(18b) 및 냉각챔버(22)가 상기 트랜스퍼모듈(12)을 둘러싸고 배치되어 있다. 각 챔버들에는 필요에 따라 각종 유틸리티(utility)라인이 연결되어 있다.
도2는 도1에서 금속배선을 위한 식각공정이 수행되는 식각챔버(16a)(16b)에 대응하는 식각챔버 구조를 나타내는 도면으로써, MERIE(Magnetron Enhanced Reactive Ion Etch) 방식의 건식식각챔버를 나타낸다. 즉 저압의 반응성이온식각을 위한 플라즈마 소오스로서 고주파전원(RF Power)을 사용하는 외에도 도2에서 보여지듯이 챔버내부(30)의 측벽을 따라 마그네틱 코일(38)을 추가로 사용하는 방식이다.
이러한 마그네틱 코일(38)을 사용하는 것은 챔버내부(30) 내의 웨이퍼(42) 상에 고주파전원의 인가에 따른 전기장으로 발생되는 플라즈마에 대하여 자기장을 형성시킴으로써 챔버내부(30)의 측벽으로부터 이온을 제거하고 이들을 챔버내부(30) 중앙의 플라즈마로 보내기 때문에 반응성이온의 밀도가 증가되고, 따라서 고밀도의 플라즈마를 형성시킬 수 있으며 이들 플라즈마 상태를 보다 오랫동안 유지시킬 수 있기 때문에 높은 식각속도(etch rate)를 얻을 수 있다.
도2를 참조하여 보다 상세히 설명하면, 챔버내부(30)의 중앙에는 웨이퍼(42)를 안착하는 정전척(Electrostatic Chuck, 46)이 캐소드(48) 상에 설치되며, 웨이퍼(42) 하부에는 플라즈마의 집중을 위한 포커스링(44)이 형성되어 있다. 상기 캐소드(48)와 포커스링(44)에는 고주파전원이 각기 인가되며, 챔버내부(30)의 상측에는 챔버라이너(32)가 형성되어 있으며, 그 중앙부에는 웨이퍼(42)의 상측으로 식각가스를 공급하기 위한 가스분산판(34)이 가스공급관(36)을 통하여 연결되어 있다.
챔버내부(30)의 측벽에는 식각종말점을 측정하기 위한 디텍터(40)가 형성되어 있으며, 챔버내부(30)의 바닥에는 챔버내부(30)를 원하는 진공도로 유지하기 위한 터보분자펌프(50)에 연결된 배기구가 형성되어 있다.
도2의 식각챔버내에서는, 반도체기판상의 특정 절연막상에 금속배선물질층이 형성되어 있고 그 상측에 원하는 금속배선패턴을 형성하기 위한 포토레지스트패턴이 형성되어 있는 웨이퍼가 상기 챔버내부(30)의 정전척(46)상에 안착된 후 식각가스를 공급하면서 식각공정이 수행되며, 특히 금속배선의 재료로 주로 사용되는 알루미늄에 대하여 식각가스로서는 Cl2가스와 BCl3가스가 주로 사용된다.
그러나, 상기와 같이 클로라인을 포함하는 식각가스를 사용하여 알루미늄배선공정을 수행하는 경우, 알루미늄을 부식시키는 가스가 금속배선라인 내에 부식(corrosion) 불량을 유발하게 된다는 문제점이 있었다.
도3은 종래의 알루미늄 배선라인에 발생된 부식불량을 도식화한 도면으로써, 반도체기판상의 특정 절연막(60) 상에 금속배선라인(62)이 형성되어 있으며, 알루미늄의 금속배선라인(62)의 일부가 부식되어 부식부분(69)이 발생된 모습을 나타낸다. 이러한 부식부분(69)은 확장되어 마침내 금속배선라인(62)의 단락(open)을 초래하여 반도체소자간의 전기적 연결불량이 되어 수율저하의 요인이 된다.
이러한 알루미늄배선의 부식불량은, 포토레지스트 및 측벽 코팅 내의 클로라인 성분 또는 식각부산물인 AlCl3가 수증기와 반응하여 HCl을 형성하기 때문이라고 알려져 있다. 그러나 이러한 알루미늄배선의 부식불량에 대하여 여러 가지 평가가 이루어지고 있으나 아직까지 정확한 원인규명과 개선이 이루어지지 않고 있는 실정이다.
특히, 미합중국 특허번호 제 5,545,289 호에는 이러한 부식불량을 개선하기 위하여 금속배선물질층에 대하여 식각공정을 수행한 후 잔류하는 포토레지스트패턴을 제거하기 위한 애싱스텝에서 페시베이션과 스트립을 반복수행하는 방법이 개시되어 있지만, 근본적인 개선이 이루어지지 않는다는 문제점이 있었다.
따라서, 반도체소자의 수율 및 신뢰성을 저하시키는 알루미늄배선의 부식불량을 감소시키기 위한 보다 시스템적 개선 및 공정적 개선이 요구되기에 이르렀다.
본 발명의 목적은 금속배선에서 발생되는 부식불량을 억제하기 위하여, 금속배선을 위한 식각공정이 진행되는 식각챔버 내에서 부식불량의 유발요인이 억제되는 반도체소자의 금속배선 형성공정을 제공하는 데 있다.
본 발명의 다른 목적은 금속배선에서 발생되는 부식불량을 억제하기 위하여, 금속배선을 위한 식각공정의 전후 웨이퍼가 이송 또는 대기하는 트랜스퍼모듈 및 로드락챔버에서 부식불량의 유발요인이 억제되는 반도체소자의 금속배선 형성공정을 제공하는 데 있다.
본 발명의 또다른 목적은 금속배선에서 발생되는 부식불량의 유발요인을 억제시킬 수 있는 반도체소자의 금속배선 형성시스템을 제공하는 데 있다.
도1은 종래의 금속배선 형성공정을 수행하는 건식식각시스템을 개략적으로 나타내는 도면이다.
도2는 도1의 식각챔버를 나타내는 개략적인 도면이다.
도3은 종래의 금속배선 형성공정 후 금속배선라인의 부식(Corrosion) 상태를 나타낸 도면이다.
도4는 본 발명의 일 실시예에 따른 금속배선 형성공정을 수행하는 건식식각시스템을 개략적으로 나타내는 도면이다.
도5a 내지 도5d는 도4의 본 발명의 건식식각시스템에서 수행되는 반도체장치의 제조과정을 나타낸 공정단면도들이다.
도6은 본 발명에 따라 트랜스퍼모듈 내의 압력을 최적화하는 과정을 나타낸 도면이다.
도7은 본 발명에 따라 트랜스퍼모듈 내의 압력을 최적화한 후 로드락챔버를 퍼지(purge)하는 과정을 나타낸 도면이다.
도8은 본 발명에 따라 식각챔버 내에서 수행되는 금속배선의 식각공정을 나타낸 도면이다.
도9는 본 발명에 따른 건식식각 시스템에서 수행되는 금속배선 형성공정을 나타낸 도면이다.
도10은 도6에 따라 수행된 트랜스퍼모듈 내의 압력을 변경하면서 수행된 로드락챔버 내의 N2와 H2O 의 거동에 대한 RGA-QMS 측정결과 그래프이다.
도11은 도6에 따라 수행된 트랜스퍼모듈 내의 압력을 변경하면서 수행된 로드락챔버 내의 H2O, Cl, HCL의 거동에 대한 RGA-QMS 측정결과 그래프이다.
도12는 트랜스퍼모듈 내의 압력을 450 mTorr로 설정한 후 트랜스퍼모듈을 통하여 로드락챔버로부터 웨이퍼를 이송시키면서 수행된 로드락챔버 내의 불순물 거동에 대한 RGA-QMS 측정결과 그래프이다.
※도면의 주요부분에 대한 부호의 설명
10a, 10b, 70a, 70b ; 로드락챔버 12, 72 ; 트랜스퍼모듈
14, 74 ; 로봇 16a,16b, 76a, 76b ; 식각챔버
18a, 18b, 78a, 78b ; 애싱챔버 19, 79 ; 슬릿밸브
20, 80 ; 플랫존 얼라이너 22, 82 ; 냉각챔버
32 ; 챔버라이너 34 ; 가스분산판
36 ; 가스공급관 38 ; 마그네틱 코일
40 ; 디텍터(EPD) 42 ; 웨이퍼
44 ; 포커스링 46 ; 정전척(ESC)
48 ; 케소드 50 ; 터보분자펌프
60 ; 절연막 62 ; 금속배선물질층
64 ; 캡층 66 ; 포토레지스트층
68 ; 클로라인성분 69 ; 부식부분
84 ; 샘플링 매니폴드 86 ; RGA-QMS
88 ; 진공펌프 90 ; 유량조절기
92 ; 퍼지가스공급원
상기 본 발명의 목적을 달성하기 위하여, 본 발명의 반도체소자의 금속배선 형성공정은, 특정 형태의 포토레지스트패턴이, 식각하고자 하는 금속배선물질층상에 형성되어 있는 반도체 웨이퍼를 식각챔버내로 로딩하는 단계, 상기 식각챔버 내의 분위기를 안정화시키는 단계, 상기 식각챔버 내로 클로라인(Chlorine)을 함유한 식각가스를 공급하여 상기 포토레지스트패턴을 식각마스크로 하여 상기 금속배선물질층을 식각종말점까지 주식각하는 단계, 상기 식각종말점을 지나 소정의 시간만큼 과식각하여 금속배선패턴을 형성하는 단계, 상기 과식각단계 후 상기 식각챔버내를 퍼지하는 단계 및 식각공정이 수행된 상기 웨이퍼를 식각챔버로부터 언로딩하는 단계를 구비하여 이루어진다.
상기 식각하고자 하는 금속배선물질층은 알루미늄을 포함한 물질층이며, 식각가스로서는 BCl3+ Cl2을 사용할 수 있으며, 식각챔버내에 PN2(Purified Nitrogen) 가스를 공급하면서 식각챔버를 퍼지하게 된다.
상기 본 발명의 다른 목적을 달성하기 위하여, 본 발명에 따른 다른 형태의 반도체소자의 금속배선 형성공정은, 특정 형태의 포토레지스트패턴이, 식각하고자 하는 금속배선물질층상에 형성되어 있는 반도체 웨이퍼를 로드락챔버 내로 투입하는 단계, 상기 로드락챔버가 소정의 진공도를 유지하도록 펌핑 및 퍼지하는 단계, 상기 로드락챔버 내에 있는 웨이퍼를 소정의 진공도가 유지되며 퍼지되는 트랜스퍼 모듈을 경유하여 식각챔버 내로 이송하는 단계, 상기 포토레지스트패턴을 식각마스크로 하고, 클로라인(Chlorine)을 함유한 식각가스를 공급하여 상기 금속배선물질층을 식각하여 금속배선을 형성하는 단계, 상기 식각 단계 후 상기 식각챔버 내를 퍼지하는 단계, 상기 식각공정이 수행된 상기 웨이퍼를 상기 식각챔버로부터 상기 소정의 진공도가 유지되는 트랜스퍼모듈을 경유하여 애싱챔버로 이송하는 단계, 상기 애싱챔버 내에서 상기 금속배선에 대하여 애싱공정을 수행하는 단계 및 애싱공정이 완료된 상기 웨이퍼를 언로딩하여 상기 소정의 진공도가 유지되는 트랜스퍼모듈을 경유하여 퍼지가 이루어지고 있는 상기 로드락챔버로 이송하는 단계를 구비하여 이루어진다.
상기 로드락챔버 및 트랜스퍼모듈 내의 진공도가 상기 식각챔버 및 애싱챔버 내의 잔류가스가 역류되는 것을 방지할 수 있도록 상기 식각챔버 및 애싱챔버 내의 진공도보다 작게 유지되는 것이 바람직하며, 특히 알루미늄배선 식각공정시 상기 식각챔버내의 진공도는 50 내지 300 mTorr 이며, 상기 로드락챔버 및 트랜스퍼모듈 내의 진공도는 적어도 300 mTorr 이상, 바람직하게는 450 mTorr 으로 설정하여 수행한다.
이러한 트랜스퍼모듈내의 진공도는 상기 로드락챔버에 RGA-OMS를 설치한 후, 상기 트랜스퍼모듈내의 압력을 변경하면서 상기 로드락챔버내의 불순물 거동을 평가하여 최적화할 수 있다.
한편, 상기 본 발명의 또다른 목적을 달성하기 위하여, 본 발명에 따른 반도체소자의 금속배선 형성시스템은, 소정의 진공도하에서 계속적인 퍼지가 수행되며, 내부에 웨이퍼 이송용 로봇이 설치되어 있는 트랜스퍼모듈, 상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 작업하고자 하는 웨이퍼가 투입된 후 소정의 진공도하에서 계속적인 퍼지가 수행되는 로드락챔버, 상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 포토레지스트패턴을 식각마스크로 하여 금속배선을 위한 식각공정이 수행되는 식각챔버 및 상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 상기 포토레지스트패턴과 식각부산물을 제거하기 위한 애싱공정이 수행되는 애싱챔버를 구비하여 이루어진다.
상기 트랜스퍼모듈과 로드락챔버는 단일의 퍼지가스공급라인을 이용하여 퍼지가 수행되며, 상기 로드락챔버에는 로드락챔버 내의 잔류가스에 포함된 불순물의 거동을 모니터링할 수 있도록 RGA-QMS를 설치할 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명의 기본적인 의도는 금속배선에서 발생되는 부식불량의 유발원인이 되는 잔류 클로라인과 HCL의 수준을 식각공정이 수행되는 식각챔버외에도 공정이 진행되는 웨이퍼의 이송경로인 트랜스퍼모듈, 공정 진행전 혹은 공정 진행후의 웨이퍼가 대기하는 로드락챔버에서 최소한 억제할 수 있도록 설비를 보강 또는 개조하는 것과 동시에 식각챔버 내에서의 식각공정의 공정레시피를 최적화하는 것이다.
이를 달성하기 위하여 본 발명자는 기본적으로 트랜스퍼모듈의 압력을 최적화시키고, 로드락챔버에 계속적인 퍼지를 수행하도록 하였으며, 식각챔버 내에서 금속배선에 대한 식각공정시 과식각(Overetch) 후 식각챔버 내를 퍼지하는 단계를 첨가하였으며, 이를 실현할 수 있는 시스템을 구성하였다. 먼저, 본 발명의 시스템에 관해서, 도4는 본 발명의 일 실시예에 따른 반도체소자의 금속배선을 형성하기 위한 시스템으로써, 도1에 나타난 종래의 금속배선 형성시스템과 비교하여 로드락챔버에 대한 퍼지시스템과 로드락챔버에서의 불순물 거동 평가시스템을 구비한 점 이외는 기본적으로 유사한 시스템이다.
즉, 도5를 참조하면, 중앙부에는 웨이퍼이송용 로봇(74)이 배치되어 있으며 기계식 펌프(도시안됨)에 의해 일정한 진공도로 유지되는 트랜스퍼모듈(transfer module, 72)이 형성되어 있으며, 상기 트랜스퍼모듈(72)을 둘러싸고 복수개의 챔버들이 각기 슬릿밸브(79)를 통하여 멀티챔버 형식으로 연결되어 있다. 즉, 공정수행을 위해 대기중이거나 공정수행이 완료된 웨이퍼들이 대기중인 로드락챔버(70a)(70b), 공정수행을 위한 웨이퍼의 플랫존을 정렬하기 위한 하나의 플랫존 얼라이너(80), 금속배선을 위한 식각공정이 각기 동시에 또는 일정한 시간 간격을 두고 수행되는 두 개의 식각챔버(76a)(76b), 식각공정이 수행된 후 잔류하는 포토레지스트패턴을 각기 또는 동시에 스트립(strip)하고 페시베이션(passivation)하는 두 개의 애싱(ashing)챔버(78a)(78b) 및 공정수행이 완료된 후 웨이퍼를 일정한 온도까지 냉각시키기 위한 하나의 냉각챔버(82)가 상기 트랜스퍼모듈(72)을 둘러싸고 배치되어 있다. 각 챔버들에는 도시하지 않았지만 필요에 따라 가스라인, 펌핑라인, 전기라인, 냉각수라인 등의 각종 유틸리티(utility)라인이 연결되어 있다.
한편, 도1에서와 달리 본 발명의 시스템에서는 로드락챔버(70a)에 샘플링 매니폴드(84)를 설치한 후 RGA-QMS(Residual Gas Analyzer- Quadrupole Mass Spectrometer, 86)를 설치하여 로드락챔버(70a) 내의 가스를 인라인으로 샘플링하여 로드락챔버(70a) 내의 불순물의 거동을 평가할 수 있도록 구성하였다. 상기 샘플링 매니폴드(84)는 내부에 특정의 직경을 갖는 오리피스를 포함하며, 상기 RGA-QMS(86)의 후단에 설치된 진공펌프(88)와 함께 로드락챔버(70a) 내부의 압력과의 차압을 이용하여 로드락챔버(70a) 내부의 가스를 인라인으로 샘플링할 수 있도록 구성되어 있다.
상기 RGA-QMS(86)는 상용화되어 있는 잔류가스분석기로써, 일정한 진공도로 유지되는 공정챔버나 공정튜브 내에 사용중이거나 잔류한 가스들을 샘플링한 후 가속된 전자(70eV)로 샘플링된 기체분자를 때려 이온화시키고, 사중극자 질량분석기(QMS)를 이용하여 직류와 교류를 일정하게 유지하며 전압의 크기에 따라 특정한 질량대 전하비(m/z)를 갖는 이온만 지나가게 함으로써 샘플링된 가스의 스펙트럼을 얻는 것으로, 이때 얻어지는 이온들의 조성으로 가스상(gas phase)의 메카니즘을 확인할 수 있는 장치이다.
또한, 상기 로드락챔버(70a)(70b)는 종래의 시스템과 다르게 각기 퍼지가스공급원(92)과 연결되어 웨이퍼가 카세트에 수용되어 로드락챔버(70a)(70b)에 수용된 이후 계속적인 퍼지가 이루어지도록 구성되어 있다. 퍼지가스공급라인에는 퍼지가스의 유량을 조절하기 위한 유량조절기(90)가 설치되어 있다.
상기 퍼지가스공급원(92)은 도4에서 보여지듯이 트랜스퍼모듈(72)에 공급되는 퍼지가스공급원과 동일한 것을 사용할 수도 있으나, 필요에 따라 별개의 퍼지가스공급원을 구비할 수도 있다.
한편, 본 발명의 실시예에 사용된 식각챔버(76a)(76b)는 기본적으로 도2의 식각챔버(16a)와 같은 구성으로 이루어져 있다.
다음으로, 도6 및 도7은 본 발명에 따라 트랜스퍼모듈 내의 압력을 최적화하기 위한 단계를 나타내는 것으로서, 종래에는 일정한 값으로 설정되어 있지 않은 트랜스퍼모듈(72) 내의 압력을 금속배선의 부식불량 방지를 위해 최적화하기 위한 것으로써, 도4에서 보여지는 RGA-QMS(86)를 이용하여 로드락챔버(70a) 내의 불순물 거동 평가를 수행하였다. 도4의 트랜스퍼모듈(72)과 로드락챔버(70a)(70b)는 도시하지 않은 하나의 기계식 진공펌프에 의하여 일정한 진공도가 유지되도록 구성되어 있다.
도6을 참조하면, 도4의 로드락챔버(70a)에 샘플링 매니폴드(84)를 설치한 후, RGA-QQMS(86)를 설치한다(S12). 이어서, 트랜스퍼모듈(72)과 로드락챔버(70a)에 연결된 도시하지 않은 기계식 진공펌프를 가동하여 진공을 형성시킨다(S14). 이어서, 트랜스퍼모듈(72) 내의 압력을 변경하면서 상기 RGA-QMS(86)를 이용하여 로드락챔버(70a) 내의 불순물 거동을 평가한다(S16).
도10은 도6에 따라 수행된 트랜스퍼모듈 내의 압력을 변경하면서 수행된 로드락챔버 내의 N2와 H2O 의 거동에 대한 RGA-QMS 측정결과 그래프이며,도11은 도6에 따라 수행된 트랜스퍼모듈 내의 압력을 변경하면서 수행된 로드락챔버 내의 H2O, Cl, HCl의 거동에 대한 RGA-QMS 측정결과 그래프이다.도10 및 도11을 참조하면, 그래프의 가로축은 RGA-QMS의 측정주기를 나타내는 스캔(Scan)수를 나타내며, 가로축은 샘플링된 가스이온의 분압의 크기(amplitude of partial pressure)를 나타낸다. 도10 및 도11에서 0 에서 100 스캔까지는 잔류가스분석기의 바탕값(background value)을 나타내며, 100 스캔에서 300 스캔 까지는 트랜스퍼모듈(72) 내에 PN2(Purified Nitrogen)를 500 sccm 공급하여 압력이 550 mTorr가 유지된 경우를, 300 스캔에서 515 스캔 까지는 PN2가스를 공급하지 않아 트랜스퍼모듈(72) 내의 압력이 0 mTorr 이 된 경우를, 515 스캔에서 700 스캔 까지는 PN2가스를 700 sccm 공급하여 트랜스퍼모듈(72) 내의 압력이 700 mTorr 로 유지된 경우를, 700 스캔에서 855 스캔까지는 PN2가스를 350 sccm 공급하여 트랜스퍼모듈(72) 내의 압력이 450 mTorr로 유지된 경우를, 855 스캔 이후는 측정이 완료된 후의 바탕값을 각각 나타낸다.
도10 및 도11의 결과 그래프로부터 살펴볼 때, 트랜스퍼모듈(72)의 압력을 각기 0 / 450 / 550 / 700 mTorr로 설정하여 H2O+, Cl+, HCl의 거동을 비교해보면, 0 mTorr에서는 다른 압력조건에 비하여 H2O+의 변동폭은 작으나 웨이퍼의 이송을 중단하고 로드락챔버(72a)와 트랜스퍼모듈(72)을 차단한 경우(약 440 스캔 부근) H2O+이 급격한 증가를 보이며, 550 / 700 / 450 mTorr 각각의 압력조건에서는 불순물의 수준은 큰 변화없이 일정한 수준을 보이나 로드락챔버(72a)와 트랜스퍼모듈(72)을 차단한 경우(약 840 스캔 부근) H2O+의 변동폭이 안정되며, 로드락챔버(72a) 쪽으로의 잔류가스의 흐름을 고려하고, 식각챔버의 압력(약 350 mTorr 이하로 유지)을 고려하면, 450 mTorr 의 압력조건이 바람직한 결과를 보여준다. 그러나 이러한 트랜스퍼모듈(72)의 압력조건은 반드시 이러한 수치에 한정될 수 있는 것은 아니며, 예를 들어 식각챔버 내의 압력조건 등의 공정조건을 고려하여 각 공정조건마다 최적화되어질 수 있을 것이다.
한편, 트랜스퍼모듈(72) 내의 압력을 최적화하기 위하여, 상기 임의로 설정된 각각의 압력조건에서 웨이퍼를 25매 이상 진행한 후 베어웨이퍼를 플랫존 얼라이너(80)에 정체시킨 후 꺼내어 전반사형광분석기(Total X-Ray Fluorescence : TXRF) 와 고성능이온분석기(High Performance Ion Chromatography : HPIC)를 이용하여 웨이퍼 표면의 금속오염과 이온오염등을 분석함으로써, 상기 RGA-QMS(86)에 의한 불순물 거동 평가와 함께 트랜스퍼모듈(72)의 최적의 압력을 선정할 수도 있다.
도12는 트랜스퍼모듈 내의 압력을 450 mTorr로 설정한 후 트랜스퍼모듈을 통하여 로드락챔버로부터 웨이퍼를 이송시키면서 수행된 로드락챔버 내의 불순물 거동에 대한 RGA-QMS 측정결과 그래프이다. 도12의 그래프를 참조하면, 로드락챔버 내의 중요한 불순물은 H2O+, N2 +, O2 +, F+, Cl+, HCl 등임을 알 수 있으며, 로드락챔버(70a)와 트랜스퍼모듈(72) 사이에 설치된 슬릿밸브(79)가 약 135 스캔 정도에서 부터 웨이퍼를 플랫존 얼라이너(80)로 이송하기 위하여 오픈/클로즈됨에 따라 이들 불순물들이 민감하게 변동되며, 1 런(run)에서 웨이퍼의 슬롯번호가 증가되어 더 이상 플랫존 얼라이너(80)에 이송될 웨이퍼가 없어져서 슬릿밸브(79)의 오픈/클로즈가 없는 약 350 스캔부터 425 스캔까지는 각각의 불순물 수준이 증가되는 경향을 보이지만, 1 런 전체의 분석결과에서는 각각의 불순물은 큰 수준의 변화없이 어느 정도 일정한 수준을 유지함을 알 수 있다.
도7은 본 발명의 실시예에 따라 도6에서와 같은 방법으로 트랜스퍼모듈(72) 내의 압력을 최적화한 후 로드락챔버를 퍼지(purge)하는 단계를 더 추가한 것을 나타낸 도면이다. 도7을 참조하면, 도4의 로드락챔버(70a)에 샘플링 매니폴드(84)를 설치한 후, RGA-QQMS(86)를 설치한다(S22). 이어서, 트랜스퍼모듈(72)과 로드락챔버(70a)에 연결된 도시하지 않은 기계식 진공펌프를 가동하고 PN2퍼지가스를 공급하면서 도6에서 최적화된 압력으로 설정하여 진공을 형성시킨다(S24). 이어서, 로드락챔버(70a) 내를 PN2퍼지가스를 이용하여 계속적으로 퍼지시킨다(S26). 한편, 로드락챔버(70a)를 계속적으로 퍼지시키면서 도6에서 실시한 바와 같이 트랜스퍼모듈(72) 내의 압력을 변경하면서 상기 RGA-QMS(86)를 이용하여 로드락챔버(70a) 내의 불순물 거동을 평가할 수도 있다.
구체적으로 설명하면, 도12에서 알 수 있듯이, 웨이퍼의 이송이 중단된 경우 로드락챔버(70a)의 내벽, 웨이퍼 캐리어 및 웨이퍼 표면에서의 아웃개싱(outgassing)에 의해 로드락챔버(70a) 내의 압력이 증가되며, 전술한 바와 같이 N2 +는 거의 변화가 없이 일정한 수준을 유지하지만 H2O+, O2 +, H2 +, HCl+, CO2 +, Cl+순으로 급격한 증가를 보여주고 있으며, 한편 식각챔버(76a)(76b) 내의 잔류가스가 트랜스퍼모듈(72)을 통하여 로드락챔버(70a)로 역류가 일어나 확산될 수 있으므로 로드락챔버(70a)(70b) 내를 계속적으로 퍼지시킨다. 이때 퍼지가스는 도4에 대하여 전술한 바와 같이 PN2가스를 사용하며, 트랜스퍼모듈(72)에 공급되는 퍼지가스공급원(92)을 배관라인을 연결하여 그대로 사용하거나 별도의 퍼지가스공급라인을 설치하여 사용할 수도 있다.
다음으로 도8을 참조하여 식각챔버(76a)(76b) 내에서의 부식불량 유발요인을 억제할 수 있는 방법에 대하여 살펴본다. 도8은 본 발명에 따라 식각챔버(76a)(76b) 내에서 수행되는 금속배선의 식각공정을 나타낸 도면이다.
도8을 참조하면, 먼저 트랜스퍼모듈(72) 내의 로봇(74)에 의하여 포토레지스트패턴이 형성된 웨이퍼를 어느 하나의 식각챔버(76a) 내로 로딩한다(S42). 이어서, 식각챔버(76a) 내에 식각가스를 일정하게 공급하면서 공정조건을 안정화시켜준다(S44). 이어서, 식각챔버내의 웨이퍼상에 플라즈마를 형성시키면서 상기 포토레지스트패턴을 식각마스크로 하여 금속배선을 위한 주식각(main etch)공정을 금속배선물질층의 하부물질층이 검출되는 식각종말점까지 실시한다(S46). 이어서, 상기 주식각단계와 같은 식각조건을 일정 시간 유지하면서 과식각(overetch)을 수행한다(S48). 이어서, 식각챔버(76a) 내부에 잔류하는 식각부산물이나 잔류가스를 제거하기 위해 PN2퍼지가스에 의한 퍼지를 실시한다(S50). 충분한 퍼지가 이루어지면 식각챔버(76a)로부터 웨이퍼를 언로딩하여 후속공정을 위한 장소로 이송시킨다(S52).
상기 알루미늄 금속배선을 위해 실시한 식각공정 레시피를 표1에 구체적으로 표시한다.
식각공정 레시피
구 분 안정화 주식각 과식각 퍼 지
제어요소 시간 식갈종말점 시간 시간
시간 (초) 5 - 30 50 - 150 50 - 150 0 - 100
BCl3(sccm) 10 - 100 10 - 100 10 - 100 -
Cl2(sccm) 10 - 100 10 - 100 10 - 100 -
N2(sccm) 10 - 100 10 - 100 10 - 100 0 - 200
RF (w) 0 - 1000 0 - 1000 0 - 1000 0 - 1000
Gauss 0 - 200 0 - 200 0 - 200 0 - 200
압력 (mTorr) 50 - 300 50 - 300 50 - 300 50 - 300
상기와 같이 과식각 단계 후에 PN2가스를 사용하여 식각챔버내를 퍼지하는 경우, 전술한 RGA-QMS를 식각챔버에 설치하여 모니터링한 결과 잔류되는 Cl+(35), HCl+(36)의 수준이 급격히 감소되었으며, 식각공정후 금속배선의 측벽에 형성되는 폴리머에 대한 금속오염 수준을 평가한 결과, 클로라인(Cl)에 대하여 퍼지단계가 없는 경우 TXRF 에 의한 경우 631E10 atoms/cm2이었으나 퍼지단계를 수행한 경우 4582E10 atoms/cm2로 현저하게 증가되었으며, HPIC 에 의한 분석결과에 있어서도 퍼지단계를 수행하지 않은 경우에는 810E10 atoms/cm2이나 퍼지단계를 수행한 경우 2070E10 atoms/cm2으로 현저하게 증가됨을 나타내었다.
이것은 퍼지단계에서 PN2퍼지가스에 의해 잔류가스인 Cl2 +(70), Cl+(35), HCl+(36) 등이 웨이퍼 표면의 금속배선 측벽에 형성된 폴리머에 흡착되기 때문이며, 이러한 폴리머는 후속되는 애싱공정에서 쉽게 제거될 수 있다.
이상에서 살펴본 바와 같이 트랜스퍼모듈(72) 내의 압력을 최적화시키고, 로드락챔버(70a)를 계속적으로 퍼지시키고, 식각챔버(76a) 내에서 식각공정이 완료된 후 퍼지를 시키는 단계를 추가시킴으로써 알루미늄 금속배선에서 발생되는 부식불량을 현저히 억제할 수 있으며, 이하 도5A 내지 도5D 및 도9를 참조하여 본 발명에 의한 반도체소자의 금속배선 형성공정을 구체적이고 종합적으로 살펴본다.
먼저, 로드락챔버(70a)로 웨이퍼를 투입한다(S62). 이러한 투입단계는 웨이퍼를 수용한 카세트나 케리어를 작업자가 수작업에 의해 실시하며, 이때 웨이퍼는 반도체기판의 특정층, 구체적으로 BPSG막(60) 상에 알루미늄 금속배선물질층(62)이 형성되어 있으며, 알루미늄 금속배선물질층(62) 상에는 캡핑층(64)으로써 티타늄나이트라이드(TiN)층이 형성되며, 그 위에 일정한 포토레지스트패턴(66)이 형성되어 있다. 상기 BPSG(60)층과 금속배선물질층(62) 사이에는 장벽층으로서 티타늄/티타늄나이트라이드층이 더 형성될 수도 있다.
다음으로, 웨이퍼가 투입된 후 도어(도시안됨)를 폐쇄한 후 로드락챔버(70a)를 퍼지한다(S64). 이는 전술한 도7의 설명에서와 같이 PN2가스를 사용하여 수행하며, 이때는 이미 트랜스퍼모듈(72)과 로드락챔버(70a)에 연결된 진공펌프가 가동되어 일정한 진공도로 유지된다.
이어서, 트랜스퍼모듈(72) 내의 로봇(74)에 의하여 웨이퍼를 플랫존 얼라이너에서 정렬한 후 식각챔버(76a)로 이송시킨다(S66).
이어서, 식각챔버(76a) 내에서 금속배선을 위한 식각공정을 실시한다(S68). 여기서 식각공정은 표1의 공정레시피에 따라 수행되며, 이때 알루미늄이 대기중에 노출될 때 형성되는 자연알루미늄산화막(native aluminum oxide)을 제거한다. 도5B는 식각공정이 완료된 상태를 나타내는 단면도이며, 포토레지스트패턴(66) 및 식각된 금속배선패턴의 측벽에 반응부산물인 클로라인성분(68)이 흡착된 것을 보여준다.
이어서, 과식각이 완료된 후 식각챔버(76a) 내를 퍼지한다(S70). 역시 표1에서와 같은 공정레시피로 수행한다.
이어서, 식각이 종료된 웨이퍼를 트랜스퍼모듈(72) 내의 로봇(74)으로 언로딩하여 애싱챔버(78a)(78b)중 어느 하나로 투입한다(S72).
이어서, 애싱챔버(78a) 내에서 애싱공정(ashing process)을 수행한다(S74). 애싱공정은 상기 금속배선상에 잔류하는 포토레지스트패턴(66)을 제거하고, 금속배선의 측벽에 흡착된 잔류물들을 제거하는 것으로써, 알루미늄 식각공정시 잔류하는 클로라인성분(68)을 제거하기 위하여 H2O를 공급하는 VDS(Vapor Delivery System)를 채용한다. 애싱공정의 공정레시피를 표2에 나타냈다.
애싱공정 레시피
구 분 안정화 페시베이션 스트립 스트립 펌프다운
제 어 시간 식각종말점 시간 시간 시간
시간 (초) 5 - 30 50 - 150 5 - 30 50 - 150 5 - 30
H2O (sccm) 10 - 1000 10 - 1000 - - -
O2(sccm) - - - 5000 - 5000 -
N2(sccm) - - 50 - 500 50 - 500 -
RF (w) 0 - 2000 0 - 2000 0 - 2000 0 - 2000 -
온도 (℃) 0 - 350 0 - 350 0 - 350 0 - 350 0 - 350
포토레지스트 스트립 동안에 수증기는 클로라인의 제거원으로 사용되며, 산소와 질소를 공급하여 포토레지스트 스트립을 수행한다. 본발명은 전술한 표2의 공정레시피에 한정되지 않으며, 페시베이션과 스트립을 수차례 반복하여 수행할 수도 있으며, 각기 별도의 공정에 의하여 또는 동시에 수행할 수도 있다. 도5C는 먼저 포토레지스트패턴(66)이 스트립된 것을 나타내는 단면도이고, 도5D는 페시베이션이 수행되어 금속배선의 측벽에 축적되어 있던 클로라인성분(68)이 제거된 것을 나타낸다.
이어서, 애싱공정이 완료된 웨이퍼는 애싱챔버(78a)(78b)로부터 언로딩되고(S76), 로드락챔버(70a)로 이송된다(S78). 이때 웨이퍼는 냉각챔버(82)를 경유하여 냉각공정이 수행된 후 로드락챔버로 이송될 수도 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 알루미늄배선의 부식불량이 식각챔버, 트랜스퍼모듈, 로드락챔버에 걸쳐 억제되며, 나아가 공정의 안정화가 달성되어 반도체소자의 수율 및 생산성 향상의 효과가 있다.
이상에서 본 발명은 상기의 상세한 설명과 첨부한 도면에 의해 몇가지의 구체예에 대해서만 상세히 설명되었지만, 이는 본 발명의 범위를 한정하려는 의도로 해석되어서는 아니되고, 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. 특정 형태의 포토레지스트패턴이, 식각하고자 하는 금속배선물질층상에 형성되어 있는 반도체 웨이퍼를 로드락 챔버 내로 투입하는 단계;
    상기 로드락챔버가 적어도 300 mTOrr 이상의 진공도를 유지하도록 펌핑 및 퍼지하는 단계;
    상기 로드락챔버 내에 있는 웨이퍼를 열라인한 다음 상기 열라인이 이루어진 웨이퍼를 적어도 300 mTorr의 진공도를 유지하는 식각챔버 내로 이송하는 단계;
    상기 반도체 웨이퍼가 이송되는 식각 챔버 내의 분위기를 안정화한 다음 상기 식각 챔버 내로 클로라인(Chlorine)을 함유한 식각가스를 공급하여 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 금속배선물질층을 식각종말점까지 주식각하고, 이어서 과식각을 수행하여 금속배선패턴을 형성하는 단계;
    상기 식각 단계 후 상기 식각 챔버 내를 퍼지하는 단계;
    상기 식각공정이 수행된 상기 웨이퍼를 상기 식각챔버로부터 상기 300mTorr 이상의 진공도가 유지되는 트랜스퍼 모듈을 경유하여 애싱챔버로 이송하는 단계;
    상기 애싱챔버 내에서 상기 금속배선상에 잔류하는 포토레지스트 패턴을 제거하는 스트립공정(strip process) 및 상기 금속배선 측벽에 형성된 클로라인 성분을 제거하는 페시베이션 공정(passivation process)을 포함하는 애싱공정(ashing process)을 수행하는 단계; 및
    애싱공정이 완료된 상기 웨이퍼를 언로딩하여 상기 300 mTorr 이상의 진공도가 유지되는 트랜스퍼 모듈을 경유하고, 쿨링 챔버에서 냉각시킨 후 , 퍼지가 이루어지고 있는 상기 로드락챔버로 이송하는 단계를 구비하여 이루어진 것을 특징으로 한ㄴ 반도체소자의 금속배선 형성공정.
  2. 제 1 항에 있어서, 상기 식각하고자 하는 금속배선물질층은 알루미늄을 포함한 물질층임을 특징으로 하는 상기 반도체소자의 금속배선 형성공정.
  3. 제 1 항에 있어서, 상기 식각가스는 BCl3+ Cl2을 포함하는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성공정.
  4. 제 1 항에 있어서, 상기 식각챔버내의 진공도는 50 내지 300 mTorr 이며, 상기 트랜스퍼모듈 내의 진공도는 450 mTorr 으로 설정되는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성공정.
  5. 제 1 항에 있어서, 상기 애싱공정(ashing process)은 상기 금속배선상에 잔류하는 포토레지스트패턴을 제거하는 스트립공정(strip process) 및 상기 금속배선 측벽에 형성된 클로라인성분을 제거하는 페시베이션공정(passivation process)을 적어도 1회 이상 수행하는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성공정.
  6. 제 1 항에 있어서, 상기 로드락챔버, 트랜스퍼모듈 및 식각챔버에서 수행되는 퍼지는 PN2(Purified Nitrogen) 가스를 공급하면서 수행되는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성공정.
  7. 소정의 진공도하에서 계속적인 퍼지가 수행되며, 내부에 웨이퍼 이송용 로봇이 설치되어 있는 트랜스퍼모듈;
    상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 작업하고자 하는 웨이퍼가 투입된 후 소정의 진공도하에서 계속적인 퍼지가 수행되는 로드락챔버;
    상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 포토레지스트패턴을 식각마스크로 하여 금속배선을 위한 식각공정이 수행되는 식각챔버; 및
    상기 트랜스퍼모듈과 슬릿밸브에 의해 연결되며, 상기 포토레지스트패턴과 식각부산물을 제거하기 위한 애싱공정이 수행되는 애싱챔버;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 금속배선 형성 시스템.
  8. 제 7 항에 있어서, 상기 식각챔버에는 클로라인(Clorine)을 포함한 식각가스의 공급라인이 설치되어 있는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성시스템.
  9. 제 7 항에 있어서, 상기 애싱챔버에는 수증기 공급라인 및 산소가스 공급라인이 설치되어 있는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성시스템.
  10. 제 7 항에 있어서, 상기 로드락챔버에는 로드락챔버 내의 잔류가스에 포함된 불순물의 거동을 모니터링할 수 있도록 RGA-QMS가 설치되어 있는 것을 특징으로 하는 상기 반도체소자의 금속배선 형성시스템.
KR1019980039667A 1998-09-24 1998-09-24 반도체소자의금속배선형성공정및그시스템 KR100283425B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980039667A KR100283425B1 (ko) 1998-09-24 1998-09-24 반도체소자의금속배선형성공정및그시스템
TW088114276A TW419751B (en) 1998-09-24 1999-08-20 Metallization process for manufacturing semiconductor devices and system used in the same
US09/386,360 US6335284B1 (en) 1998-09-24 1999-08-31 Metallization process for manufacturing semiconductor devices
JP11268612A JP2000100799A (ja) 1998-09-24 1999-09-22 半導体素子の金属配線形成方法及びそのシステム
US09/993,491 US20020061650A1 (en) 1998-09-24 2001-11-27 Metallization process for manufacturing semiconductor devices and system used in same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039667A KR100283425B1 (ko) 1998-09-24 1998-09-24 반도체소자의금속배선형성공정및그시스템

Publications (2)

Publication Number Publication Date
KR20000020876A KR20000020876A (ko) 2000-04-15
KR100283425B1 true KR100283425B1 (ko) 2001-04-02

Family

ID=19551784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039667A KR100283425B1 (ko) 1998-09-24 1998-09-24 반도체소자의금속배선형성공정및그시스템

Country Status (4)

Country Link
US (2) US6335284B1 (ko)
JP (1) JP2000100799A (ko)
KR (1) KR100283425B1 (ko)
TW (1) TW419751B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736126B1 (ko) 2005-12-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221708A1 (en) * 2002-06-04 2003-12-04 Chun-Hao Ly Method of cleaning a semiconductor process chamber
KR100486690B1 (ko) * 2002-11-29 2005-05-03 삼성전자주식회사 기판 이송 모듈의 오염을 제어할 수 있는 기판 처리 장치및 방법
US7226512B2 (en) * 2003-06-18 2007-06-05 Ekc Technology, Inc. Load lock system for supercritical fluid cleaning
KR100611012B1 (ko) * 2003-12-27 2006-08-10 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US20060011297A1 (en) * 2004-07-15 2006-01-19 Jusung Engineering Co., Ltd. Semiconductor manufacturing apparatus
JP4673025B2 (ja) * 2004-09-13 2011-04-20 シャープ株式会社 プラズマエッチングにおけるチャンバークリーニング方法
US20070045227A1 (en) * 2005-08-31 2007-03-01 Chih-Ning Wu Method of stripping photoresist
US7680399B2 (en) * 2006-02-07 2010-03-16 Brooks Instrument, Llc System and method for producing and delivering vapor
US8562271B2 (en) * 2007-05-18 2013-10-22 Brooks Automation, Inc. Compact substrate transport system
US7695080B2 (en) * 2007-06-05 2010-04-13 King Slide Works Co., Ltd. Securing device for a drawer slide
KR20090130559A (ko) * 2008-06-16 2009-12-24 삼성모바일디스플레이주식회사 이송 장치 및 이를 구비하는 유기물 증착 장치
JP2014059924A (ja) * 2012-09-14 2014-04-03 Showa Denko Kk 磁気記録媒体の製造方法及び装置
JP6118130B2 (ja) * 2013-02-25 2017-04-19 昭和電工株式会社 磁気記録媒体の製造方法及び装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
US6090717A (en) * 1996-03-26 2000-07-18 Lam Research Corporation High density plasma etching of metallization layer using chlorine and nitrogen
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736126B1 (ko) 2005-12-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
JP2000100799A (ja) 2000-04-07
TW419751B (en) 2001-01-21
US6335284B1 (en) 2002-01-01
US20020061650A1 (en) 2002-05-23
KR20000020876A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100283425B1 (ko) 반도체소자의금속배선형성공정및그시스템
US10741407B2 (en) Reduction of sidewall notching for high aspect ratio 3D NAND etch
KR100738699B1 (ko) 도핑에 독립적인 폴리실리콘용 자기세정 에칭 방법
US4923828A (en) Gaseous cleaning method for silicon devices
US6787054B2 (en) Two-stage etching process
US7464717B2 (en) Method for cleaning a CVD chamber
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
KR100257903B1 (ko) 인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법
US20060016781A1 (en) Dry etching method
JPH11145067A (ja) 半導体素子製造用化学気相蒸着装置及びその洗浄方法並びに工程チャンバーの洗浄工程レシピ最適化方法
US5948703A (en) Method of soft-landing gate etching to prevent gate oxide damage
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US6814814B2 (en) Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
KR100838502B1 (ko) 반도체 장치의 제조 방법
US20180082825A1 (en) Plasma processing method
US20030045116A1 (en) Flash step preparatory to dielectric etch
US20030235995A1 (en) Method of increasing selectivity to mask when etching tungsten or tungsten nitride
US20150064880A1 (en) Post etch treatment technology for enhancing plasma-etched silicon surface stability in ambient
US20210062330A1 (en) Selective cobalt deposition on copper surfaces
US6686294B2 (en) Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
US6329294B1 (en) Method for removing photoresist mask used for etching of metal layer and other etching by-products
US20050284572A1 (en) Heating system for load-lock chamber
US20030153193A1 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee