KR100611012B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100611012B1
KR100611012B1 KR1020030098055A KR20030098055A KR100611012B1 KR 100611012 B1 KR100611012 B1 KR 100611012B1 KR 1020030098055 A KR1020030098055 A KR 1020030098055A KR 20030098055 A KR20030098055 A KR 20030098055A KR 100611012 B1 KR100611012 B1 KR 100611012B1
Authority
KR
South Korea
Prior art keywords
substrate
etching
semiconductor device
chamber
temperature
Prior art date
Application number
KR1020030098055A
Other languages
English (en)
Other versions
KR20050066708A (ko
Inventor
백인혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030098055A priority Critical patent/KR100611012B1/ko
Priority to US11/023,260 priority patent/US20050153565A1/en
Publication of KR20050066708A publication Critical patent/KR20050066708A/ko
Application granted granted Critical
Publication of KR100611012B1 publication Critical patent/KR100611012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 박막을 형성하는 식각 챔버에 기판을 이송하기 전 단계에서 기판의 온도를 식각 공정 조건에 맞는 온도로 제어한 후 박막을 식각하는 반도체 소자 제조 방법에 관한 것이다.
본 발명의 반도체 소자 제조 방법은 포토레지스트 패턴이 형성된 기판을 이송하여 식각 장치에 로딩하는 단계; 상기 로딩된 기판이 소정의 챔버를 지나면서 식각 공정 조건에 맞는 온도로 설정되는 단계; 및 상기 온도가 조절된 기판을 식각 챔버에 로딩하고 식각하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 제조 방법은 박막을 식각하고자 하는 기판의 온도를 제어한 후 식각을 실행함으로써, CD의 균일도를 안정적으로 확보할 수 있고, 파티클에 의한 불량을 줄일 수 있고, 장비의 안정성을 확보할 수 있어서 가동율을 높일 수 있고, 장지 오염을 줄일 수 있어 습식 클리닝 주기를 늘일 수 있는 효과가 있다.
식각, 온도

Description

반도체 소자 제조 방법{Method for manufacturing semiconductor device}
도 1 내지 도 4는 본 발명에 의한 반도체 소자 제조 방법의 공정 단면도.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 자세하게는 박막을 식각하고자 하는 기판의 온도를 제어한 후 박막을 식각하는 반도체 소자 제조 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 공정 장비의 안정화를 추구함과 함께 반도체 공정의 안정화도 필요하다. 특히 파티클(Particle)에 의한 문제는 매우 심각하고, 이를 개선하기 위한 방법이 계속 이루어지고 있다.
반도체 제조공정 중 패턴 형성을 위해서 박막 상부에는 포토레지스트(Photoresist)를 사용하여, 건식 식각 또는 습식 식각으로 식각을 행한다. 이때 상기 포토레지스트는 건식 방식과 습식 방식으로 제거한다. 식각 공정 은 가스를 플라즈마 상태로 만들어 사용하기에 Cx, CxHx 및 Cx HxFx 등의 폴리머의 사용량과 Cl 및 F 등의 식각 가스량에 따라 패턴의 CD(Critical Dimension, 이하 CD)의 크기를 조절할 수 있다. 또한 RF 파워, 공정 압력 및 공정 온도에 의하여 조절할 수 있다. 특히 패턴의 CD의 크기를 조절은 식각실 내부에서도 기판이 놓여지는 하부의 온도에 의하여 가장 크게 영향을 받는다.
그러나, 상기와 같은 종래의 식각 방식의 온도에 의한 CD 제어는 챔버 내부에 가장 낮은 부위로의 포토레지스트의 폴리머가 재증착되는 현상을 만들어서 파티클 등의 문제를 가져온다. 또한, 온도의 잦은 변경은 챔버 내부에 재증착된 폴리머에 스트레스를 주게되고 이는 폴리머의 크랙(Crack)을 유발시켜서 장비 습식 클리닝 주기를 단축시키기도 한다. 그리고, 기판이 식각 챔버 내에 들어와서 ESC(Electro Static Chuck)위에 놓이자 마자 수초만에 공정이 진행되기 때문에 원하는 온도로 기판 온도를 올리거나 내리는 것도 어렵다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기판이 식각 챔버로 로딩되기 직전의 소정의 챔버에서 식각 챔버의 공정 조건에 맞는 온도로 제어된 후 식각 챔버로 로딩하여 식각 공정을 진행함으로써 CD의 균일도를 안정적으로 확보할 수 있고, 파티클에 의한 불량을 줄일 수 있고, 장비의 안정성을 확보할 수 있어서 가동율을 높일 수 있고, 장지 오염을 줄일 수 있어 습 식 클리닝 주기를 늘일 수 있는 반도체 소자 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 포토레지스트 패턴이 형성된 기판을 이송하여 식각 장치에 로딩하는 단계; 상기 로딩된 기판이 소정의 챔버를 지나면서 식각 공정 조건에 맞는 온도로 설정되는 단계; 및 상기 온도가 조절된 기판을 식각 챔버에 로딩하고 식각하는 단계를 포함하여 이루어진 반도체 소자 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
디바이스가 고집적화(High Density)됨에 따라 공정 장비의 안정화를 추구함과 함께 반도체 공정의 안정화도 필요하다. 특히 파티클에 의한 문제는 매우 심각하고, 이를 개선하기 위한 여러 방법이 계속 이루어지고 있다. 박막의 두께는 기판 상부의 온도에 의해 영향을 받으며, 두께의 조절은 챔버 내부에서도 기판이 놓여지는 하부의 온도에 의하여 가장 크게 영향을 받는다. 본 발명은 기판 온도를 형성시키는 챔버 외부에서 원하는 온도로 만든 후, 식공 공정을 진행하는 챔버로 반송시켜서 증착하는 방법을 제시하고자 한다. 따라서 본 기술은 수율 향상과 신뢰성 향상을 제공하는데 있다.
도 1 내지 도 4는 본 발명에 의한 반도체 소자 제조 방법의 공정 단면도이 다.
먼저, 도 1은 포토레지스트 패턴이 형성된 기판을 이송하여 식각 장치에 로딩하고, 상기 로딩된 기판이 소정의 챔버를 지나면서 증착 공정 조건에 맞는 온도로 설정되는 단계이다. 도에서 보는 바와 같이 식각하고자 하는 소정의 박막(10) 상부에 포토레지스트 패턴(11)이 형성된 기판(12)을 이송 장치로 식각 챔버가 장착되어 있는 식각 장치에 로딩한다. 이어서 상기 기판을 소정의 챔버에서 식각 공정 조건에 맞는 온도로 조절한다. 이때 상기 소정의 챔버는 식각 챔버에 기판이 로딩되기 직전의 스테이지 챔버, 기판을 정렬하는 얼라인 챔버(align chamber), 기판을 이송하는 이송 챔버(transfer chamber)와 같이 증착 챔버 전챔버이다. 상기 기판의 온도는 쿨링(Cooling) 혹은 히팅(Heating)로 형성되어진다. 대체로 박막의 식각 공정 온도는 -20 내지 80℃범위 내에서 온도 관리가 이루어지며, 특히 30℃ 이하의 온도는, 부동액의 냉각재(Coolant)를 사용하여 온도를 일정하게 유지시키는 칠러(Chiller)를 이용하는 방식과 반도체 소자를 이용하는 방식을 사용할 수 있고, 30 내지 80℃ 이하에서는 전기 열선을 이용한 히터(Heater) 방식을 사용하여 온도를 유지시키는 방법을 사용할 수 있다. 또한 내부 온도의 전달을 용이하게 하기 위하여 질소 가스를 사용하면, 보다 짧은 시간에 원하는 온도에 빨리 도달 할 수 있다.
다음, 도 2는 상기 온도가 조절된 기판을 식각 챔버에 로딩하고 식각하는 단계이다. 도에서 보는 바와 같이 식각 챔버에서 식각하고자 하는 박막을 상기 포토레지스트 패턴을 이용하여 식각하여 박막 패턴(13)을 형성한다. 이때 상기 식각 공 정에 의해 포토레지스트 패턴의 폴리머가 부산물(by-products)(14) 형태로 기판 전면에 재증착한다. 상기 부산물인 폴리머의 재증착은 식각 챔버 내부에서 가장 낮은 온도인 곳에서 발생함으로 상기와 같은 방법으로 기판을 식각 공정전에 식각 공정 온도로 제어하여 부산물의 재증착을 방지할 수 있을 것이다.
다음, 도 3은 상기 식각 공정후 포토레지스트 패턴을 에싱 공정으로 제거하는 단계이다. 도에서 보는 바와 같이 식각 공정이 완료된 후 상기 포토레지스트 패턴을 에싱(Ashing)방식으로 제거한다. 하지만 상기 에싱 공정으로도 포토레지스트 패턴을 완전히 제거하지 못하고 폴리머 잔류물(15)을 남기게 된다.
다음, 도 4는 상기 폴리머 잔류물을 습식 세정으로 완전히 제거하는 단계이다. 도에서 보는 바와 같이 상기 폴리머 잔류물을 황산 및 과산화수소를 포함하는 용액으로 습식 세정하여 완전히 제거하여 식각 공정을 완료한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자 제조 방법은 기판이 식각 챔버로 로딩되기 직전의 소정의 챔버에서 식각 챔버의 공정 조건에 맞는 온도로 제어된 후 식각 챔 버로 로딩하여 식각 공정을 진행함으로써 CD의 균일도를 안정적으로 확보할 수 있고, 파티클에 의한 불량을 줄일 수 있고, 장비의 안정성을 확보할 수 있어서 가동율을 높일 수 있고, 장지 오염을 줄일 수 있어 습식 클리닝 주기를 늘일 수 있는 효과가 있다.

Claims (8)

  1. 반도체 소자 제조 방법에 있어서,
    포토레지스트 패턴이 형성된 기판을 이송하여 식각 장치에 로딩하는 단계;
    상기 로딩된 기판이 소정의 챔버를 지나면서 쿨링 또는 히팅되어, 식각 공정 조건에 맞는 온도로 조절되는 단계;
    상기 온도 조절 단계를 거친 기판을 식각 챔버에 로딩하는 단계;
    상기 식각 챔버에 로딩된 포토레지스트 패턴이 형성된 기판을 식각하는 단계;
    상기 포토레지스트 패턴을 에싱 공정으로 제거하는 단계; 및
    습식 세정하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 습식 세정하는 단계는 황산 및 과산화수소를 포함하는 용액으로 이루어짐을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1항에 있어서,
    상기 소정의 챔버는 식각 챔버에 기판이 로딩되기 직전의 스테이지 챔버임을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 1항에 있어서,
    상기 소정의 챔버는 기판을 정렬하는 얼라인 챔버임을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 1항에 있어서,
    상기 소정의 챔버는 기판을 이송하는 이송 챔버임을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 1항에 있어서,
    상기 식각 공정 조건에 맞게 쿨링 또는 히팅되는 단계는 질소 가스를 사용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 1항에 있어서,
    상기 기판이 증착 공정 조건에 맞는 온도로 설정되는 단계에서 -20 내지 80℃범위 내에서 온도가 설정되어지며, 30℃ 이하의 온도는 칠러를 이용하는 방식 또는 반도체 소자를 이용하는 방식으로 제어되고, 30 내지 80℃에서는 전기 열선을 이용한 히터 방식을 사용하여 온도를 유지시키는 방법임을 특징으로 하는 반도체 소자 제조 방법.
KR1020030098055A 2003-12-27 2003-12-27 반도체 소자 제조 방법 KR100611012B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030098055A KR100611012B1 (ko) 2003-12-27 2003-12-27 반도체 소자 제조 방법
US11/023,260 US20050153565A1 (en) 2003-12-27 2004-12-27 Methods of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098055A KR100611012B1 (ko) 2003-12-27 2003-12-27 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20050066708A KR20050066708A (ko) 2005-06-30
KR100611012B1 true KR100611012B1 (ko) 2006-08-10

Family

ID=34737906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098055A KR100611012B1 (ko) 2003-12-27 2003-12-27 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US20050153565A1 (ko)
KR (1) KR100611012B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115184A (en) * 1975-12-29 1978-09-19 Northern Telecom Limited Method of plasma etching
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US6032682A (en) * 1996-06-25 2000-03-07 Cfmt, Inc Method for sulfuric acid resist stripping
US6308654B1 (en) * 1996-10-18 2001-10-30 Applied Materials, Inc. Inductively coupled parallel-plate plasma reactor with a conical dome
US6182376B1 (en) * 1997-07-10 2001-02-06 Applied Materials, Inc. Degassing method and apparatus
JP3405182B2 (ja) * 1998-03-27 2003-05-12 豊田合成株式会社 助手席用エアバッグ装置
KR100283425B1 (ko) * 1998-09-24 2001-04-02 윤종용 반도체소자의금속배선형성공정및그시스템
US6746616B1 (en) * 2001-03-27 2004-06-08 Advanced Micro Devices, Inc. Method and apparatus for providing etch uniformity using zoned temperature control
US6805752B2 (en) * 2001-10-10 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for reducing acidic contamination on a process wafer following an etching process

Also Published As

Publication number Publication date
US20050153565A1 (en) 2005-07-14
KR20050066708A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
KR101214505B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
US5783496A (en) Methods and apparatus for etching self-aligned contacts
US7288488B2 (en) Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7326358B2 (en) Plasma processing method and apparatus, and storage medium
KR20180137408A (ko) 기판 처리 장치, 기판 적재 기구, 및 기판 처리 방법
JP2007067455A (ja) 絶縁膜エッチング装置
US7354525B2 (en) Specimen surface processing apparatus and surface processing method
US11854797B2 (en) Methods for manufacturing semiconductor memory
KR20190032030A (ko) 기판 처리 방법 및 장치
US20100024840A1 (en) Chamber plasma-cleaning process scheme
KR20190063941A (ko) 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
KR100611012B1 (ko) 반도체 소자 제조 방법
US20070272270A1 (en) Single-wafer cleaning procedure
US7598179B2 (en) Techniques for removal of photolithographic films
KR100851237B1 (ko) 기판 처리 방법
JP2010093293A (ja) 絶縁膜エッチング装置
US20160211151A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
US7144822B1 (en) High density plasma process for optimum film quality and electrical results
KR100564802B1 (ko) 반도체 소자 형성 방법
CN110459458B (zh) 等离子体刻蚀工艺
KR100631422B1 (ko) 기판 디처킹 방법
JP7254437B2 (ja) シリコン部品を調整するための方法
KR20080062014A (ko) 웨이퍼 세정 장비 및 이를 이용한 웨이퍼 세정 방법
JP2005109030A (ja) 電子デバイス製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee