CN1487579A - 微电子工艺和结构 - Google Patents

微电子工艺和结构 Download PDF

Info

Publication number
CN1487579A
CN1487579A CNA03154813XA CN03154813A CN1487579A CN 1487579 A CN1487579 A CN 1487579A CN A03154813X A CNA03154813X A CN A03154813XA CN 03154813 A CN03154813 A CN 03154813A CN 1487579 A CN1487579 A CN 1487579A
Authority
CN
China
Prior art keywords
dielectric
aforesaid right
fluorochemical
arbitrary aforesaid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03154813XA
Other languages
English (en)
Other versions
CN1261997C (zh
Inventor
R
R·塞齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1487579A publication Critical patent/CN1487579A/zh
Application granted granted Critical
Publication of CN1261997C publication Critical patent/CN1261997C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及将空气作为电介质集成到半导体器件中的方法和用该方法生产的以空气层作为电介质的半导体器件，该方法包括下述步骤：a、在衬底(1)上涂布将要形成图案的电介质层(2)；b、在已经涂布的电介质层(2)上形成图案；c、在形成图案的电介质层(2)上涂布导电金属(3)，由导电金属(3)和电介质层(2)形成共用表面；d、在步骤c产生的层上涂布有机电介质层(4)；和e、为了形成用空气作为导体结构之间的电解质且在顶面上有连续电介质层(4)的布置，使用这种方式形成的涂层衬底与含氟化合物接触。

Description

微电子工艺和结构
技术领域
本发明涉及将空气作为电介质集成到半导体器件中的方法和用本发明的方法生产的包括一个或多个空气电介质层的半导体器件。
发明背景
已知的互联延迟将在未来几代芯片中存在严重的问题。尽管引入铜取代铝可以大幅改善信号传输时间(或者己知为RC延迟中的“R”部分；R＝电阻，C＝电容)，但是仍然缺少改善“C”部分的实际方法。通过降低位于导电金属之间的电介质的介电常数可以降低互联间的电容耦合C。用传统的二氧化硅电介质或其氟化变体不能解决这一问题，因为这些材料的介电常数仍然高于3。
多年来，全世界都在对己知为低k电介质，即低介电常数(k＜3)的电介质的生产和集成进行研究。这种电介质的介电常数是2.5-2.9，这种电介质已经得到高度开发，从0.13μm技术看适用于下一代芯片的生产。这些材料的例子包括黑金刚石(Advanced Materials)、唑电介质OxD(Infineon)或丝绸(Dow Chemical)。基于有机聚合物的后两种材料还有仍然处于开发阶段的多孔体，其k值低于2.2。还有多种多孔无机材料，如JSR生产的LKD或Dow Coming生产的XLK。
WO00/35000A1描述了一种生产其中在连接线和连接塞周围有孔隙的半导体结构的方法，孔隙是通过去除导电或半导体填料形成的。
US6268277B1描述了一种生产在电介质中形成有孔隙的半导体结构的方法。在这种情况下，沉积层将和孔隙相通的通道覆盖。
US6211561B1描述了一种生产有孔隙的半导体结构的方法，在孔隙中蚀刻气隙，然后用一个膜层将其密封。
WO00/51177描述了在互联间有气泡的半导体结构的形成方法。气隙是通过蚀刻材料产生的间隙形成的。
美国专利申请2002/0019125A1描述了用于稳定半导体结构中的孔隙的支撑部件的用途。
US6165890公开了在固体结构，特别是半导体结构中形成间隙的方法，其中，使降冰片烯类聚合物热分解，从而留下孔隙。
众所周知，空气的介电常数是1，因此是理想的电介质。所以至今已有很多人尝试用空气作为电介质(已知的气隙)。例如：Mark Lin，Mat.Res.Soc.Symp.Proc.第612卷(2000)，D4.7.1-D4.7.6。但是，以前的气隙概念要么不能用于所有的形体尺寸(即，高度依赖于设计)，要么很复杂，不能经济地实施。
因此，本发明的目的是提供一种易于将空气作为电介质集成到半导体器件中的方法。
发明内容
根据本发明，该目的可以通过权利要求1的方法达到，本发明还涉及权利要求21的半导体器件。
本发明的将空气作为电介质集成到半导体器件中的方法包括下述步骤：
a、在衬底(1)上涂布将要形成图案的电介质层(2)；
b、在已经涂布的电介质层(2)上形成图案；
c、在形成图案的电介质层(2)上涂布导电金属(3)，由导电金属(3)和电介质层(2)形成共用表面；
d、在步骤c产生的层上涂布有机电介质层(4)；和
e、为了形成用空气作为导体结构之间的电解质且在顶面上有连续电介质层(4)的布置，使靠这种方式形成的涂层衬底与含氟化合物接触。
用这种方法可以提供一种简易的生产半导体器件的方法，该方法又不限于这种设计结构的半导体器件，从而可以得到作为电介质的气隙。
尽管上面有(有机)电介质膜，但是在上述步骤e中使衬底与含氟化合物接触的步骤能够出人意料地使在步骤a中涂布的电解质，特别是二氧化硅与含氟化合物反应，并且反应产物渗出，从而保留有气孔或气隙。令人惊奇地是，该方法并不破坏有机电介质膜。
在一个优选实施方案中，将要与根据本发明预处理的半导体衬底接触的含氟化合物是气体形式，在这种情况下，使用的含氟化合物有利地是有1-4个碳原子，优选有1-2个碳原子的含氟烃化合物、有1-4个碳原子，优选有1-2个碳原子的全氟烃化合物、有1-2个氮原子的含氟氮化合物、有1-4个碳原子，优选有1-2个碳原子的碳氟氯化合物、和/或HF、F2、BF3、PF3、ClF、ClF3、ClF5、XeF2、SF4、SO2F2、SF6或其混合物。
有1-4个碳原子的烃化合物的优选例子是CH3F、CHF4和/或CH2F2。
优选的氟化烃化合物的例子是通式为CnF2n+2的化合物，其中，n＝1-4，优选n＝1-2，特别是CF4或C2F6。全氟烃化合物，特别是其中的n＝1-4的化学式为CnF2n+2的那些化合物可以优选每一种都最多有50％的F原子被H和/或Cl取代。这种化合物的优选例子是C2H2F4和/或C2Cl2F4。
优选的含氟氮化合物的例子是NF3。
优选的碳氟氯化合物的例子是C2Cl3F3或C2Cl4F2。
具体来说，CF4、CHF3、C2F6和/或NF3是优选的气体含氟化合物。根据本发明，使用的含氟化合物还可以与NH3、O2或H2O混合使用，只要后者对半导体结构不产生有害影响即可。一般来说，合适的气体具体是包括C-F、C-H-F或N-F基团的气体化合物。
在另一个优选实施方案中，含氟化合物还可以以溶液形式与预处理的半导体衬底接触。在这种情况下，含氟化合物优选是HF、KF、NaF、LiF、NH4HF2、NH4F或其混合物的水溶液形式。
根据本发明，使衬底和气体含氟化合物接触的步骤在20-200℃，优选在50-100℃下进行。这种情况下的处理时间优选是5-60分钟，特别优选10-30分钟。使衬底和气体含氟化合物接触的步骤优选在1-1000mbar下进行。
在用溶液形式的含氟化合物进行处理的情况下，优选加热到30-60℃。
要建构的电介质可以是通常用在制造半导体结构方法中的任何所需的电介质，优选是无机电介质，如导言中提及的电介质。要在步骤a中形成图案的电介质优选是二氧化硅、氮化硅或氧氮化硅，特别优选二氧化硅。
从原则上讲，制造半导体结构或芯片时使用的衬底都适用于本发明。但本发明优选的衬底是硅、锗、在其顶面上有电介质的微电子加工的Si或Ge、玻璃、金属-玻璃组合物；或者具有电半导体聚合物的Si或Ge，如掺杂或未掺杂的噻吩或亚芳基。
开始时用传统工艺涂布优选为二氧化硅的电介质，形成厚度优选为100-2000nm的层。
电介质可以间接形成图案，即，利用辅助抗蚀剂进行，也可以用传统工艺直接形成图案。在直接形成图案的情况下，电介质本身是感光的(参看实施例6)。不仅可以用可甲硅烷基化的抗蚀剂间接形成图案，而且可以用含硅抗蚀剂间接形成图案。多层体系(有机电介质/阻隔层/常规光刻胶)是合适的。合适的阻挡层的例子是二氧化硅或旋压玻璃材料。
根据本发明，使用的导电金属优选是铜；举例来说，银、铝或Al、Cu和Si的合金也是合适的。
可以用CVD(化学气相沉积)或PVD(物理气相沉积)技术涂布导电金属。可以任选地用电镀法使导电金属层，特别是铜层增厚，以使其具有所需的层厚。导电金属层至少具有整个电介质的层厚。
在步骤c中例如用CVD技术的涂布铜层或导电金属层一般要达到30-200nm，然后可以用电镀法增厚，直至达到电介质的层厚。
在CVD或PVD铜沉积或导电金属沉积前涂布阻挡层是有利的。该层的性质可以是有机或无机的。合适的阻挡层材料是钛、氮化钛、钽、氮化钽、氮化钨、碳化钨、碳化硅、无定形炭及这些材料与氧、碳和/或氢的混合物或化合物，如SiCN、SiOCN或SiCH等。优选用CVD或PVD工艺涂布阻挡层。标准层厚是5-50nm。
根据本发明涂布导电金属，特别是铜后，可以钝化铜轨。可以用利用如少电子CoWP(即，利用电镀法涂布的钴、钨和磷的层)，少电子CoP、Ru等的传统工艺进行钝化，也可以用通过CVD选择性沉积和涂布的W、WN或WC进行钝化。
对用步骤b形成图案后的基底和/或侧壁的钝化同样可以用传统方法进行，例如，沉积钛、氮化钛、钽、氮化钽、氮化钨、碳化钨、碳化硅或类似的已知为阻挡层材料的层。
根据本发明，在钝化前或后，优选地是，优选用CMP(化学机械沉积)将导电金属层或铜层平整，形成二氧化硅和铜(或铜上面的阻挡层)的水平共用表面。
从原则上讲，根据本发明，要形成导电金属和电介质的共用表面，优选是水平表面。应当以下述方式理解步骤c：在导入阻挡层或钝化的情况下，也可以用阻挡层、钝化层和电介质形成共用表面。还可以在化学机械抛光后形成共用表面。
根据步骤d，在步骤c生产的层上涂布有机电介质层。使用的有机电介质优选是下述公知化合物中的一种或多种：聚苯并噁唑(PBO)、聚苯并咪唑、聚酰亚胺(PI)和/或其前体，如多羟基酰胺(PBO前体)和/或聚酰胺羧酸(PI前体)和聚喹啉、聚喹喔啉、聚芳撑(polyarylene)如聚亚苯基或聚亚萘基或WO97/10193中公开并要求保护的聚合物，即：乙炔基芳香化合物的聚合物、聚芳撑醚如聚苯醚、聚萘醚，包括US5115082和US5145936中公开和要求保护的氟化聚芳撑醚和聚亚萘基醚及其未氟化的同系物，每一种上述有机电介质层都可包括含硅、锗、硼或磷的有机金属。
其它同样优选的有机电介质是感光有机电介质，具体来说是感光聚酰亚胺如Asahi Chemical生产的Pimel或Arch Chemical生产的Probimide、感光聚苯并噁唑如Sumitomo Bakelite生产的CRC或DowChemical生产的苯并环丁烯。
优选将有机电介质溶解在合适的溶剂中进行涂布。用传统方法如喷涂法或旋涂法涂布。优选的溶剂是乙酸甲氧基丙酯、乙酸乙氧基丙酯、丙酸乙氧基丙酯、N-甲基吡咯烷酮、γ-丁内酯、环己酮和/或环戊酮。涂布通常在干燥步骤后，如果适当，还应当在调节步骤后，具体来说，进行调节步骤的目的是将前体转化为最终产物。
使涂层衬底与含氟化合物接触的步骤优选通过向其中放置有涂层衬底的腔室内连续供应含氟气体进行。将衬底从腔室内取出后，只因为空气便相互水平分离且在顶面上具有连续电介质层(有机电介质)的铜结构或导电金属结构便保留在适当的位置上。
上述工艺能够产生以空气作为导体结构间的电介质的结构。实际的k值是1，这表示理论极限。
在制造半导体结构的过程中，含氟化合物的处理不一定要在形成各个层以后进行。相反，根据本发明，对于用多个以二氧化硅作为电介质的层的待完成的结构来说，优选可以使这样的结构与含氟化合物接触。这在生产技术方面是一个很大的优点。图3示出根据本发明用气态或液态的含氟化合物处理前后的这种多层结构。该方法也不限于两层。可以用于多个相互叠加施用的层，并将其加工。还可以先生产以空气作为电介质的一个层，然后再在其上涂布其它层。
图1b-e(下面解释)描述了可用在本发明中的传统波纹装饰(damascene)工艺。另外，根据本发明，还可以使用双面波纹装饰工艺。
在间距较大的结构的情况下，根据本发明，优选加入支撑柱，这些支撑柱不具有任何电功能，仅用于机械支撑(参看图2)。
为了防止芯片内部发生的事情(氧化或其他化学反应)从芯片边缘发出任何负面影响，优选在所有芯片边缘的周围施加宽度至少是2μm的金属或栏轨的密封保护环。
下面在例示实施方案的基础上详述本发明，这些实施方案不能限制由权利要求书设定的本发明的保护范围。
附图简述
下面的说明参考下述附图：
图1示出根据本发明使用波纹装饰工艺的工序。
图1a示出衬底。该衬底可以已经包括金属或电介质结构。在衬底上还可以放置有阻挡材料或有机电介质。
图1b示出涂布有二氧化硅层的衬底。
图1c示意性地示出在传统光致抗蚀剂的辅助下对二氧化硅形成图案后的状态。
图1d示出例如通过CVD、PVD、电镀或其结合的方法涂布铜后的状态。如果合适，可以在涂布铜之前涂布阻挡层。
图1e示出CMP后的状态。
图1f示出在干燥后，如果适当还进行调节后，涂布的有机电介质。
图1g示出根据本发明用含氟化合物处理后的状态。在原先二氧化硅的位置处有气隙。
图2示出在有大面积或大气隙的区域中有支撑柱的本发明的半导体结构。
图3示出具有用气态或液态的含氟化合物处理前(图3a)后(图3b)的多层结构的半导体结构。
图4示出本发明的一个实施方案，其中，先生成接触孔，再建造半导体结构。
图4a示出抗蚀剂的光致图案。
图4b示出以抗蚀剂作掩模蚀刻电介质。
图4c示出剥去/脱除抗蚀剂后。
图4d示出电镀，即，填充接触孔。
图4e示出重复图1b-图1f的步骤。
图4f示出根据本发明在加热室内处理后的状态。
图5示出如图1所示按本发明处理后的结构，感光有机电介质用作有机电介质，在其中蚀刻接触孔，然后根据本发明用含氟化合物进行处理。
其中，附图标记代表内容如下：
1基底、2SiO2、3铜、4有机电介质、5空气、6光致抗蚀剂、7光敏有机电介质。
具体实施方式
实施例
实施例1生产铜结构
用CVD技术在硅片1上涂布二氧化硅层2，然后用已知的抗蚀剂技术和等离子体蚀刻技术在该层上抗蚀图案(图1a-c)。形成图案的二氧化硅层的高度是800nm。用PVD(Applied Materials Endura装置)在该层上沉积40nm厚的钽层，然后沉积70nm厚的铜层3。然后用电解法(SemitoolEquinox装置)将铜层增厚至1000nm(图1d)。然后参考图1e，首先是所有铜，然后是钽进行化学机械平整(IPEC装置，RODEL抛光垫，CABOT浆液)。然后用EP0264678的实施例1中生产的在N-甲基吡咯烷酮中的聚苯并噁唑前体(聚邻羟基酰胺)溶液通过旋涂技术涂布在平整后的表面上作为有机电介质4，然后在120℃的加热板上干燥2分钟。然后将涂层衬底在380℃的调节(conditioning)炉内(在氮气保护下)调节60分钟。这种调节使前体转化为相应的聚苯并噁唑。用作电介质的聚苯并噁唑膜4的层厚是1400nm。也可以用N2和H2的混合物作为调节过程中的气体(图1f)。然后将衬底导入有气体入口和气体出口的加热室。然后在80℃的温度下将氢氟酸HF缓慢地通过该加热室。这种情况下使用的载气是氮气，将氮气泵入浓缩氢氟酸(48wt％)，携带处于气相的氢氟酸。20分钟后，用纯氮气吹扫加热室，将衬底从加热室内取出。现在，在原先被二氧化硅占据的位置处，在互联间只有空气5(图1g)。作为只使用钽的替代方案，还可以一起涂布氮化钛(20nm)和钽作为阻挡材料。
实施例2多层结构
在这种情况下，使用的衬底是实施例1生产的结构，具体来说是调节有机电介质后的衬底(图1f)。然后如实施例1所述，用CVD沉积二氧化硅和铜，用电镀法增厚，然后平整。然后再一次涂布和调节聚苯并噁唑前体(图3a)。然后将该结构导入加热室，用与实施例1相同的方法处理。结果得到对应于图3b的结构。
该方法不限于两层。可以用于多个相互施用的层，并将其加工。还可以先生产以空气作为电介质的一个层，然后再在其上涂布其它层。
实施例3先生产接触孔，再生产结构
在实施例1生产的顶面上有有机电介质的结构上沉积可以根据EP494383的实施例1甲硅烷基化的光致抗蚀剂6，然后通过一个接触孔掩模将该光致抗蚀剂曝光、显影和甲硅烷基化(图4a)。然后用氧气等离子体将接触孔内的电介质蚀刻100秒(以使用的抗蚀剂作为蚀刻掩模)，使得铜轨3的顶面是未被覆盖的(图4b)。为了除去表面处的氧化铜，用氩气等离子体再继续蚀刻20秒。用N-甲基吡咯烷酮处理2分钟，以除去(剥去)保留在电介质上面的抗蚀剂层，然后将衬底在120℃下干燥60秒(图4c)。然后以电镀法用铜3填充其底部有暴露的铜的接触孔(图4d)。然后根据实施例1，用另一个层(根据图1b-f)将用这种方法得到的结构增厚，得到对应于图4e的结构。根据实施例1在加热室内进行气体处理后，得到其间以空气为电介质和具有接触孔层的互联的两个层(图4t)。
实施例4生产铜结构
在该实施例中，其工序与实施例1基本相同，只是有下述不同之处：不使用聚苯并噁唑前体，而是使用Dow Chemical生产的可商购的电介质SiLK(参考WO97/10193)。结果与实施例1一样。
实施例5先生产接触孔，再生产结构
在该实施例中，其工序与实施例3基本相同，只是在这种情况下使用实施例4的电介质。结果与实施例3一样。
实施例6在该结构中使用感光有机电介质
用与实施例1同样的方法进行对应于图1a-e的步骤。然后在平整的Cu/SiO2表面上旋涂作为感光有机电介质7的EP0264278/实施例2中的可光刻图案的聚苯并噁唑前体溶液，然后在110℃的加热板上干燥100秒，然后通过接触孔掩膜进行多色曝光。用显影剂AZ303(用水稀释1∶6)显影90秒和在调节炉内调节(氮气保护，380℃下60分钟)后，结果得到1400nm厚的有机电介质连续膜，在由铜制成的轨上有接触孔(图4c)。然后将衬底导入温度为60℃的氟化铵在甲醇中的溶液中，在轻微搅拌的同时用该溶液处理25分钟。然后用甲醇洗涤，并且在氮气保护下在150℃下干燥15分钟。经过这种处理后，在原先被二氧化硅占据的位置处，在互联间只有空气(参考图5)。
实施例7
用与实施例6同样的方法进行该实施例，只是有下述不同：在这种情况下，用Asahi生产的感光聚酰亚胺Pimel 7636作为感光电介质7。因为聚酰亚胺与上述噁唑不同——可以形成负性图案，为此而使用负性掩膜。在γ-丁内酯和二甲苯的混合物(体积比为1∶1)中进行显影。结果与实施例3相同。

Claims (23)

1、一种将空气作为电介质集成到半导体器件中的方法，包括下述步骤：
a、在衬底(1)上涂布将要形成图案的电介质层(2)；
b、在已经涂布的电介质层(2)上形成图案；
c、在形成图案的电介质层(2)上涂布导电金属(3)，由导电金属(3)和电介质层(2)形成共用表面；
d、在步骤c产生的层上涂布有机电介质层(4)；和
e、为了形成用空气作为导体结构之间的电解质且在顶面上有连续电介质层(4)的布置，使用这种方式形成的涂层衬底与含氟化合物接触。
2、根据权利要求1的方法，其特征在于：含氟化合物是气体形式。
3、根据权利要求1或2的方法，其特征在于：含氟化合物是有1-4个碳原子，优选有1-2个碳原子的含氟烃化合物；有1-4个碳原子，优选有1-2个碳原子的全氟烃化合物；有1-2个氮原子的含氟氮化合物；有1-4个碳原子，优选有1-2个碳原子的碳氟氯化合物、和/或HF、F2、BF3、PF3、ClF、ClF3、ClF5、XeF2、SF4、SO2F2、SF6或其混合物。
4、根据任一上述权利要求的方法，其特征在于：含氟化合物是一种或多种下述化合物：CF4、CHF3、CH3F、C2F6、CH2F2、C2H2F4、C2Cl2F4、C2Cl3F3、C2ClF5、C2Cl4F2和/或NF3。
5、根据任一上述权利要求的方法，其特征在于：含氟化合物以与NH3、O2和/或H2O的混合物形成存在。
6、根据任一上述权利要求的方法，其特征在于：含氟化合物以溶液形式使用。
7、根据权利要求6的方法，其特征在于：含氟化合物以HF、KF、NaF、LiF、NH4HF2或NH4F或其混合物的水溶液形式存在。
8、根据任一上述权利要求的方法，其特征在于：使衬底和气体含氟化合物接触的步骤在20-200℃，优选在50-100℃下进行。
9、根据任一上述权利要求的方法，其特征在于：使衬底和气体含氟化合物接触的步骤的进行时间是5-60分钟，优选10-30分钟。
10、根据任一上述权利要求的方法，其特征在于：将要形成图案的电介质是二氧化硅。
11、根据任一上述权利要求的方法，其特征在于：衬底(1)选自硅、锗、微电子加工的Si或Ge衬底；玻璃、金属-玻璃组合物；或者具有电半导体聚合物的Si或Ge，如掺杂或未掺杂的噻吩或亚芳基。
12、根据任一上述权利要求的方法，其特征在于：用铜、银、铝或Al、Cu和Si的合金作为导电金属(3)。
13、根据任一上述权利要求的方法，其特征在于：用铜作为导电金属(3)。
14、根据任一上述权利要求的方法，其特征在于：用下述公知化合物中的一种或多种作为有机电介质(4)：聚苯并噁唑(PBO)、聚苯并咪唑、聚酰亚胺(PI)和/或其前体，如多羟基酰胺(PBO前体)和/或聚酰胺羧酸(PI前体)和聚喹啉、聚喹喔啉、聚芳撑如聚亚苯基或聚亚萘基或乙烯基氧化膦、氟化或未氟化的聚芳撑醚，如聚苯基醚、聚萘基醚，每一种这些化合物都可包括含硅、锗、硼或磷的有机金属。
15、根据任一权利要求1-14的方法，其特征在于：使用的有机电介质(4)是感光电介质(7)，如感光聚酰亚胺、感光聚苯并噁唑或感光苯并环丁烯。
16、根据任一上述权利要求的方法，其特征在于：在步骤c后进行平整步骤，优选用CMP进行。
17、根据任一上述权利要求的方法，其特征在于：在使衬底和含氟化合物接触的步骤之前重复进行步骤a-d，使多层结构和含氟化合物接触。
18、根据任一上述权利要求的方法，其特征在于：在涂布导电金属(3)前涂布阻挡层。
19、根据任一上述权利要求的方法，其特征在于：阻挡层由一种或多种下述材料制成：钛、氮化钛、钽、氮化钽、氮化钨、碳化钨、碳化硅、无定形炭及这些材料与氧、碳和/或氢的混合物或化合物，如SiCN、SiOCN或SiCH。
20、根据任一上述权利要求的方法，其特征在于：在涂布有机电介质(4)前将导电金属(3)，优选铜的表面钝化。
21、根据任一上述权利要求的方法，其特征在于：为了提高空气电介质层的机械强度，加入机械支撑部件。
22、用一个或多个上述权利要求的方法得到的具有一个或多个空气电介质层的半导体器件。
23、根据权利要求22的半导体器件，其特征在于：在空气电介质层内部有机械支撑部件。
CNB03154813XA 2002-08-20 2003-08-19 微电子工艺和结构 Expired - Fee Related CN1261997C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10238024A DE10238024B4 (de) 2002-08-20 2002-08-20 Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE10238024.4 2002-08-20

Publications (2)

Publication Number Publication Date
CN1487579A true CN1487579A (zh) 2004-04-07
CN1261997C CN1261997C (zh) 2006-06-28

Family

ID=31501819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03154813XA Expired - Fee Related CN1261997C (zh) 2002-08-20 2003-08-19 微电子工艺和结构

Country Status (6)

Country Link
US (1) US7022582B2 (zh)
JP (1) JP4095941B2 (zh)
KR (1) KR100589456B1 (zh)
CN (1) CN1261997C (zh)
DE (1) DE10238024B4 (zh)
TW (1) TWI237346B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797267A (zh) * 2019-11-12 2020-02-14 中南大学 一种倒装芯片封装中具有互连结构的底填方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621621B1 (ko) 2003-12-19 2006-09-13 삼성전자주식회사 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
US7344972B2 (en) 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
EP1760774A4 (en) * 2004-05-21 2011-08-03 Jsr Corp LAMINATED BODY AND SEMICONDUCTOR DEVICE
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US7396757B2 (en) * 2006-07-11 2008-07-08 International Business Machines Corporation Interconnect structure with dielectric air gaps
KR100843233B1 (ko) * 2007-01-25 2008-07-03 삼성전자주식회사 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US8921235B2 (en) * 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US10408752B2 (en) 2016-10-18 2019-09-10 National Taiwan University Plasmonic sensor
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
CN116159482B (zh) * 2023-03-13 2023-09-29 南通太洋高新材料科技有限公司 一种氟化物纯化装置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US515936A (en) * 1894-03-06 Fence-wire tightener
ATE67611T1 (de) * 1986-10-02 1991-10-15 Hoechst Celanese Corp Polyamide mit hexafluorisopropyliden-gruppen, diese enthaltende positiv arbeitende lichtempfindliche gemische und damit hergestellte aufzeichnungsmaterialien.
JP2617955B2 (ja) 1987-11-25 1997-06-11 株式会社日立製作所 半導体装置の製造方法
US5115082A (en) * 1990-04-17 1992-05-19 Raychem Corporation Fluorinated poly(arylene ether)
EP0494383B1 (de) * 1990-12-20 1996-08-14 Siemens Aktiengesellschaft Photoresist
CN1103329C (zh) * 1995-09-12 2003-03-19 陶氏化学公司 乙炔基取代的芳族化合物,其合成,聚合物及其用途
EP1376684B1 (en) * 1997-01-21 2008-11-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
US6097092A (en) * 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
WO2000035000A1 (en) * 1998-12-08 2000-06-15 Cvc Products, Inc. Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric
WO2000051177A1 (en) * 1999-02-26 2000-08-31 Advanced Micro Devices, Inc. Integrated circuit device with air dielectric
JP3691982B2 (ja) 1999-03-12 2005-09-07 株式会社東芝 半導体装置の製造方法
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP3415563B2 (ja) 2000-05-18 2003-06-09 松下電器産業株式会社 半導体装置の製造方法
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797267A (zh) * 2019-11-12 2020-02-14 中南大学 一种倒装芯片封装中具有互连结构的底填方法

Also Published As

Publication number Publication date
JP4095941B2 (ja) 2008-06-04
KR20040017785A (ko) 2004-02-27
US20040126957A1 (en) 2004-07-01
DE10238024B4 (de) 2007-03-08
DE10238024A1 (de) 2004-03-11
KR100589456B1 (ko) 2006-06-13
US7022582B2 (en) 2006-04-04
CN1261997C (zh) 2006-06-28
TW200406873A (en) 2004-05-01
TWI237346B (en) 2005-08-01
JP2004165635A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
CN1261997C (zh) 微电子工艺和结构
CN101063065A (zh) 半导体晶片的清洗溶液及内连线结构的形成方法
CN1275315C (zh) 镶嵌式金属内连线的制造方法及介电层的修复方法
CN1838382A (zh) 制造半导体器件的方法
CN1828845A (zh) 镶嵌结构与其形成方法
CN101030566A (zh) 半导体结构及其形成方法
CN1772842A (zh) 蚀刻溶液和除去低－k电介质层的方法
CN1815709A (zh) 半导体元件及其制造方法
CN1722425A (zh) 半导体结构
CN101903990A (zh) 用于制造集成电路设备以增加完善性、性能和可靠性的高产出和高效能方法
CN1204142A (zh) 具有多层布线的半导体器件的制造方法
CN1049069C (zh) 半导体器件中多层互连的形成方法
JP3992654B2 (ja) 半導体装置の製造方法
CN1790666A (zh) 半导体装置及内连线的制造方法
CN1855423A (zh) 用于制造具有金属线的半导体器件的方法
CN1732561A (zh) 把金属和超低k值电介质集成
CN1523656A (zh) 半导体装置的制造方法
CN1797763A (zh) 集成电路及其制造方法
EP2102905A1 (en) Method of making an interconnect structure
TWI343602B (en) Method for manufacturing semiconductor device
JP2004200203A (ja) 半導体装置及びその製造方法
TW200824039A (en) Methods for forming semiconductor devices, damascene structures and interconnect structures
JP3802002B2 (ja) 半導体装置の製造方法
US20060148251A1 (en) Metal etching method for an interconnect structure and metal interconnect structure obtained by such method
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120914

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20160819