CN1732561A - 把金属和超低k值电介质集成 - Google Patents

把金属和超低k值电介质集成 Download PDF

Info

Publication number
CN1732561A
CN1732561A CNA018158625A CN01815862A CN1732561A CN 1732561 A CN1732561 A CN 1732561A CN A018158625 A CNA018158625 A CN A018158625A CN 01815862 A CN01815862 A CN 01815862A CN 1732561 A CN1732561 A CN 1732561A
Authority
CN
China
Prior art keywords
sublayer
layer
metal level
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018158625A
Other languages
English (en)
Inventor
王晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACM Research Inc
Original Assignee
ACM Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM Research Inc filed Critical ACM Research Inc
Publication of CN1732561A publication Critical patent/CN1732561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

形成一种半导体晶片(100)的层，一电介质层淀积在该半导体晶片上。电介质层(204)包括具有低介电常数的材料。凹区(210)和非凹区(211)形成在电介质层中覆盖非凹区。然后金属层被电抛光以除去覆盖在非凹区上的金属层，留下凹区中的金属层。

Description

把金属和超低K值电介质集成
对相关申请的交叉参数
本申请要求对一个更早申请的临时申请U.S.Ser.No.60/233,587的优先权，题目为“把铜和超低K值电介质集成的方法”，2000年9月18日申请，其全部内容在此引入以供参数。
技术领域
本发明一般地涉及半导体晶片的各层内的互连，更明确地说，本发明涉及在低K值电介质材料和超低K值电介质材料中的互连。
背景技术
一般讲，半导体器件是在称为晶片或切片的半导体材料的园片上制造的。更具体地讲，晶片先从一硅棒上切刻下来，该硅片接着经过多次掩模，腐蚀，和淀积过程以形成半导体器件的电子学电路。
在过去的几十年中，半导体工业已经按照莫耳定律，增强了半导体的能力，该定律预言每18个月半导体器件的能力将增加一倍。半导体器件能力的增强部分是用减小特征尺度(也即，在器件上存在的最小尺寸)来获得的。事实上，半导体器件的特征尺度已经快速地从0.35微米发展成0.25微米，而现在到达0.18微米。无疑地，这种朝着更小的半导体器件的趋向大概会远远越过亚0.18微米阶段继续下去。
然而，对挥发展更强有力的半导体器件的一个潜在的限制因素是在互连(连接单个半导体器件的各元件和/或把任意数目的半导体器件连在一起的导体线)处随之增加的信号延迟。当半导体器件特征尺度减小时，在器件上互连的密度增加。然而互连的更加靠近，增加了互连的线间电容，它导致在互连上的更大的信号延迟。一般讲，已经发现互连延迟随着特征尺度减小的平方增加。与此相反，已经发现门延迟随着特征尺度的减小而线性地减小。这样，随着特征尺度的减小，总的延迟一般有一个净增加。
为补偿这种互连延迟增加的常规方法是加上更多层金属。然而这种方法有随着形成附加金属层增加生产成本的缺点。另外，这些附加金属层产生附加的热，而这对芯片的性能和可靠性都能是不利的。
另外一种补偿互连延迟增加的方法是用具有低介电常数的介电材料(低-K电介质)。然而，因为低-K介电材料具有多孔微结构，它们也有比其他介电材料更低的力学完整性和导热性。因而，低-K介电材料通常不能承受在一常规镶嵌处理中，加在其上的应力和压力。
在一个常规的镶嵌过程中，金属在沟渠状沟及/或通孔(via)内形成图案，通常再用化学机械抛光(CMP)把淀积的金属抛光去除。一般讲，取决于互连结构设计，可以抛光去除从半微米到1.5毫米的金属。
然而当金属在一种低-K电介质材料内形成图案，然后用CMP方法把它进行抛光去除时，由于CMP的应力和压力，低-K电介质材料能够破裂或在沟和/或通孔内从金属拉开。因而曾在低-K电介质材料内形成坚固或刚性的结构以有助于在CMP时承受作用于其上的应力和压力。然而在低-K电介质材料内建立这样的结构将是昂贵的并且会在器件内部增加互连延迟，而这又正是用低-K电介质材料所企图要减小的。
发明内容
本发明涉及形成半导体晶片的一层。按照本发明的一个方面，在半导体晶片上淀积上一层电介质层。该电介质层包括具有低介电常数的材料。在电介质层内形成凹区和非凹区。在电介质层上淀积一层金属层以填充凹区并覆盖非凹区。接着对金属层电抛光以除去覆盖在非凹区上的金属层同时保留在凹区内的金属层。
附图说明
本发明能够通过参照以下详细说明并结合附图得以最好的了解，各图中，相同部件用相同数字表示：
图1是一例示半导体晶片的截面图；
图2A-2H是以截面图来说明镶嵌过程各个步骤的一个例示实施方案；
图3是说明一个例示电抛光喷嘴的截面图；
图4是一张说明按照本发明各个实施方案的镶嵌过程各个步骤的流程图；
图5A-5H是以截面图来说明镶嵌过程各个步骤的一个可供选择的实施方案；
图6A-6j是以截面图来说明镶嵌过程各个步骤的一个例示实施方案；
图7是说明一个例示电抛光喷嘴的截面图；
图8A-8J是以截面图来说明镶嵌过程各个步骤的另一个例示实施方案；
图9A-9H是以截面图来说明镶嵌过程各个步骤的另一个例示实施方案；
图10A-10J是以截面图来说明镶嵌过程各个步骤的一个可供选择的实施方案；
图11A-11J是以截面图来说明镶嵌过程各个步骤的另一个可供选择的实施方案；
图12A-12H是以截面图来说明镶嵌过程各个步骤的另一个可供选择的实施方案。
具体实施方式
为了提供对本发明更全面的了解，下面的叙述给出许多具体的细节，如具体结构，参数，例子等，然而应当了解到，这些描述不应作为对本发明的范围的一种限制，而是用来作为提供对例示实施方案的更好的说明。
参照图1，图中示出例示半导体晶片100，在衬底102上形成104，106，108，110和112各层。衬底102最好用硅，但也可以根据具体应用，用像砷化镓等的各种半导体材料。另外，层104可以包括栅114，线116和栓塞115。同样，层106，108和110可以分别包括线118，120，122和栓塞117，119，121。
一般地讲，栓塞可以连接在不同层中的线，也能把线连接到衬底102，如在层104中所示。更具体地讲，栓塞可以把线连接到在衬底102中和栅114相关的源和漏上。另外，虽然在这个截面上，在层106，108和110中的某些线没有连接到栓塞，但在其他截面上，这些线有和它们连接的栓塞。另外，如图所示，线可以比和它们连接的栓塞更宽。然而，应当认识到在某些应用中，线可以不一定需要比和它们连接的栓塞更宽。
另外，应当认识到，虽然在图1中给出的晶片100在衬底上102形成5层，104，106，108，110，和112，半导体晶片100可以包括在衬底102上形成的任意多的层数。另外，应当认识到半导体晶片100能够在这些层内包括任意数目的栅，线和栓塞。
在图2A-2H中，给出层202的截面图以说明用来形成如图1的区域124中的线120这样的线，例示镶嵌过程的各个步骤。更具使地讲，如在下面将要详细说明的那样，在镶嵌过程中，在电介质层中形成沟渠状沟和通孔。这些沟和通孔要填充以导电材料以分别形成线和栓塞。然而，应当注意到，在这个例示实施方案中所示的过程也能够用来形成栅或半导体器件的其他结构。
现参照图2A，在半导体晶片的一个事先形成的层上，可以用任何一种适宜的方法，如化学汽相淀积(CVD)，物理汽相淀积(PVD)原子层淀积(ALD)，旋涂并继以固化和干燥步骤等方法，形成一层电介质层204。在本实施方案中，电介质层204可以包括具有介电常数(K)值小于二氧化硅介电常数(此值约为4.0)的各种材料。具有K值小于二氧化硅K值的材料的例子在以下表1和2中列出：
表1
  电介质材料   近似K值   优选淀积方法
  氟化硅酸盐玻璃   3.2-3.6   CVD
  聚酰亚胺   3.0-3.5   旋涂
  氟化聚酰亚胺   2.5-3.3   旋涂
  混合/复合物   2.8-3.0   旋涂
  硅氧烷   2.7-2.9   旋涂
  有机聚合物   2.3-2.7   旋涂
  α-C：F   2.1-2.5   CVD
  Si-O-C   2.4-2.8   CVD
  聚对亚苯基二甲基/氟化聚对亚苯基二甲基   2.2-2.6   CVD
表2
  电介质材料   近似K值   优选的淀积方法
  有机聚合物   2.3-2.7   旋涂
  α-C：F   2.1-2.5   CVD
  Si-O-C   2.4-2.8   CVD
  聚对亚苯基二甲基/氟化聚对亚苯基二甲基   2.2-2.6   CVD
  PTFE(聚四氟乙烯)   2.0   旋涂
  纳米多孔二氧化硅   ＜2.0   旋涂
  纳米多孔有机物   ＜2.0   旋涂
然而应当了解到，电介质层204能包括K值小于二氧化硅K值的任何一种材料。一般讲，低K-值材料提供比二氧化硅更好的电绝缘，因而允许形成比用二氧化硅形成的更小特征尺度的半导体器件。
在本例示过程中，在事先形成的层上形成一层电介质层204后，可以用任何一种适宜的淀积方法，例如用CVD，PVD，ALD，旋涂继以固化和干燥步骤等方法，在电介质层204上淀积一层绝缘层206。如下面将要叙述的那样，绝缘层206可以包括具有抗反射性质并能抵抗光刻和腐蚀方法的材料，例如氮化硅。
应当注意到，在本实施方案或任何其他实施方案中提到的、把第一种材料淀积在第二种材料的“顶部”上或淀积在第二种材料“上”，可以包括把和第一种材料淀积在第二种材料上形成的一层或更多层中间材料上，除非作了清楚的说明。另外还应当注意到，在本实施方案或任何其他实施方案中提到的把第一种材料淀积在第二种材料的“顶部”上或淀积在第二种材料“上”，并不应看作限制于一个特定的取向。例如，第一种材料能够被淀积在第二种材料下面，如果材料是在晶片的底部一侧上形成的话。
在把绝缘层206淀积在电介质层204的顶部以后，能够用任何一种适宜的方法，例如CVD，PVD，ALD，旋涂继以固化和干燥步骤等方法，在绝缘层206上淀积一层电介质层208。电介质层208可以包括介电常数(K)值小于二氧化硅的各种材料，例如在表1和表2中列出的材料。然而应当认识到电介质层204能够包括任何K值小于约40的材料。
现参然图2B，接着用任何一种适宜的方法，象用光刻和腐蚀等方法，能够在电介质层208内形成凹区210和非凹区211。更具体地讲，所用的光刻法可以包括UV光刻法，溶UV光刻法，X-射线光刻法，电子束光刻法，离子束光刻法等。如图所示，绝缘层206可以把电介质层204和电介质层208隔离开，固而在电介质层208中用以形成凹区210的光刻和腐蚀过程期间，能够减少电介质层204被腐蚀掉的或被损伤的量。另外，绝缘层206能够有抗反射性质，该性质能减小从绝缘层206和以下的任何层上光线或UV线的反射，这些反射线能干扰用以在电介质层208内形成凹区210的光刻和腐蚀过程。
以下，参照图2C，用任何一种适宜的淀积方法，例如CVD，PVD，ALD，旋涂继之以固化和干燥步骤等方法，能够在电介质层208的顶上淀积一层阻挡层212。如图示，阻挡层212也能衬着凹区210的壁。另外，阻挡层212可以包括一种材料，这种材料能够防止以后形成的一层金属层216(图2D)，如下面将叙述的那样，扩散或渗透进能具有多孔微结构的电介质层208中去。另外，阻挡层212能够用一层和电介质层208和金属层216(图2D)都黏附的导电材料形成。
就如下面将要说明的那样，金属层216(图2D)最好用铜来形成。相应地，在本实施方案中阻挡层212可以包括能阻挡铜扩散的材料，例如钛，钽，钨，氮化钛，氮化钽，氮化钨，硅氮化钽，硅氮化钨等。然而应当认识到，在某些应用中，该层阻挡层212是能够省去的。例如，当电介质层208是用能阻挡铜的扩散的材料形成的，或者当铜扩散进电介质层208不会有害地影响半导体器件的性能，这时就能省去阻挡层212。
在电介质层208的顶部淀积阻挡层212以后，能够用任何一种适宜的方法，例如CVD，PVD，ALD，旋涂继以固化和干燥步骤等方法，在阻挡层212的顶上淀积一层籽层214。籽层214可以包括和以后形成的金属层216(图2D)相同的材料，如后面将叙述的那样，以有利于金属层216(图2D)在阻挡层212上或电介质层208上，如果没有用阻挡层的话，的淀积和与该层的接合。相应地，在本实施方案中，籽层214最好包括铜。然而，应当认识到，在某些应用中，籽层能够被省去。例如，当金属层216(图2D)是用像PVD，CVD，ALD，或旋涂继之以固化和干燥步骤等方法淀积时，籽层214就可以不是必需的。
下面，参照图2D，用任何一种适宜的方法，如电镀，无电镀，PVD，CVD，ALD，旋涂继以固化和干燥步骤，等方法，在籽层214(图2C)上淀积金属层216。如图示，金属层216可以填充凹区210(图2C)和覆盖非凹区211(图2C)。另外金属层216可以包括各种导电材料，如象铜，铝，镍，铬，锌，镉，银，金，铑，钯，铂，锡，铅，铁，铟等。另外应当认识到金属层628能够包括各种电导材料如任意一种合金。
在本例示实施方案中，金属层216最好包括铜，它能够用在美国专利申请系列号09/232,864中所描述的电镀装置和方法电镀在籽层214(图2C)上，该专利的题目是“电镀装置和方法”，于1999年1月15日申请，其整个内容在此供参数。如前面所指出的，用一个以前形成的籽层214(图2C)能够有利于在电镀过程中把金属层216淀积和接合到阻挡层212上，或电介质层208上，如果没有用阻挡层212的话。另外，也如以前所指出的，一层以前形成的阻挡层212能够防止金属层216和相关籽层214(图2C)(如果用了籽层的话)扩散或渗透进电介质层208。然而，应当了解到，在某些应用中，金属层也能够直接淀积在电介质208或阻挡层212上。
现在参照图2E，在金属层216淀积在电介质层208上以后，用任何一种适应的方法，例如电抛光方法，化学-机械抛光方法(CMP)等，能够把金属层216从电介质层208的非凹区211除去。如图所示，从电介质层208的非凹区211除去金属层216可以包括把金属层216从任何一种中间层上(如象淀积在电介质层上的阻挡层212等)的非凹区除去。另外，如图所示，在本实施方案中，金属层216被从电介质层208的非凹区211除去，而在电介质层208的凹区210内保持着金属层216。
在本例示实施方案中，金属层216最好用电抛光法从电介质层除去。例如，参照图3，在半导体晶片100上的金属层216可以用喷嘴300来电抛光。更具体地讲，喷嘴可以把一束电解液流喷向金属层216。用电极302能够使电解液流304带电。另外，如图示，一个可以工作在恒定电流方式或恒压方式下的电源306，能够向电极302和金属层216提供相反的电荷。相应地，当相对于金属层216，电解液流304带正电，金属离子就能从金属层216的与电解液流304相接触的部分除去。
在本例中，绕着Y轴旋转半导体晶片100和沿着X轴平移半导体晶片100，就可以使电解液流沿着一条螺旋线射向金属层。用螺旋线形式的电解液流304，金属层216能够被均匀地电抛光。也可以保持半导体晶片不动，使喷嘴300运动以把电解液流304喷向金属层216的各个区域的方式，把电解液流304喷向金属层216。又一种选择。可以包括半导体晶片100和喷嘴300二者的运动，以把电解液流304射向金属层216的各个区域。对于电抛光更加详尽的叙述，参阅美国专利申请序列号09/497,894，题目为“为电抛光半导体器件上金属互连的方法和装置，”2000年2月4日申请，该申请在此处以供参考。
再参照图2E，因为电抛光对电介质层208是作用很小的侧向应力，因而金属层216可以从电介质层上电抛光，而不会使电介质层208破裂，使金属层216和电介质层208脱开或损伤电介质层208，金属层216或阻挡层212。
相应地，电抛光比常规去除过程具有优点。具体地讲，用CMP来从电介质层208上抛光金属层216可以由于CMP的应力和压力而使电介质层208破裂，或从金属层216脱开。另外，由于电抛光能够基本上没有应力，因而在电介质层208内，为了提高电介质层208的力学完整性而去加上附加结构就可以是不必要了。然而应当认识到，本发明可以用具有附加结构的电介质层208。另外还应当认识到，在用电抛光把金属层216从电介质层218的非凹区211除去以前，能够用CMP或任何其他方法除去一部份金属层216。
现参照图2F，在金属层216从电介质层208的非凹区211除去后，可以用任何一种适宜的方法，像湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等，把阻挡层212从电介质层208的非凹区211(图2E)除去。然而，如以前所指出的，在某些应用中，可以不用阻挡层212。
在阻挡层212被除去后，参照图2G，可以用任何一种适应的淀积方法，像CVD，PVD，ALD，旋涂继以固化和干燥步骤等方法，把一层绝缘层218淀积到电介质层208的顶上。如图示，绝缘层218也能够接触阻挡212和金属层216。另外，绝缘层218能够把层202和可能淀积在202层顶上的任意的层隔离开。另外，绝缘层218可以具有抗反射性质，该性质能够减小从绝缘层218或它以下任意一层的光线或UV线的反射，而这种反射会干扰对淀积在层202上面的任意一层进行光刻和腐蚀的过程。另外，在对淀积在层202上各层进行光刻或腐蚀时绝缘层206可以减少在层202中被腐蚀或被损伤的材料的量。相应地，在本例示实施方案中，绝缘层218可以包括像氮化硅这样的抗反射，并且能抵抗光刻和腐蚀的材料。
在本实施方案中上述形成层202的过程，能够被重复以在层202的顶上形成其他层。例如，参照图2H，在层202的顶部可以形成电介质层220。作为另外一层222的一部分。接着在电介质层220内形成沟和通孔以分别形成能和层202内的金属层216接触的线和栓塞。
另外，虽然本实施方案是联系着半导体晶片的某一层中如何形成线来加以叙述的，但应当识识到以上说明的过程同样可用于形成栅，通孔，或任何其他半导体器件结构。例如，如图2A-2H中所图示的，电介质层204可以用衬底102来代替(图1)，而凹区210能够用来形成栅。
参照图4，图4给出说明例示镶嵌过程的流程图。在步骤400中，在以前形成的层上或在半导体晶片的衬底上形成一层电介质层。在步骤402中，在电介质层上淀积一层金属层。在步骤404中，从电介质层上，淀积的金属层被电抛光。
然而应当认识到，对在该流程图中示出的过程能够作各种修改。例如，在步骤402和404之间，可以加上用CMP法除去部分金属层的步骤。另外应该认识到在图4中所示出的每个步骤能够包括许多步骤。例如，步骤400能够包括在其上形成具有凹区的低-K电介质材料。另外应当认识到在图4中所示出的步骤能用于任何一个镶嵌过程，包括单镶嵌过程或双镶嵌过程。
在图5A-5H中，给出本发明另一个实施方案。图5A-5H的实施方案在许多方面和图2A-2H的实施方案是一样的，不同之外在于，参照图5A，用任何一种适宜方法，如象PVD，CVD，ALD旋镀并继以固化干燥步骤等的方法，在电介质层208的顶上淀积一层保护层500。类似地，参照图5H，在电介质层220的顶上，可以淀积一层保护层502。
现参照图5E和5F，保护层500能够把阻挡层212和电介质层208隔离开，因而能够保护电介质层208使它当用象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等常规方法来去除阻挡层212时不受象磨损或腐蚀这样损害。另外，参照图5F-5H，在除去阻挡层212之后的各个步骤期间，保护层500仍留在电介质层208的非凹区211上。相应地，保护层500能包括这样一种材料，这种材料不会在例如湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等过程中受到损伤，如象碳化硅，金刚石膜，二氧化硅等。
在图6A-6J，层600和602的许多截面图，是用来说明另一个用来形成线和栓塞的例示镶嵌过程，如象图1的126区中的线120和连接线119。如下面将说明的那样，在这个例示过程中，层602的这个电介质层包括一层第一子层612和一层第二子层616。
现参照图6A，第一子层612可以在半导体晶片的已经形成的层600上形成，层600包括绝缘层610，线606，以及一层可供选择的阻挡层608，该层能够防止在线606中的材料扩散或渗透进电介质层604。具体讲，第一子层612能够用任何一种适宜的方法，例如CVD，PVD，ALD，旋镀并继以固化和干燥步骤等方法来形成。第一子层612可以包括具有介电常数(K)值小于二氧化硅的各种材料，如象表1和表2中列出的材料。然而应当认识到电介质层604可以包括K值小于约4.0的任意材料。
在本例示实施方案中，在以前形成的层600上形成第一子层612以后，可以用任何一种适宜的的淀积方法，如CVD，PVD，ALD，旋镀并继此固化和干燥步骤等方法，在第一子层612的顶上淀积一层绝缘层614。如将在下面将说明的那样，绝缘层614能够包括具有抗反射性质并能抵抗光刻和腐蚀法的材料，如象氮化硅。
在绝缘层614被淀积在第一子层612顶部上以后，可以用任何一种适宜的方法，如象CVD，PVD，ALD，旋镀并继以固化和干燥步骤等方法，在绝缘层614的顶上淀积第二子层616。第二子层616能包括具有介电常数(K)值小于二氧化硅的各种材料，如列在表1和2中的材料。然而应当认识到，第二子层616能包括K值小于约4.0的任意材料。
在本实施方案中，第一子层612和第二子层616是用具有相同介电常数的材料形成的。然而，如下面要说明的那样，第一子层612和第二子层616可以用不同介电常数的材料来形成。
现在参照图6B，接着用任意一种适宜的方法，如象用光刻和腐蚀等，可以在第二子层内形成沟618。更具体地讲，所用光刻的方法可以是UV光刻法，深UV光刻法，X-射线光刻法，电子束光刻法，离子束光刻法等。如图示，绝缘层614能把第二子层616与第一子层612隔开，从而在用以形成第二子层616中的沟618的光刻和腐蚀过程中，减少第一子层612被腐蚀掉或损伤的量。另外，绝缘层614可以包括抗反射性质，该性质能减少从绝缘层614或在它之下的各层上光线或UV线的反射，而这种反射可以干扰用来在第二子层616内形成沟618的光刻和腐蚀过程。
在本例示实施方案中，在第二子层616内形成沟618以后，能够用任何一种适宜的方法，如象湿性腐蚀或干性腐蚀等，把绝缘层614从沟618的底部除去。
接着，在从沟618的底部除去绝缘层614以后，可以用任何一种适宜的方法，如用光刻和腐蚀等方法，在第一子层612中形成通孔620。更具使地讲，所用光刻方法可以是UV光刻法，深UV光刻法，X-射线光刻法，电子束光刻法，离子束光刻法等。如图示，绝缘层610能够把第一子层612和在以前形成的层600中的电介质604，线606，和阻挡层608隔离开，因而在用以在第一子层612中形成通孔620的光刻和腐蚀过程期间，能减少在以前形成的层600中的电介质材料604，线606，和阻挡层608被腐蚀掉或被损伤的量。另外，绝缘层610能够包括抗反射性质，该性质能够减少从绝缘层610和其下的任何一层光线或UV线的反射，而这种反射将干扰在第一子层612内用以形成通孔的光刻和腐蚀过程。应当认识到能够形成沟618和通孔620而不用绝缘层614。
在本例示实施方案中，在通孔620已在第一子层612内形成之后，可以用任何一种适宜的方法，像湿性腐蚀，干性腐蚀等来把绝缘层610从通孔620的底部去除。相应地，通孔620能和以前形成的层600中的线606连接。
接着，参照图6C，用任何一种适应的淀积方法，像CVD，PVD，ALD，旋涂并继以固化和干燥步骤等方法，能够把附着层622淀积在层602上。如图示，附着层622能够衬着沟618和通孔620的壁。另外，附着层622能包括在沟618和通孔620内能提供一光滑表面的一种材料，尤其如果电介质层616和612是多孔的或者如果在沟618和通孔620内腐蚀外形是粗糙的。另外，附着层622能够选择在电介质层612，616和以后形成的阻挡层624(图6E)(这在后面将叙述)之间能够增强结合的一种材料。能够提供一光滑表面并能在电介质层612、616和以后形成的阻挡层624(图6E)之间增强结合的材料的例子，包括二氧化硅，氧化钽，氧化钛，氧化钨，碳化硅等。然而应该认识到在某些应用中，例如当在电介质层612、616和阻挡层624(图6E)之间的直接附着对于特定的应用已经足够并且不会对半导体器件的性能产生有害影响下，附着层是可以省略的。
参照图6D，在附着层622淀积在层602上以后，用任何一种适宜的方法，象各向异性腐蚀等，可以把附着层622从通孔620的底部除去。如图示，各向异性腐蚀可以把附着层622从通孔620的底部除去而没有把附着层622从通孔620的壁上除去。
接着，参照图6E，在附着层622从通孔620的底部除去以后，用任何一种适宜的淀积方法，象CVD，PVD，ALD，旋涂并继以固化和干燥步骤等方法，可以把阻挡层624淀积在层602上。如图示，阻挡层也能淀积在沟618和通孔620的壁上。另外，阻挡层可以包括这样一种材料，这种材料能减少以后形成的金属层628(图6F)(这将在下面叙述)扩散或渗透进可以有多孔微结构的电介质层616和612中去的量。另外，阴档层624可以用一种导电材料来形成，这种材料能附着于电介质层616和612、附着层622和金属层628(图6F)。
如将在下面叙述的，金属层624(图6F)最好包括铜。相应地，在本实施方案中，阻挡层624可以包括能抵抗铜的扩散的材料，象钛，钽、钨、氮化钛、氮化钽、氮化钨、硅氮化钽，硅氮化钨等。然而应当认识到，在某些应用中阻挡层是可以被省略的。例如，当电介质层616和612是用能抵抗铜扩散的材料来形成，或者当铜扩散进电介质层616和612不会对半导体器件的性能产生有害影响时，阻挡层624就能被省略。
在本例示实施方案中，在阻挡层624被淀积在层602上以后，用任何一种适宜的方法，象CVD，PVD，ALD，旋涂并继以固化和干燥步骤等方法，可以把一层籽层626淀积在阻挡层624上。籽层626能够包括和以后形成的金属层628(图6F)(这将在下面叙述)相同的材料，以有利于金属层628(图6F)在阻挡层624上，如不用阻挡层则在附着层622和电介质层616和612上的淀积和接合。相应地，在本实施方案中，籽层626最好包括铜。然而应当认识到，在某些应用中，籽层626是可以被省略的。例如，当金属层628(图6F)是用象CVD，PVD，ALD，旋涂着继以固化和干燥步骤等方法淀积的，籽层626可以不是必需的。
接着，参照图6F，用任何一种适宜的方法，象电镀，非电镀，CVD，PVD，ALD，旋涂并继以固化和干燥步骤等方法，可以在层602上淀积一层金属层628。如图示，金属层628能填充沟618和通孔620，另外，金属层628可以包括各种导电材料，象铜，铝，镍，铬，锌，镉，银，金，铑，钯，铂，锡，铅，铁，铟等。另外还应当认识到，金属层628能够包括各种导电材料的任何一种合金。
在本例示实施方案中，金属层628最好包括铜，它能够用在美国专利申请序利号09/232,864中所描述的电镀装置和方法，电镀在层602上，该专利的整个内容在此引入以供参改。如上所述，在电镀过程中，如用一事先形成的籽层626(图6E)，将会有利于金属层628在阻挡层624上，或者如果没有用阻挡层624则在附着层622和电介质层616和612上的淀积和接合。另外，也如前所述，一个以前形成的阻挡层624能够减少从金属层628和相关籽层626(图6E)(如果用了的话)向电介质层616和612扩散或渗透的量。然而应当认识到，在某些应用中，金属层216能直接淀积在电介质层616和612上。
现在参照图6G，在金属层628被淀积在层602上以后，用任何一种适宜的方法，象电抛光，化学机械抛光(CMP)等方法，可以把金属层628从层602的非凹区除去。如图示，从层602的非凹区除去金属层628可以包括把金属层628从淀积在电介质层616和612上的任何中间层，象阻挡层624等上除去。另外，如图示，在本实施方案中，金属层628被从层602的非凹区除去，而在层602的凹区(也即图6E的沟618和通孔620)内保留金属层628。
在本例示实施方案中，最好用电抛光法把金属层628从层602上进行抛光。例如，参照图7，在半导体晶片100上的金属层628能够用喷嘴700进行电抛光。更具体地讲，喷嘴700能把一束电解液流704射向金属层628。该电解液流能用电极702使它带电。另外，如图示，一个能够操作在恒流或恒压模式下的电源706，对电极702和金属层628给以相反的电荷，相应地，当相对于金属层608，金属层628的电解液流704被充以正电时，金属离子将会从金属层628的和电解液流704相接触的部位除去。
在本例中，通过使半导体晶片100绕Y轴转动并使半导体晶片沿X轴平动可以使电解液流704沿着一条螺旋线射向金属层628。由于电解液流704沿着一条螺旋线704射出，金属层628能够被均匀地电抛光。也可以用另外一种方法把电解液流704射向全导层628，即保持半导体晶片100不动，而喷嘴700运动以把电解液流704射向金属层628的各个部位。又一个选择是包括半导体晶片100和喷嘴700二者的运动以把电解液流704射向金属层628的不同部位。对于电抛光更加详尽的描述，请参阅美国专利申请系列号09/497,894，题目是“在半导体器件上电抛光金属互连的方法和装置”，在2000年2月4日申请，该专利在此引入以供参考。
再参照图6G，在电抛光期间，因为电抛光对于层602只作用很小的应力，因而金属层628能够从层602上进行电抛光而不会使电介质层616和612开裂，使金属层628和电介质层616和612分隔开，或损伤电介质层616和612，金属层628或阻挡层624。
相应地，电抛光能提供超过常规去除过程的优点。具体讲，用CMP方法从层602抛光金属层628，由于CMP的应力和压力能引起电介质层616和612破裂或把它们从金属层628拉开。另外，因为电抛光能够是基本上无应力的，为了增加电介质层616和612的力学完整性而在电介质层616和612内构造附加结构就可以是不必要了。然而应当认识到，本发明也可以用带有附加结构的电介质层616和612。另外，应当认识到，在用电抛光把金属层628从层602的非凹区除去之前，可以用CMP方法或任何其他方法除去一部份金属层628。
现参照图6H，在金属层628被从层602的非凹区除去后，用任何一种适宜的方法，象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等，把阻挡层624从层602的非凹区除去。然而如前所述，在某些应用中，可以不用阻挡层624。
在阻挡层624被除去后，参照图6I，用任何一种常规的淀积方法，象CUP、PVD，ALD，旋涂并继以固化和干燥步骤等方法，可以在层602上淀积一层绝缘层630。如图示，绝缘层630能把层602从可能淀积在层602顶上的各层隔离开。另外，层630可以包括抗反射性质，该性质解减少从绝缘层630和在其下的各层的光线或UV线的反射，而这种反射能够干扰在淀积在层602上的任意一层上进行的光刻和腐蚀过程。另外，当淀积在层602上的各层上要进行光刻和腐蚀过程期间，绝缘层630能够减少在层602中被腐蚀掉或被损伤的量。相应地，在本例示实施方案中，绝缘层可以包括具有抗反射性质并能抵抗光刻和腐蚀方法的材料，例如氮化硅。
在本实施方案中为形成层602的上述过程能够被重复以在层602的顶上形成其他的层。例如，参照图6J，一个第一子层632，一个绝缘层634，一个第二子层636能够在层602的顶上形成以形成另一层638，接着在层638中能够形成沟和通孔，以分别形成能和层602中金属层相接触的线和栓塞。
在图8A-8J中，给出本发明的另一个例示实施方案。图8A-8J的实施方案在许多方面和图6A-6J的实施方案是相同的，不同之处在于，参照图8A，互连层602的电介质层包括一层第一子层800和一层第二子层802，它们有不同的介电常数(K)。在本实施方案中，如在图8A-8J中所示的，互连线(沟618)是在第二子层802内形成的，而栓塞(通孔620)是在第一子层800内形成的。
如前面所讨论的，当特征尺寸减小时，互连的密度增加，这将导致互连延迟增加。虽然把不同层的互连线连接在一起的栓塞的密度也增加，但它不象互连线的密度增加得那样快。
同样如前面所讨论的，具有比二氧化硅更低介电常数的材料能用来减小互连延迟。然而有低K值的材料也有比高K值材料低的力学完整性。
由于这种情况，在本实施方案中，第一子层800包括比第二子层802更大K值的材料。这样，第一子层800比起如果用和第二子层有相同K值或较小K值的材料来形成能有更高的力学完整性和导热性。以这个方式，半导体晶片的整体的力学完整性和导热性，以及因而在半导体晶片上能够形成层的数目，就能够增加。
在本实施方案中，第一子层800能包括具有低介电常数的材料，而第二子层802能包括具有超低介电常数的材料。例如，第一子层800能包括介电常数大于约2.5并小于约4.0的材料，如象在表1中列出的这些材料。第二子层802能包括介电常数在约1.1和约2.5之间的材料，最好约1.8，如象在表2中列出的那些材料。
在一个供选择的实施方案中，第一子层800能包括二氧化硅而第二子层能包括具有介电常数小于二氧化硅的材料。例如，第二子层802能包括在表1和2中列出的介电常数小于二氧化硅的任何一种材料。然而应当认识到，根据具体的应用第一子层和第二子层能包括各种材料。
如前所述，在实施方案中形成层602的上述过程能重复进行以在层602的顶上形成附加的层。例如，参照图8J，一层第一子层804，绝缘层634，和一层第二子层806能够在层603的顶上形成以形成另一层638。接着在层638内形成沟和通孔，以分别形成和层602内的金属层628相接触的线和栓塞。
在图9A-9H中，给出本发明的另一个例示实施方案。图9A-9H的实施方案在许多方面和图8A-8J中的实施方案是相同的，不同之处在于，参照图8C和9C，附着层622被省略了。如前所述，在某些应用中附着层是能被省略的，如象当在电介层(也即第一子层800或第二子层802)和阻挡层之间的直接附着对于具体应用已是足够以及不会有害地影响半导体器件的性能时。
在以下的叙述和相关的图中，将叙述如示出的各种可供选择的实施案。然而应当认识到，这些可供选择的实施方案并不用来企图给出能够对本发明做的全部的各种修改。而是提供这些可供选择的实施方案来给出，在不偏离本发明的精神和/或范围的前提下可能作的许多修改中的仅仅几个。
在图10A-10J给出本发明的一个可供选择的实施方案。图10A-10J的实施方案在许多方面和图6A-6J的实施方案是一样的，不同之处在于，参照图10A，在第二子层616顶上淀积了保护层1000，这可以用任何一种适宜的方法，象PVD，CVD，ALD，旋涂并继以固化和干燥步骤等方法。同样，参照图10J，在电介质层636的顶部可以淀积一层保护层1002。
现参照图10G和10H，保护层可以把阻挡层624和第二子层616隔离开，因而能保护第二子层616，使它在用任何一种适应的方法，象湿性腐浊，干性化学腐蚀，干性等离子腐蚀等，来除去阻挡层624时，不受象磨损或侵蚀这样的损伤。另外，参照图10H-10J，在除去阻挡层624以后的各个步骤中，保护层1000能够保留在第二子层616的非凹区上。相应地，保护层1000能包括这样一种材料，它能抵抗在像湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等过程中可能会引起的损伤，象碳化硅，金刚石膜，二氧化硅等。
在图11A-11J，给出本发明的另一个可供选择的实施方案。图11A-11J的实施方案在许多方面和图8A-8J的实施方案是一样的，不同之处在于，参照图11A，在第二子层802的顶上淀积了保护层1000，这可以用任何一种适宜的方法，象PVD，CVD，ALD，旋涂并继以固化和干燥步骤等方法。同样，参照图11J，在第二子层806的顶上可以淀积保护层1002。
现参照图11G和11H，保护层1000能够把阻挡层624和第二子层802隔离开，因而能保护第二子层，使它在用任何一种适宜的方法，象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等来除去阻挡层624时，不受象磨损或侵蚀这样的损伤。另外，参照图11H-11J，在除去阻挡层624以后的各个步骤中，保护层能够保留在第二子层802的非凹区上。相应地，保护层1000能够包括这样一种材料，它能抵抗在象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等过程中可能会引起的损伤，象碳化硅，金刚石膜，二氧化硅等。
在图12A-12H中，给出本发明的又一个可供选择的实施方案。图12A-12H的实施方案和图9A-9H的实施方案是一样的，不同之处在于，参照图12A，在第二子层802的顶上淀积了一层保护层1000，这可以用任何一种适宜的方法，像PVD，CVD，ALD，旋涂并继以固化和干燥步骤等方法。同样，参照图12H，在第二子层806的顶上可以淀积保护层1002。
现参照图12E和12F，保护层1000可以把阻挡层624和第二子层802隔离开，因而能保护第二子层，使它在用适宜的方法，象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等，来除去阻挡层624时，不受象磨损成侵蚀这样的损伤。另外，参照图12F-12H，在除去阻挡层624以后的各个步骤中，保护层1000能够保留在第二子层802的非凹区上。相应地，保护层1000能包括这样一种材料，它能低抗在象湿性腐蚀，干性化学腐蚀，干性等离子体腐蚀等述程中可能会引起的损伤，象碳化硅，金刚石膜，二氧化硅等。
虽然已经参照某些实施方案，例子和应用对本发明作了叙述，但对于本领域的技术人员，在不偏离本发明的情况下可以作各种修改和变化是明显的。

Claims (34)

1.形成半导体晶片的一个层的一种方法，包含：
淀积一电介质层，其中该电介质层包括具有低介电常数的材料；
在电介质层内形成凹区和非凹区；
在电介质层上淀积一金属层以填充凹区并覆盖非凹区；以及
对金属层进行电抛光，以除去覆盖在非凹区上的金属层同时保留在凹区内的金属层。
2.权利要求1的方法，其中金属层离散地从晶片的各部分除去而没有给以侧向应力。
3.权利要求1的方法，其中淀积电介质层包括：
淀积一层第一子层；以及
在第一子层上淀积一第二子层，其中第二子层由介电常数小于第一子层的材料形成。
4.权利要求3的方法，其中形成凹区包括：
在第二子层中形成用于互连线的沟；以及
在第一子层中形成用于栓塞的通孔。
5.权利要求3的方法，还包含：
淀积第二子层以前在第一子层上淀积一绝缘层。
6.权利要求3的方法，其中第一子层包括二氧化硅，而第二子层包括具有介电常数小于二氧化硅介电常数的材料。
7.权利要求3的方法，其中第一子层包括具有低介电常数的材料，而第二子层包括具有超低介电常数的材料。
8.权利要求3的方法，其中第一子层的材料具有大于约2.5并小于约4.0的介电常数。
9.权利要求3的方法，其中第二子层的材料具有约1.1到约2.5之间的介电常数。
10.权利要求3的方法，其中第二子层的材料有约1.8的介电常数。
11.权利要求1的方法，进一步包含：
在电介质层和金属层之间淀积一阻挡层。
12.权利要求11的方法，其中金属层包括铜。
13.权利要求11的方法，还包含：
在电抛光金属层以后，把阻挡层从非凹区除去。
14.权利要求1的方法，还包含：
在电介质层和金属层之间淀积一附着层。
15.权利要求1的方法，还包含：
在电抛光金属层之前用化学机械抛光除去一部分金属层。
16.在半导体晶片上形成一个层的方法，包含：
淀积一层介电常数小于二氧化硅介电常数的电介质层；
在电介质内形成凹区和非凹区；
淀积一金属层以填充凹区和覆盖非凹区；
电抛光金属层以除去覆盖在非凹区上的金属层而没有对金属层给以侧向应力。
17.权利要求16的方法，其中形成凹区包括；
在电介质层内形成用于互连线的沟；以及
在电介质层内形成用于栓塞的通孔。
18.权利要求17的方法，其中淀积电介质层包括：
淀积一第一子层，其中为互连线用的沟只在第一子层中形成；以及
淀积一具有介电常数小于第一子层的第二子层，其中为栓塞用的通孔在第二子层内形成。
19.权利要求18的方法，其中第一子层包括二氧化硅，而第二子层包括具有介电常数小于二氧化硅的介电常数的材料。
20.权利要求18的方法，其中第一子层包括具有低介电常数的材料，而第二子层包括具有超低介电常数的材料。
21.权利要求16的方法，进一步包含：
在电介质层和金属层之间淀积一阻挡层。
22.权利要求21的方法，进一步包含：
在电介质层和金属层之间隔淀积一附着层。
23.权利要求19的方法，进一步包含：
在电抛光金属层以后，把阻挡层从非凹区除去。
24.权利要求16的方法，进一步包含：
在电抛光金属层以前，用化学机械抛光除去一部分金属层。
25.一种半导体晶片的层，包含：
具有凹区和非凹区的一电介质层，其中电介质层包括：
第一子层，以及
具有介电常数小于第一子层的第二子层，以及
在电介质层的凹区内淀积的一金属层。
26.权利要求25的半导体晶片层，进一步包含：
在第一子层内形成的线；以及
在第二子层内形成的栓塞。
27.权利要求25的半导体晶片层，其中第一子层包括二氧化硅，而第二子层包括具有介电常数比二氧化硅还低的材料。
28.权利要求25的半导体晶片层，其中第一子层包括具有低介电常数的材料，而第二子层包括具有超低介电常数的材料。
29.权利要求25的半导体晶片层，其中第一子层包括具有大于约2.5而小于约4.0的介电常数的材料。
30.权利要求29的半导体晶片层，其中第二子层包括具有约1.1到约2.5之间的介电常数的材料。
31.权利要求29的半导体晶片层，其中第二子层包括具有约2.5的介电常数的材料
32.权利要求25的半导体晶片层，进一步包含：
安置在电介质层和金属层之间的一阻挡层。
33.权利要求32的半导体晶片层，其中金属层包括铜。
34.权利要求25的半导体晶片层，进一步包含：
安置在电介质层和金属层之间的一附着层。
CNA018158625A 2000-09-18 2001-09-18 把金属和超低k值电介质集成 Pending CN1732561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23358700P 2000-09-18 2000-09-18
US60/233,587 2000-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101491029A Division CN101577247B (zh) 2000-09-18 2001-09-18 把金属和超低k值电介质集成

Publications (1)

Publication Number Publication Date
CN1732561A true CN1732561A (zh) 2006-02-08

Family

ID=22877855

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101491029A Expired - Fee Related CN101577247B (zh) 2000-09-18 2001-09-18 把金属和超低k值电介质集成
CNA018158625A Pending CN1732561A (zh) 2000-09-18 2001-09-18 把金属和超低k值电介质集成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101491029A Expired - Fee Related CN101577247B (zh) 2000-09-18 2001-09-18 把金属和超低k值电介质集成

Country Status (10)

Country Link
US (1) US7119008B2 (zh)
EP (1) EP1325516A4 (zh)
JP (1) JP2004509467A (zh)
KR (1) KR101031682B1 (zh)
CN (2) CN101577247B (zh)
AU (1) AU2001292762A1 (zh)
CA (1) CA2421799A1 (zh)
IL (1) IL154869A0 (zh)
TW (1) TW518707B (zh)
WO (1) WO2002023616A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332427A (zh) * 2011-10-13 2012-01-25 上海华力微电子有限公司 第一层铜互连的制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6299741B1 (en) 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6537144B1 (en) 2000-02-17 2003-03-25 Applied Materials, Inc. Method and apparatus for enhanced CMP using metals having reductive properties
US6848970B2 (en) 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US7066800B2 (en) 2000-02-17 2006-06-27 Applied Materials Inc. Conductive polishing article for electrochemical mechanical polishing
US6811680B2 (en) 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US6951599B2 (en) 2002-01-22 2005-10-04 Applied Materials, Inc. Electropolishing of metallic interconnects
AU2003230847A1 (en) 2002-04-09 2003-10-27 Rensselaer Polytechnic Institute Electrochemical planarization of metal feature surfaces
TWI278962B (en) 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
JP2006128722A (ja) * 2002-04-12 2006-05-18 Renesas Technology Corp 半導体装置
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US7842169B2 (en) 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
US7382012B2 (en) * 2006-02-24 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
CN103692293B (zh) * 2012-09-27 2018-01-16 盛美半导体设备（上海）有限公司 无应力抛光装置及抛光方法
US10181443B2 (en) * 2013-02-04 2019-01-15 Taiwan Semiconductor Manufacturing Company Limited Support structure for barrier layer of semiconductor device
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
KR20230171483A (ko) 2016-09-30 2023-12-20 후지필름 가부시키가이샤 반도체 칩의 제조 방법 및 패턴 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3116897B2 (ja) * 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
US6284050B1 (en) 1998-05-18 2001-09-04 Novellus Systems, Inc. UV exposure for improving properties and adhesion of dielectric polymer films formed by chemical vapor deposition
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
KR20010033089A (ko) 1998-10-14 2001-04-25 패러데이 테크놀로지, 인크. 피변조 전계를 이용한 작은 홈 내의 금속 전착
US6259160B1 (en) * 1999-04-21 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method of encapsulated copper (Cu) Interconnect formation
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
US6736952B2 (en) * 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
US6790336B2 (en) * 2002-06-19 2004-09-14 Intel Corporation Method of fabricating damascene structures in mechanically weak interlayer dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332427A (zh) * 2011-10-13 2012-01-25 上海华力微电子有限公司 第一层铜互连的制作方法

Also Published As

Publication number Publication date
IL154869A0 (en) 2003-10-31
US20040266130A1 (en) 2004-12-30
WO2002023616A8 (en) 2002-07-11
KR101031682B1 (ko) 2011-04-29
CN101577247A (zh) 2009-11-11
KR20030040468A (ko) 2003-05-22
CA2421799A1 (en) 2002-03-21
EP1325516A4 (en) 2007-06-06
US7119008B2 (en) 2006-10-10
WO2002023616A1 (en) 2002-03-21
TW518707B (en) 2003-01-21
EP1325516A2 (en) 2003-07-09
JP2004509467A (ja) 2004-03-25
CN101577247B (zh) 2011-12-14
AU2001292762A1 (en) 2002-03-26

Similar Documents

Publication Publication Date Title
CN1732561A (zh) 把金属和超低k值电介质集成
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
CN1663036A (zh) 电抛光具有带虚设结构的沟槽或者通路的晶片上的金属层
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1685086A (zh) 电抛光和电镀方法
CN1722425A (zh) 半导体结构
CN100343975C (zh) 半导体装置的制造方法
CN1049069C (zh) 半导体器件中多层互连的形成方法
CN1855423A (zh) 用于制造具有金属线的半导体器件的方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1261997C (zh) 微电子工艺和结构
CN1790666A (zh) 半导体装置及内连线的制造方法
CN1543668A (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
CN1196575A (zh) 利用化学机械抛光工艺的半导体器件制造方法
US20070023912A1 (en) Integrating metal with ultra low-k-dielectrics
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1507014A (zh) 研磨方法及半导体装置的制造方法
US6863796B2 (en) Method for reducing cu surface defects following cu ECP
US20100120242A1 (en) Method to prevent localized electrical open cu leads in vlsi cu interconnects
CN1207773C (zh) 布线结构的形成方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
US20070151859A1 (en) Method of forming copper interconnections in semiconductor devices
CN1595636A (zh) 形成金属镶嵌结构的方法
CN1220258C (zh) 布线结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication