CN1220258C - 布线结构的形成方法 - Google Patents

布线结构的形成方法 Download PDF

Info

Publication number
CN1220258C
CN1220258C CNB021569908A CN02156990A CN1220258C CN 1220258 C CN1220258 C CN 1220258C CN B021569908 A CNB021569908 A CN B021569908A CN 02156990 A CN02156990 A CN 02156990A CN 1220258 C CN1220258 C CN 1220258C
Authority
CN
China
Prior art keywords
grinding
film
grinding step
groove
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021569908A
Other languages
English (en)
Other versions
CN1428842A (zh
Inventor
吉田英朗
上田哲也
滨中雅司
原田刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pannovasemec Co ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1428842A publication Critical patent/CN1428842A/zh
Application granted granted Critical
Publication of CN1220258C publication Critical patent/CN1220258C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明为一种布线结构的形成方法，在形成在基板(100)上的FSG膜(109)及ARL膜(110)上形成多个布线用沟槽(111)，然后，在ARL膜(110)上依次堆积能够将各布线用沟槽(111)完全掩埋的屏障金属膜(氮化钽膜(112))与布线用导电膜(铜膜(113)及(114))。其后，在通过研磨除去了各布线用沟槽(111)外侧的铜膜(113)及(114)之后，再通过研磨，除去各布线用沟槽(111)外侧的氮化钽膜(112)。之后，在除去了在研磨时基板(100)上粘附的异物之后，对ARL膜(110)的表面进行研磨。从而可防止在绝缘膜以及绝缘膜上的ARL膜中埋入的布线之间的短路。

Description

布线结构的形成方法
技术领域
本发明是涉及半导体装置中的布线结构的形成方法。
背景技术
作为历来的布线结构的形成方法，可以使用例如专利文献1中所记载的方法。关于这种历来的布线结构的形成方法，以在绝缘膜上形成的孔中形成插销为例，结合图面加以说明。
图9(a)～(c)是表示历来的布线结构的形成方法各工序的剖面图。
首先，如图9(a)所示，在硅被研磨面11上堆积了作为绝缘膜的厚度为1μm左右的硅氧化膜12后，使用平版印刷法或干式侵蚀法，在硅氧化膜12所定的区域形成贯通该氧化膜的、直径为0.8μm左右的孔13。
接着，采用PVD(物理气相沉积，physical vapor deposition)法，在包含孔13的硅氧化膜12上，全面、依次地堆积厚度为30nm的下层导电膜钛膜14，以及厚度为100nm的中间层导电膜氮化钛膜15。其后，采用CVD(化学气相沉积，chamical vapor deposition)法，在氮化钛膜15上，全面堆积厚度为1μm的上层导电膜钨膜16。这样，堆积了三层导电膜。这里，钛膜14与氮化钛膜15是屏障金属膜。
接着，如图9(b)所示，由使用一种研磨剂的化学机械研磨(CMP)法，将在孔13外侧区域堆积的钨膜16及氮化钛膜15除去。由此，使孔13外侧区域堆积的钛膜14完全露出。
接下来，如图9(c)所示，由使用另一种研磨剂的化学机械研磨法，将在孔13外侧区域堆积的钛膜14除去。由此，使孔13内形成由钨构成的插销17，同时，硅氧化膜12露出。
以上，以钨插销的形成为例做了说明，但采用同样的方法，例如也可以在绝缘膜上形成的沟槽内形成铜布线。
而且，由于随着布线模式的微细化，布线与布线之间的间隔变得更小，因此在形成沟槽或通过孔的平版印刷法中，使用防止反射膜(以下称ARL膜，Anti reflection layer)。
[专利文献1]
特开平10-214834号公报
发明内容
然而，在所述历来的布线结构的形成方法中使用ARL膜的情况下，存在有相邻布线之间发生短路的问题。
鉴于上述问题，本发明的目的在于，提供一种布线结构的形成方法，能够防止绝缘膜及其上面的ARL膜中埋入的布线之间的短路。
为了达到上述目的，本专利的发明者对所述历来的布线结构的形成方法中布线与布线之间发生短路的原因进行了研究，得到如下结果。
也就是说，在历来的布线结构的形成方法中，在对屏障金属膜(钛膜14或氮化钛膜15)进行研磨时，屏障金属膜会发生局部剥离而形成异物。由于该异物很硬，在布线之间存在的绝缘膜(硅氧化膜12)上形成由比该绝缘膜脆弱的材料所构成的ARL膜的情况下，ARL膜的表面会发生微小的裂纹。在这种裂纹能够从一根布线延伸到与其相邻的另一根布线的情况下，当裂纹中填充入金属(钛膜14、氮化钛膜15、或钨膜16的一部分)时，布线之间就发生短路。
而且，由于随着布线结构的微细化，布线与布线之间的距离变小，所述裂纹就容易跨越布线之间，所以该裂纹中所埋入的金属就更容易形成布线与布线之间的架桥结构。即布线之间更容易发生短路。
图10是表示在布线之间的ARL膜上生成的裂纹中埋入了金属的模样的平面图。如图10所示，在ARL膜21上埋入了多根相互平行延伸的铜布线22。在铜布线22与铜布线22之间的ARL膜21上，形成了跨越布线之间的裂纹23。在形成铜布线时，在该裂纹23内埋入了铜。其结果是，发生铜布线22与铜布线22之间的短路。
本发明的基于以上见解所提出的。具体说来，本发明的布线结构的形成方法包括以下工序：在形成在被研磨面上的绝缘膜上形成防止反射膜后，在防止反射膜及绝缘膜上形成第1沟槽及与第1沟槽相邻的第2沟槽的沟槽形成工序；在防止反射膜上依次堆积屏障金属膜与布线用导电膜，使其完全掩埋第1沟槽与第2沟槽的膜堆积工序；通过研磨，除去第1沟槽外侧及第2沟槽外侧的所述布线用导电膜的第1研磨工序；在第1研磨工序之后，通过研磨，除去第1沟槽外侧及第2沟槽外侧的屏障金属膜的第2研磨工序；在第2研磨工序中，将被研磨面上粘附的异物除去的异物除去工序；以及在所述异物除去工序之后，用屏障金属膜研磨用浆料对防止反射膜的表面进行研磨的第3研磨工序。
根据本发明的布线结构的形成方法，在绝缘膜及其上面的防止反射膜上设置的沟槽中依次埋入屏障金属膜与布线用导电膜之后，将沟槽外侧的屏障金属膜及布线用导电膜研磨除去。其后，在将研磨时被研磨面上粘附的异物除去之后，对防止反射膜的表面进行研磨。因此，在对屏障金属膜研磨时，在沟槽之间(即布线之间)存在的防止反射膜的表面上发生了微小裂纹，且在该裂纹中填充了金属的情况下，能够得到以下的效果。即，由于在除去了对屏障金属膜研磨时粘附的异物之后，对防止反射膜的表面进行了最终研磨，所以能够防止异物对防止反射膜的表面造成新的损伤，同时还能够除去裂纹中所填充的金属。因此能够避免由于裂纹中填充的金属所造成的布线与布线之间的架桥现象，降低布线之间发生短路的频率，所以能够形成高性能的布线。
在本发明的布线结构的形成方法中，理想的是，在第2研磨工序与第3研磨工序之间，设置除去在第2研磨工序中所使用的研磨垫上的附着异物的工序。
这样，即使是在第3研磨工序中仍然使用第2研磨工序(屏障金属膜的研磨工序)中使用的研磨垫，也能够确实防止反射膜表面的损伤。在这种情况下，如果在除去研磨垫上的附着异物的工序中包括清洗研磨垫的工序，则可进一步防止反射膜表面受到损伤。在除去研磨垫上的附着异物的工序中如果包括使用磨石磨刷研磨垫的表面的工序，则也可以达到同样的效果。
在本发明的布线结构的形成方法中，理想的是，在第2研磨工序及第3研磨工序中使用同一研磨装置及研磨垫。
这样可提高布线形成的作业效率。
在本发明的布线结构的形成方法中，理想的是，在第3研磨工序中，将被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别与第2研磨工序中相应的压力及旋转速度相同。
这样，由于在从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够使布线形成的操作性提高，由此能够防止工艺的生产能力下降。此时，当第3研磨工序的研磨时间比第2研磨工序短时，能够避免防止反射膜的表面被削去过多。而且，如果在第3研磨工序中所述压力以所述旋转速度分别比第1研磨工序中的要小，就能够更确实地避免防止反射膜的表面被削去过多。
在本发明的布线结构的形成方法中，希望在第3研磨工序中所使用的研磨剂与第2研磨工序中所使用的研磨剂相同。
这样，由于在第3研磨工序中，沟槽内所埋入的布线用导电膜不会被大量研磨掉，所以能够防止布线电阻的增大。
在本发明的布线结构的形成方法中，第3研磨工序也可以包括研磨条件不同的2个阶段的研磨工序。在这种情况下，理想的是使在2个阶段的研磨工序中的一个阶段中所使用的研磨剂与在第2研磨工序中的相同，在所述2个阶段的研磨工序中的另一个阶段中所使用的研磨剂与所述第1研磨工序中的相同。这样，可提高布线形成的成品率。
在本发明的布线结构的形成方法中，希望异物除去工序包括使用纯水、有机酸、有机碱，对被研磨面进行清洗的工序。
这样，能够确实除去被研磨面上所粘附的异物。
在本发明的布线结构的形成方法中，第1沟槽与所述第2沟槽之间的间隔为0.25μm以下时，与历来技术相比，上述本发明的效果则更为明显。
在本发明的布线结构的形成方法中，第1沟槽与第2沟槽可以相互平行配置。
在本发明的布线结构的形成方法中，第1沟槽与第2沟槽中布线的形成可以采用双重镶嵌法而进行。
在本发明的布线结构的形成方法中，希望所述防止反射膜由含硅的材料所构成。
这样，在沟槽形成的平版印刷法工序中，能够确实提高图案的形成精度。
在本发明的布线结构的形成方法中，希望布线用导电膜为铜膜，屏障金属膜为钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜。
这样，就能够形成低电阻的布线。而且，在这种情况下，第1沟槽或第2布线用所形成的沟槽中形成的布线还可以与在该布线下侧所形成的插销相电气连接。
附图说明
图1(a)～(c)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图2(a)及(b)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图3(a)及(b)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图4是表示本发明第1实施例中的布线结构形成方法一个工序的剖面图。
图5是本发明第1或第2实施例中布线结构形成方法中所使用的CMP装置的概略结构图。
图6(a)是由本发明第1实施例中布线结构形成方法所形成的铜布线与铜布线之间发生的短路频率与历来技术的情况比较的结果；(b)是由本发明第1实施例中布线结构形成方法所形成的布线结构中布线与铜布线之间的间距离及布线宽度的模式图。
图7(a)～(c)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
图8(a)及(b)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
图9(a)～(c)是表示历来的布线结构形成方法各工序的剖面图。
图10是为了说明历来的布线结构形成方法中存在的问题的图。
符号说明：
100-基板，101-第1硅氧化膜，102-下层布线，103-第2硅氧化膜，104-通过孔，105-钛膜，106-氮化钛膜，107-钨膜，108-插销，109-FSG膜，110-ARL膜，111-布线用沟槽，112-氮化钽膜，113-第1铜膜，114-第2铜膜，115-铜布线(上层布线)，116-裂纹中埋入的金属，151-晶片，152-固定器，153-研磨垫，154-研磨定盘，155-浆料，156-浆料供给管，200-基板，201-第1硅氧化膜，202-下层布线，203-第2硅氧化膜，204-ARL膜，205-通过孔，206-保护膜图案，207-布线用沟槽，208-氮化钽膜，209-铜膜，210-铜布线(上层布线)。
具体实施方式
下面参照图面对本发明第1实施例中的布线结构的形成方法加以说明。
图1(a)～(c)、图2(a)及(b)、图3(a)及(b)以及图4是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
首先，如图1(a)所示，例如在由硅构成的基板100上形成第1硅氧化膜101后，在第1硅氧化膜101上，例如形成由钨膜所构成的下层布线102。其后，在包含有下层布线102的第1硅氧化膜101上，例如由CVD法堆积第2硅氧化膜103。
接着，如图1(b)所示，使用平版印刷法或干式侵蚀法，在下层布线103中，形成达到下层布线102的通过孔104。
接着，如图1(c)所示，例如使用PVD或CVD法，在下层布线103上依次堆积钛膜105及氮化钛膜106，将通过孔104掩埋至途中。其后，例如使用CVD法，在氮化钛膜106上形成钨膜107，将通过孔104全部掩埋。这里，钛膜105及氮化钛膜106是屏障金属。
接着，如图2(a)所示，例如使用CMP法，将通过孔104外侧区域所堆积的钛膜105、氮化钛膜106、以及钨膜107除去。由此，下层布线103中的通过孔104，就能够确实受到屏障金属的保护，且能够形成由钨而构成的插销108。
接着，如图2(b)所示，例如使用CVD法，在下层布线103上依次堆积添加氟的硅氧化膜(以下称FSG膜)109及ARL膜110。这里，ARL膜110，例如可以具有上层的SiON膜与下层SiO2膜的双层结构，同时在后续的平版印刷法工序中有提高爆光分辨率的功能。其后，使用平版印刷法或干式侵蚀法，在ARL膜110及FSG膜109(以及第2硅氧化膜103的表面部)中，形成多个布线用沟槽(trench)111。这里，多个布线用沟槽111包括到达插销108的布线用沟槽。而且，各布线用沟槽111，例如可以相互平行配置，布线用沟槽111与布线用沟槽111之间的间隔为0.25μm左右。
接着，如图3(a)所示，例如使用PVD法，在ARL膜110上依次堆积氮化钽膜112及第1铜膜113，将布线用沟槽111掩埋至途中。这里，第1铜膜113在后续的电镀工序中具有作为遮蔽的功能，而且，氮化钽膜112具有屏障的功能。接下来，例如使用电镀法，在第1铜膜113上堆积第2铜膜114，将布线用沟槽111完全掩埋。
接着，如图3(b)所示，例如由使用铜研磨剂(浆)的CMP法，将布线用沟槽111外侧区域堆积的第1铜膜113及第2铜膜114除去(第1研磨工序)。由此，使各布线用沟槽111外侧的氮化钽膜112露出。接下来，由使用屏障金属研磨浆的CMP法，将布线用沟槽111外侧区域堆积的氮化钽膜112除去(第2研磨工序)。由此，在各布线用沟槽111内，与FSG膜109之间形成具有屏障层的铜布线(上层布线)115，同时，使ARL膜110的表面露出。这里，铜布线115与其下侧形成的插销108构成电接触。
这里，对第1与第2研磨工序加以详细说明。在本实施例中，第1与第2研磨工序是使用同一CMP装置进行。
图5是第1与第2研磨工序中使用的CMP装置的概略图。
如图5所示，被研磨基板(基板100)晶片151，被保持在设置得可以旋转且上下移动的固定器152上。而且，对晶片151进行研磨的研磨垫153安装在能够进行旋转运动的研磨定盘154的表面。浆料155由浆料供给管156滴在研磨垫153上。在这种状态下，在使研磨定盘154与研磨垫153旋转的同时，使固定器152一边旋转一边下降，这样，使保持在固定器152上的晶片151与研磨垫153相互磨擦，对晶片151的表面进行研磨。
还有，在本实施例中，在从第1研磨工序向第2研磨工序移动时，变更研磨浆料等研磨条件。具体说来，在第2研磨工序中，将晶片151压向研磨垫153的压力及研磨垫153的旋转速度要比第1研磨工序中相应的压力及旋转速度小。这里，在本说明书中，晶片151与固定器152共同旋转的情况下，研磨垫153的旋转速度是指研磨垫153对晶片151的相对速度。
然而，在以上说明的使用CMP法的第2研磨工序结束时，如图3(b)所示，铜布线(上层布线)114之间的ARL膜110的表面生成的裂纹中会埋入铜等金属116。这里，裂纹中埋入的金属116在铜布线115与铜布线115之间形成类似架桥结构的情况下，就会发生铜布线115与铜布线115之间的短路。
因此，在本实施例中，为了使构成铜布线115的铜膜的减少控制在最小限度，同时降低铜布线115与铜布线115之间发生短路的频率，采用以下说明的方法，将裂纹中埋入的金属116除去。
首先，在第2研磨工序结束后，将基板100(晶片151)从CMP装置取出，将基板100的表面洗净。这样，在第1研磨工序或第2研磨工序中所发生的削屑(异物)就能够从基板100的表面洗去。基板100的清洗，例如可以使用纯水、有机酸溶液、或有机碱溶液。这里，除去作为异物的削屑是很重要的。也就是说，在基板100上残留有削屑的状态下，在对ARL膜110的表面的裂纹中埋入的金属116进行除去时，这些削屑就有可能对ARL膜110或铜布线115造成新的损伤。具体说来，即使是能够对最初裂纹中埋入的金属116进行除去，还可能发生铜布线115的损伤(即构成铜布线115的铜膜变薄)，或者是在ARL膜110上又产生新的裂纹，在该裂纹中又埋入了金属。
在本实施例中，对所述基板100(晶片151)的清洗工序(除去异物的工序)，是将基板100由CMP装置移向清洗装置而进行的。此时，在对基板100清洗期间，理想的是，采用别的方法除去研磨垫153上所粘附的削屑(异物)。其理由与所述基板100的清洗的情况相同。即，通过除去研磨垫153上残存的削屑，在继续使用研磨垫153对基板100上的ARL膜110表面的裂纹中埋入的金属116进行除去时，能够确实防止ARL膜110表面产生新的损伤。这里，例如可以通过在CMP装置中，一边使研磨垫153旋转，一边取代浆料而供给纯水，对研磨垫153进行清洗，来除去研磨垫153上残存的削屑。或者，也可以通过使用磨石磨刷研磨垫153的表面来除去削屑。这样，就能够确实除去研磨垫153表面所粘附的异物。
接着，在异物除去工序之后，为了除去ARL膜110表面微小裂纹中埋入的金属116，由CMP法，对ARL膜110的表面进行研磨(第3研磨工序)。这样，如图4所示，就能够将成为布线间短路原因的裂纹中的金属116与裂纹同时除去。
还有，在本实施例中，使用与第1研磨工序及第2研磨工序同一的CMP装置而进行第3研磨工序(参照图5)。除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序(即对氮化钽膜112(屏障金属膜)的研磨)的研磨条件相同。具体地讲，在第3研磨工序中，将晶片151压向研磨垫153的压力及研磨垫153的旋转速度与第2研磨工序中相应的压力及旋转速度相同。即，在第3研磨工序中，所述压力及旋转速度都分别比第1研磨工序(铜膜113及114的研磨工序)中相应的压力及旋转速度要小。而且，第3研磨工序中所使用的浆料，与第2研磨工序中的相同，即屏障层(TaN)研磨的浆料。另一方面，第3研磨工序的研磨时间，设置得比第2研磨工序中屏障金属膜的研磨时间要短(例如20秒左右)。其理由是，由于第3研磨工序的目的是将在脆弱的ARL膜110中所埋入的无用的金属116除去，而对于ARL膜110以外的膜，例如构成铜布线115的铜膜，则应该将其膜的减少抑制到最小的限度。而且，由于除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序的研磨条件相同，所以对ARL膜110进行适当的研磨，就能够将ARL膜110的表面所埋入的金属116除去。还有，由于第3研磨工序的研磨条件(将基板压向研磨垫的压力、研磨垫的旋转速度、浆料、研磨时间等)是对铜不易研磨的条件，所以第3研磨工序不会对构成铜布线115的铜膜进行大的研磨。
由以上的说明，根据第1实施例，在基板100上的FSG膜109及其上的ARL膜110上设置的布线用沟槽111中，依次埋入屏障金属膜(氮化钽膜112)与布线用导电膜(铜膜113及114)之后，将布线用沟槽111外侧的布线用导电膜及屏障金属膜研磨除去。其后，在将研磨时基板100上粘附的异物(削屑)除去之后，对ARL膜110的表面进行研磨。因此，在对屏障金属膜研磨时，在布线用沟槽111之间(即布线115之间)存在的ARL膜110的表面上发生了微小裂纹，且在该裂纹中填充了金属116的情况下，能够得到以下的效果。即，由于在除去了对屏障金属膜研磨时基板100上粘附的异物之后，对ARL膜110的表面进行了最终研磨，所以能够防止异物对ARL膜110的表面造成新的损伤，同时还能够除去裂纹中所填充的金属116。因此能够避免由于裂纹中填充的金属116所造成的布线114间的架桥现象，所以能够形成降低布线之间发生短路的布线结构，即高性能的布线。
图6(a)是由本实施例中布线结构形成方法所形成的铜布线与铜布线之间发生的短路频率与历来技术的情况比较的结果。还有，图6(b)是由本实施例中布线结构形成方法所形成的布线结构中布线间距离及布线宽度的模式图。这里，图6(a)的纵坐标是单位面积(1cm2)的缺陷数(成为发生短路原因的绝缘膜表面的裂纹伤数)。而且，如图6(b)所示，由本实施例的布线结构的形成方法在FSG膜109及ARL膜110中所形成的铜布线115与铜布线115之间的距离为0.25μm，铜布线115的宽度也是0.25μm。如图6(a)所示，在本实施例中，由于在对屏障金属膜(氮化钽膜112)研磨后，依次进行了对基板100的表面清洗与对ARL膜110的表面研磨，使成为发生短路原因的缺陷数降低到历来技术情况的1/50，即单位面积的缺陷数由10降低到0.2左右。即，在本实施例中的缺陷数，即使是在实用上留有充分的余量，也可以使缺陷数大大降低到0.5。
在历来的技术中，随着相互邻接的布线与布线之间的距离减小，特别是当布线间的距离为0.25μm以下时，会显著发生布线间短路的问题。与此相比，根据本实施例，在布线间的距离为0.25μm以下的情况下，更能够显著地得到防止布线间短路的效果。
而且，根据第1实施例，第3研磨工序(ARL膜110的研磨工序)中将基板100压向研磨垫153的压力及研磨垫153的旋转速度分别与第2研磨工序(氮化钽膜112的研磨工序)中相应的压力及旋转速度相同。换言之，第3研磨工序中的研磨条件，除了研磨时间之外，都与第2研磨工序相同。这样，由于从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够提高布线形成的操作性，由此能够防止工艺的生产能力下降。而且，由于第3研磨工序的研磨时间比第2研磨工序要短，所以能够防止ARL膜110的表面被削去过多。此时，如果在第3研磨工序中所述压力以所述旋转速度分别比第1研磨工序(铜膜113及114的研磨工序)中的要小，就能够更确实地防止ARL膜110的表面被削去过多。
(第2实施例)
以下参照图面对本发明第2实施例中的布线结构的形成方法加以说明。第2实施例与第1实施例的不同点在于，铜布线的形成是采用双重镶嵌法而进行的。
图7(a)～(c)及图8(a)、(b)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
首先，如图7(a)所示，例如在由硅构成的基板200上形成第1硅氧化膜201后，在第1硅氧化膜201上，例如形成有钨膜所构成的下层布线202。其后，在包含有下层布线202上的第1硅氧化膜201上，例如由CVD法依次堆积第2硅氧化膜203与ARL膜204。这里，ARL膜204，例如可以具有上层的SiON膜与下层SiO2膜的二层结构，同时在后续的平版印刷法工序中有提高爆光分辨率的功能。其后，使用平版印刷法或干式侵蚀法，在ARL膜204及第2硅氧化膜203上，形成达到下层布线202的通过孔205。
接着，如图7(b)所示，在基板200上全面涂敷保护膜后，采用双重镶嵌法，在布线沟槽形成区域形成具有开口部的保护膜图案206。
接着，如图7(c)所示，以保护膜图案206作为面罩，对ARL膜204及第2硅氧化膜203进行干式侵蚀，形成多个布线用沟槽207。之后，再由抛光法将保护膜图案206除去。这里，布线用沟槽207包括到达通过孔205的布线用沟槽(在包含原来的通过孔205的上部区域形成)。而且，各布线用沟槽207，例如可以是相互平行配置，布线用沟槽207之间的距离为0.25μm左右。
接着，如图8(a)所示，在ARL膜204上堆积氮化钽膜208，以掩埋布线用沟槽207及通过孔205到途中。这里，氮化钽(TaN)膜208具有作为屏障层的功能。接下来，在氮化钽膜208上堆积铜膜209，使布线用沟槽207及通过孔205完全被掩埋。
接着，如图8(b)所示，例如由使用铜研磨浆料的CMP法，将布线用沟槽207及通过孔205外侧区域堆积的铜膜209除去(第1研磨工序)。由此，使布线用沟槽207及通过孔205外侧的氮化钽膜208露出。接下来，由使用屏障金属研磨浆的CMP法，将布线用沟槽207及通过孔205外侧区域堆积的氮化钽膜208除去(第2研磨工序)。由此，在布线用沟槽207及通过孔205内，与第2硅氧化膜203等绝缘膜之间，形成具有屏障层的铜布线(上层布线)210，同时，使ARL膜204的表面露出。这里，铜布线(上层布线)210具有在通过孔205中形成，且与其下侧形成的下层布线202电接触的插销部分。
还有，在本实施例中，与第1实施例同样，第1与第2研磨工序是使用CMP装置进行的(参照图5)。而且，由第1实施例向第2实施例移动时，浆料的种类等研磨条件需要变更。具体说来，在第2研磨工序中，将基板200压向研磨盘的压力及研磨盘的旋转速度都分别比第1研磨工序中相应的压力及旋转速度要小。
然而，在上述说明的使用CMP法的第2研磨工序终了时，铜布线210间的ARL膜204的表面上生成的裂纹内会埋入铜等金属(图中省略)。这里，裂纹内埋入的金属，如果在铜布线210之间形成类似架桥的结构，就会发生铜布线210与铜布线210之间的短路。
所以，在本实施例中，为了使构成铜布线210的铜膜的减少控制在最小限度，同时降低铜布线210与铜布线210之间发生短路的频率，采用以下说明的方法，将裂纹内埋入的金属除去。
首先，在第2研磨工序结束后，将基板200从CMP装置取出，将基板200的表面洗净。这样，在第1研磨工序或第2研磨工序中所发生的削屑(异物)就能够从基板200的表面洗去。基板200的清洗，例如可以使用纯水、有机酸溶液、或有机碱溶液。这里，除去作为异物的削屑是很重要的。也就是说，在基板200上残留有削屑的状态下，在对ARL膜204的表面的裂纹中埋入的金属进行除去时，这些削屑就有可能对ARL膜204或铜布线210造成新的损伤。具体说来，即使是能够对最初裂纹中埋入的金属进行除去，还可能发生铜布线210的损伤(即构成铜布线210的铜膜变薄)，或者是在ARL膜204上又产生新的裂纹，在该裂纹中又埋入了金属。
在本实施例中，对所述基板200的清洗工序(除去异物的工序)，是将基板200由CMP装置移向清洗装置而进行的。此时，在对基板200清洗期间，理想的是，采用别的方法除去研磨垫上所粘附的削屑(异物)。其理由与所述基板200的清洗的情况相同。即，通过除去研磨垫上残存的削属，在继续使用该研磨垫对基板200上的ARL膜204表面的裂纹中埋入的金属进行除去时，能够确实防止ARL膜204表面产生新的损伤。这里，例如可以在CMP装置中，一边使研磨垫旋转，一边取代浆料而供给纯水，对研磨垫进行清洗，来除去研磨垫上的残存削屑。或者通过使用磨石磨刷研磨垫的表面，来除去削屑。这样，就能够确实除去研磨垫表面所粘附的异物。
接着，在异物除去工序之后，为了除去ARL膜204表面微小裂纹中埋入的金属，由CMP法，对ARL膜204的表面进行研磨(第3研磨工序)。这样，就能够将成为布线间短路原因的裂纹中的金属与裂纹同时除去。
还有，在本实施例中，与第1实施例相同，使用与第1研磨工序及第2研磨工序同一的CMP装置而进行第3研磨工序(参照图5)。除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序(即对氮化钽膜208(屏障金属膜)的研磨)的研磨条件相同。具体地讲，在第3研磨工序中，将基板200压向研磨垫的压力及研磨垫的旋转速度与第2研磨工序中相应的压力及旋转速度相同。即，在第3研磨工序中，所述压力及旋转速度都分别比第1研磨工序(铜膜209的研磨工序)中相应的压力及旋转速度要小。而且，第3研磨工序中所使用的浆料，与第2研磨工序中的相同，即屏障层(TaN)研磨用浆料。另一方面，第3研磨工序的研磨时间，设置得比第2研磨工序中屏障金属膜的研磨时间要短(例如20秒左右)。其理由是，由于第3研磨工序的目的是将在脆弱的ARL膜110中所埋入的无用的金属116除去，而对于ARL膜110以外的膜，例如构成铜布线115的铜膜，则应该将其膜的减少抑制到最小的限度。而且，由于除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序的研磨条件相同，所以对ARL膜110进行适当的研磨，就能够将ARL膜110的表面所埋入的金属116除去。还有，第3研磨工序的研磨条件(将基板压向研磨垫的压力、研磨垫的旋转速度、浆料、研磨时间等)是对铜不易研磨的条件，所以不会对构成铜布线210的铜膜进行大的研磨。
由以上的说明，根据第2实施例，在基板200上的ARL膜204以及第2硅氧化膜203上设置的布线用沟槽207以及通过孔205中，依次埋入屏障金属膜(氮化钽膜208)与布线用导电膜(铜膜209)之后，将布线用沟槽207以及通过孔205外侧的布线用导电膜及屏障金属膜研磨除去。其后，在将研磨时基板200上粘附的异物(削屑)除去之后，对ARL膜204的表面进行研磨。因此，在对屏障金属膜研磨时，在布线用沟槽207之间(即布线210之间)存在的ARL膜204的表面上发生了微小裂纹，且在该裂纹中填充了金属的情况下，能够得到以下的效果。即，由于在除去了对屏障金属膜研磨时基板200上粘附的异物之后，对ARL膜204的表面进行了最终研磨，所以能够防止异物对ARL膜204的表面造成新的损伤，同时还能够除去裂纹中所填充的金属。因此能够避免由于裂纹中填充的金属所造成的布线210之间的架桥现象，所以能够形成抑制布线之间发生短路的布线结构，即高性能的布线。
在历来的技术中，随着相互邻接的布线与布线之间的距离减小，特别是当布线间的距离为0.25μm以下时，会显著发生布线间的短路。与此相比，根据本实施例，在布线间的距离为0.25μm以下的情况下，能够更显著地得到防止布线间短路的效果。
而且，根据第2实施例，第3研磨工序(ARL膜204的研磨工序)中将基板200压向研磨盘的压力及研磨盘的旋转速度分别与第2研磨工序(氮化钽膜208的研磨工序)中相应的压力及旋转速度相同。换言之，第3研磨工序中的研磨条件，除了研磨时间之外，都与第2研磨工序相同。这样，由于从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够提高布线形成的操作性，由此能够防止工艺生产能力的下降。而且，由于第3研磨工序的研磨时间比第2研磨工序要短，所以能够防止ARL膜204的表面被削去过多。此时，如果在第3研磨工序中所述压力以及所述旋转速度分别比第1研磨工序(铜膜209的研磨工序)中相应的压力及旋转速度小，就能够更确实地防止ARL膜204的表面被削去过多。
还有，在第1或第2实施例中，是以形成第1层铜布线的情况进行的说明，但即使是对于形成多层铜布线的情况，第2层以后的上层铜布线的形成，也可以适用本实施例的方法。而且，对于在布线沟槽内埋入铜以外的导电膜形成布线的情况，也可以适用本实施例的方法。
而且，在第1或第2实施例中，对屏障膜虽然没有特别的限制，但在使用铜膜作为布线用导电膜的情况下，希望能够使用例如钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜作为屏障金属膜。而且，对埋入布线绝缘膜的种类也没有特别的限制。
而且，在第1或第2实施例中，在第2研磨工序(屏障金属膜的研磨)之后进行的异物除去工序(基板清洗工序)中，希望使用有机酸溶液、或有机碱溶液对基板进行清洗。这样，就能够确实除去基板上所粘附的异物(削屑)。
而且，在第1或第2实施例中，对于铜研磨用浆料的种类以及屏障层(TaN)研磨用浆料的种类也没有特别的限定。例如可以使用含有过氧化氢溶液(双氧水)作为氧化剂的铜研磨用浆料，以及含有硝酸(或其派生化合物)作为氧化剂的TaN研磨用浆料。而且，还可以使用颗粒尺寸相互不同的铜研磨用浆料以及TaN研磨用浆料。还有，对在第3研磨工序中使用的浆料的种类虽然没有特别的限制，但希望能够与第2研磨工序中的同样，使用屏障层研磨用浆料。这样，在第3研磨工序中，由于能够防止对布线用导电膜大量的研磨，所以能够防止布线电阻的增大。而且，由第2研磨工序向第3研磨工序移动时，研磨条件的变更也更为简单。并且，也可以把第3研磨工序分成2个阶段进行，首先在第3研磨工序的第1阶段，利用与第1研磨工序相同的研磨条件进行研磨，然后在第3研磨工序的第2阶段利用与第2研磨工序相同的研磨条件进行研磨。这样，可进一步提高布线形成中的成品率。
而且，在第1或第2实施例中，第1～第3研磨工序都是使用同一CMP装置而进行的，但也可以在全部的研磨工序中使用分别的CMP装置而进行，以取代同一的CMP装置。或者仅仅是第1研磨工序使用别的CMP装置。不过，理想的是，在第2研磨工序及第3研磨工序中使用同一研磨装置及研磨垫。这样，可有效地利用研磨装置。还有，第1～第3研磨工序中所使用的CMP装置，也并不限于仅有一个基板固定器，且在一次的研磨工序中仅能研磨一枚基板的装置。即，也可以使用有多个基板固定器，且在一次的研磨工序中能够研磨多枚基板的CMP装置。
根据本发明，在绝缘膜及其上的防止反射膜上设置的布线用沟槽中依次埋入屏障金属膜与布线用导电膜时，在屏障金属膜的研磨时等，是对基板上粘附的异物进行除去之后，对绝缘膜的表面进行最终研磨。因此，能够防止异物对防止反射膜表面造成新的损伤，同时，由于能够除去绝缘膜表面裂纹中所埋入的金属，所以能够避免由该金属引起的布线间的架桥事态的发生。所以，能够降低布线与布线之间发生短路的频率，形成高性能的布线。

Claims (17)

1.一种布线结构的形成方法，包括：在绝缘膜上形成防止反射膜，然后在所述防止反射膜及所述绝缘膜上，形成第1沟槽及与所述第1沟槽相邻的第2沟槽的沟槽形成工序；在所述防止反射膜上依次堆积屏障金属膜与布线用导电膜，并使其完全掩埋所述第1沟槽与所述第2沟槽的膜堆积工序；通过研磨，除去所述第1沟槽外侧及所述第2沟槽外侧的所述布线用导电膜的第1研磨工序；在所述第1研磨工序之后，通过研磨，除去所述第1沟槽外侧及所述第2沟槽外侧的所述屏障金属膜的第2研磨工序；其特征在于：还具有在所述第2研磨工序之后，除去所述被研磨面上粘附的异物的异物除去工序；以及在所述异物除去工序之后，用屏障金属膜研磨用浆料对所述防止反射膜的表面进行研磨的第3研磨工序。
2.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第2研磨工序与所述第3研磨工序之间设置除去在所述第2研磨工序中所使用的研磨垫上的附着异物的工序。
3.根据权利要求2所述的布线结构的形成方法，其特征在于：所述除去所述研磨垫上的附着异物的工序包括清洗所述研磨垫的工序。
4.根据权利要求2所述的布线结构的形成方法，其特征在于：除去所述研磨垫上的附着异物的工序包括使用磨石磨刷所述研磨垫的表面的工序。
5.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第2研磨工序及所述第3研磨工序中使用相同的研磨装置及研磨垫进行研磨。
6.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中，将所述被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别与第2研磨工序中相应的压力及旋转速度相同。
7.根据权利要求7所述的布线结构的形成方法，其特征在于：使第3研磨工序的研磨时间比第2研磨工序要短。
8.根据权利要求3所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中，将所述被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别比第1研磨工序中相应的压力及旋转速度要小。
9.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中所使用的研磨剂与第2研磨工序中所使用的研磨剂相同。
10.根据权利要求1所述的布线结构的形成方法，其特征在于：所述异物除去工序包括使用纯水、有机酸、有机碱，对所述被研磨面进行清洗的工序。
11.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽之间的间隔为0.25μm以下。
12.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽相互平行配置。
13.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽中布线的形成是采用双重镶嵌法而进行的。
14.根据权利要求1所述的布线结构的形成方法，其特征在于：所述防止反射膜是由含硅的材料构成。
15.根据权利要求1所述的布线结构的形成方法，其特征在于：所述布线用导电膜为铜膜，所述屏障金属膜为钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜。
16.根据权利要求14所述的布线结构的形成方法，其特征在于：在所述第1沟槽与所述第2沟槽中所形成的布线与在该布线下侧所形成的插销构成电连接。
17.一种布线结构的形成方法，包括：在绝缘膜上形成防止反射膜，然后在所述防止反射膜及所述绝缘膜上，形成第1沟槽及与所述第1沟槽相邻的第2沟槽的沟槽形成工序；在所述防止反射膜上依次堆积屏障金属膜与布线用导电膜，并使其完全掩埋所述第1沟槽与所述第2沟槽的膜堆积工序；通过研磨，除去所述第1沟槽外侧及所述第2沟槽外侧的所述布线用导电膜的第1研磨工序；在所述第1研磨工序之后，通过研磨，除去所述第1沟槽外侧及所述第2沟槽外侧的所述屏障金属膜的第2研磨工序；其特征在于：还具有在所述第2研磨工序之后，除去所述被研磨面上粘附的异物的异物除去工序；以及在所述异物除去工序之后，对所述防止反射膜的表面进行研磨的第3研磨工序；
所述第3研磨工序包括研磨条件不同的2个阶段的研磨工序，在所述2个阶段的研磨工序中的1个阶段中所使用的研磨剂与在所述第2研磨工序中的相同，而另一个阶段中所使用的研磨剂与在所述第1研磨工序中的相同。
CNB021569908A 2001-12-27 2002-12-24 布线结构的形成方法 Expired - Lifetime CN1220258C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001396419 2001-12-27
JP2001396419 2001-12-27

Publications (2)

Publication Number Publication Date
CN1428842A CN1428842A (zh) 2003-07-09
CN1220258C true CN1220258C (zh) 2005-09-21

Family

ID=19189088

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021569908A Expired - Lifetime CN1220258C (zh) 2001-12-27 2002-12-24 布线结构的形成方法

Country Status (2)

Country Link
US (1) US6759322B2 (zh)
CN (1) CN1220258C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1207773C (zh) * 2001-12-27 2005-06-22 松下电器产业株式会社 布线结构的形成方法
CN100416794C (zh) * 2005-11-24 2008-09-03 上海华虹Nec电子有限公司 一种以含氟硅玻璃作为介电质的半导体后端连线方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160545B2 (ja) 1997-01-28 2001-04-25 松下電器産業株式会社 埋め込み配線の形成方法
US6358849B1 (en) * 1997-12-23 2002-03-19 Texas Instruments Incorporated Integrated circuit interconnect and method
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6150269A (en) * 1998-09-11 2000-11-21 Chartered Semiconductor Manufacturing Company, Ltd. Copper interconnect patterning
US6468135B1 (en) * 1999-04-30 2002-10-22 International Business Machines Corporation Method and apparatus for multiphase chemical mechanical polishing
US6573173B2 (en) * 1999-07-13 2003-06-03 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6274478B1 (en) * 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6436302B1 (en) 1999-08-23 2002-08-20 Applied Materials, Inc. Post CU CMP polishing for reduced defects
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
TW480662B (en) * 2001-01-29 2002-03-21 Macronix Int Co Ltd Method for forming dual damascene

Also Published As

Publication number Publication date
US6759322B2 (en) 2004-07-06
US20030224594A1 (en) 2003-12-04
CN1428842A (zh) 2003-07-09

Similar Documents

Publication Publication Date Title
CN101079408A (zh) 双镶嵌结构及其制造方法
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1618569A (zh) 化学机械研磨的流程与基底上铜层氧化物研磨制程
CN1732561A (zh) 把金属和超低k值电介质集成
CN1231969C (zh) 具有埋入型导电层的半导体器件及其制造方法
CN1543668A (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
CN1207773C (zh) 布线结构的形成方法
CN101740479B (zh) 半导体器件的制造方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1264201C (zh) 研磨方法及半导体装置的制造方法
CN1295762C (zh) 研磨金属层的方法
CN1885489A (zh) 半导体器件的制造方法
CN1220258C (zh) 布线结构的形成方法
CN1679161A (zh) 嵌入式金属互连的制造方法
CN1761047A (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
CN1198331C (zh) 布线结构的形成方法
CN1220259C (zh) 布线结构的形成方法
CN1291459C (zh) 化学机械抛光方法以及与其相关的洗涤/冲洗方法
CN1574283A (zh) 掩埋布线的形成方法及半导体器件
CN1931518A (zh) 铜化学机械研磨方法
CN1476077A (zh) 多层配线的形成方法及其检查方法
CN1433061A (zh) 一种消除化学机械研磨碟化效应的内连线制造方法
CN1595636A (zh) 形成金属镶嵌结构的方法
CN101055849A (zh) 去除光阻残留的清洗方法以及铜制程的双镶嵌工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Osaka, Japan

Patentee after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050921

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230105

Address after: California, USA

Patentee after: Pannovasemec Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Panasonic Holding Co.,Ltd.