CN1198331C - 布线结构的形成方法 - Google Patents

布线结构的形成方法 Download PDF

Info

Publication number
CN1198331C
CN1198331C CN02156986.XA CN02156986A CN1198331C CN 1198331 C CN1198331 C CN 1198331C CN 02156986 A CN02156986 A CN 02156986A CN 1198331 C CN1198331 C CN 1198331C
Authority
CN
China
Prior art keywords
grinding
grinding step
film
formation method
wire structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02156986.XA
Other languages
English (en)
Other versions
CN1428841A (zh
Inventor
原田刚史
吉田英朗
上田哲也
滨中雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1428841A publication Critical patent/CN1428841A/zh
Application granted granted Critical
Publication of CN1198331C publication Critical patent/CN1198331C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明为一种布线结构的形成方法，在形成在基板(100)上的FSG膜(109)上形成多个布线用沟槽(110)，然后在FSG膜(109)上依次堆积能够将各布线用沟槽(110)完全掩埋的屏障金属膜(氮化钽膜(111))及布线用导电膜(铜膜(112)及(113))。其后，在通过研磨去除了各布线用沟槽(110)外侧的铜膜(112、113)之后，再研磨去除各布线用沟槽(110)外侧的氮化钽膜(111)。然后，在去除了研磨时基板(100)上粘附的异物之后，对FSG膜(109)的表面进行研磨。通过本发明的布线结构形成方法可防止在绝缘膜上埋入的相邻布线之间的短路。

Description

布线结构的形成方法
技术领域
本发明是涉及半导体装置中布线结构的形成方法。
背景技术
作为历来的布线结构的形成方法，可以使用例如专利文献1中所记载的方法。关于这种历来的布线结构的形成方法，以在绝缘膜上形成的孔中形成插销为例，结合图面加以说明。
图9(a)～(c)是表示历来的布线结构的形成方法各工序的剖面图。
首先，如图9(a)所示，在硅基板11上堆积了作为绝缘膜的厚度为1μm左右的硅氧化膜12后，使用平版印刷法或干式侵蚀法，在硅氧化膜12所定的区域形成贯通该氧化膜的、直径为0.8μm左右的孔13。
接着，采用PVD(物理气相沉积，physical vapor deposition)法，在包含孔13的硅氧化膜12上，全面、依次地堆积厚度为30nm的下层导电膜钛膜14，以及厚度为100nm的中间层导电膜氮化钛膜15。其后，采用CVD(化学气相沉积，chamical vapor deposition)法，在氮化钛膜15上，全面堆积厚度为1μm的上层导电膜钨膜16。这样，堆积了3层导电膜。这里，钛膜14与氮化钛膜15是屏障金属膜。
接着，如图9(b)所示，由使用一种研磨剂的化学机械研磨(CMP)法，将在孔13外侧区域堆积的钨膜16及氮化钛膜15去除。由此，使孔13外侧区域堆积的钛膜14完全露出。
接下来，如图9(c)所示，由使用另一种研磨剂的化学机械研磨法，将在孔13外侧区域堆积的钛膜14去除。由此，使孔13内形成由钨构成的插销17，同时，硅氧化膜12露出。
以上，以钨插销的形成为例做了说明，但采用同样的方法，  例如也可以在绝缘膜上形成的沟槽内形成铜布线。
[专利文献1]
特开平10-214834号公报
发明内容
然而，在所述历来的布线结构的形成方法中，存在有布线与布线(或插销与插销)之间发生短路的问题。
鉴于上述问题，本发明的目的在于，提供一种布线结构的形成方法，能够防止绝缘膜中埋入的布线与布线之间的短路。
为了达到上述目的，本专利的发明者对所述历来的布线结构的形成方法中布线与布线之间发生短路的原因进行了研究，得到如下结果。
也就是说，在历来的布线结构的形成方法中，在对屏障金属膜(钛膜14或氮化钛膜15)进行研磨时，屏障金属膜会发生局部剥离而形成异物。由于该异物很硬，会使布线之间存在的绝缘膜(硅氧化膜12)的表面发生微小的裂纹。在这种裂纹能够从1根布线延伸到与其相邻的另1根布线的情况下，当裂纹中填充入金属(屏障金属或布线用导电金属的1部分)时，布线之间就发生短路。
另外，由于随着布线结构的微细化，布线与布线之间的距离变小，所述裂纹就容易跨越布线之间，所以该裂纹中所埋入的金属就更容易形成布线与布线之间的架桥结构。即布线之间更容易发生短路。
图10是表示在布线之间的绝缘膜上生成的裂纹中埋入了金属的状态的平面图。如图10所示，在绝缘膜21上埋入了多根相互平行延伸的铜布线22。在相邻铜布线22之间的绝缘膜21上，形成了跨越布线之间的裂纹23。在形成铜布线时，在该裂纹23内埋入了铜。其结果是，发生相邻铜布线22之间的短路。
本发明的基于以上见解所提出的。具体说来，本发明的布线结构的形成方法包括以下工序：在绝缘膜上形成第1沟槽及与第1沟槽相邻接的第2沟槽的沟槽形成工序；在绝缘膜上堆积屏障金属膜与导电膜，以掩埋第1沟槽与第2沟槽的膜堆积工序；将第1沟槽外侧及第2沟槽外侧的所述导电膜研磨去除的第1研磨工序；在第1研磨工序之后，将第1沟槽外侧及第2沟槽外侧的屏障金属膜研磨去除的第2研磨工序；在第2研磨工序之后，将被研磨面上粘附的异物去除的异物去除工序；以及在所述异物去除工序之后，对绝缘膜的表面进行研磨的第3研磨工序。
根据本发明的布线结构的形成方法，在绝缘膜上设置的沟槽中埋入屏障金属膜与导电膜之后，将沟槽外侧的屏障金属膜及导电膜研磨去除。其后，在将研磨时被研磨面上粘附的异物去除之后，对绝缘膜的表面进行研磨。因此，在对屏障金属膜研磨时，在沟槽之间(即布线之间)存在的绝缘膜的表面上发生了微小裂纹，且在该裂纹中填充了金属的情况下，能够得到以下的效果。即，由于在去除了对屏障金属膜研磨时粘附的异物之后，对绝缘膜的表面进行了最后研磨，所以能够防止异物对绝缘膜的表面造成新的损伤，同时还能够去除裂纹中所填充的金属。因此能够避免由于裂纹中填充的金属所造成的布线间的架桥现象，降低布线之间发生短路的频率，所以能够形成高性能的布线。
在本发明的布线结构的形成方法中，希望在第2研磨工序与第3研磨工序之间，设置有将第2研磨工序中使用的研磨垫洗净，由此将所述研磨垫粘附的异物去除的工序。
这样，即使是在第3研磨工序中仍然使用第2研磨工序(屏障金属膜的研磨工序)中使用的研磨垫，也能够确实防止绝缘膜表面的损伤。
在本发明的布线结构的形成方法中，希望在第3研磨工序中，将被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别与第2研磨工序中相应的压力及旋转速度相同。
这样，由于在从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够使布线形成的操作性提高，由此能够防止工艺的生产能力下降。此时，当第3研磨工序的研磨时间比第2研磨工序短时，能够防止绝缘膜的表面被削去过多。而且，如果在第3研磨工序中所述压力以所述旋转速度分别比第1研磨工序中的要小，就能够更确实地防止绝缘膜的表面被削去过多。
在本发明的布线结构的形成方法中，希望在第3研磨工序中所使用的研磨剂与第2研磨工序中所使用的研磨剂相同。
这样，由于在第3研磨工序中，沟槽内所埋入的导电膜不会被大量研磨掉，所以能够防止布线电阻的增大。
在本发明的布线结构的形成方法中，理想的是，在第2研磨工序、异物除去工序及第3研磨工序中使用相同的研磨装置，并且在异物除去工序中，包括把被研磨面压在研磨垫上并使该研磨垫旋转的工序。
这样，由于可在同一研磨装置内进行第2研磨工序、异物除去工序及第3研磨工序，因此可不停止该装置而进行连续地运转，所以可提高布线形成的操作性。
在本发明的布线结构的形成方法中，理想的是，在第3研磨工序中所使用的研磨剂与第1研磨工序中的相同。
这样，在被埋入在绝缘膜表面上的裂纹中的金属是导电膜的情况下，可确实地将其除去。另外，在这种情况下，理想的是第3研磨工序的研磨时间小于第1研磨工序及第2研磨工序的研磨时间。这样，由于在第3研磨工序中被埋入在沟槽内的导电膜不会受到过度的研磨，所以可以防止布线阻抗的增大。并且，在这种情况下，理想的是在第3研磨工序中，使被研磨面压在研磨垫上的压力及该研磨垫的旋转速度大于在第2研磨工序中压力及旋转速度。换言之，最好是使在第3研磨工序中的所述压力及旋转速度与第1研磨工序中的相同。这样，在被埋入在绝缘膜表面的裂纹中的金属是导电膜的一部分的情况下，可确实地将其除去。
在本发明的布线结构的形成方法中，理想的是，在第2研磨工序及第3研磨工序中使用相同的研磨装置及研磨垫。
在本发明的布线形成方法中，也可以使第3研磨工序包括研磨条件不同的2个阶段的研磨工序。这种情况下，理想的是，在2个阶段的研磨工序中的一个阶段中所使用的研磨剂与在第2研磨工序中的相同，并且在所述2个阶段的研磨工序中的另一个阶段中所使用的研磨剂与所述第1研磨工序中的相同。这样，可提高布线形成的合格率。
在本发明的布线结构的形成方法中，希望异物去除工序包括使用有机酸、有机碱，对被研磨面进行清洗的工序。
这样，能够确实去除被研磨面上所粘附的异物。
在本发明的布线结构的形成方法中，第1沟槽与所述第2沟槽之间的间隔为0.25μm以下时，与历来技术相比，上述本发明的效果则更为明显。
在本发明的布线结构的形成方法中，第1沟槽与第2沟槽可以相互平行配置。
在本发明的布线结构的形成方法中，第1沟槽与第2沟槽中布线的形成可以采用双重波形镶嵌法而进行。
在本发明的布线结构的形成方法中，希望导电膜为铜膜，屏障金属膜为钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜。
这样，就能够形成低电阻的布线。而且，在这种情况下，第1沟槽或第2布线用所形成的沟槽中形成的布线还可以与在该布线下侧所形成的插销相电气连接。
附图说明
图1(a)～(c)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图2(a)及(b)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图3(a)及(b)是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
图4是表示本发明第1实施例中的布线结构形成方法1个工序的剖面图。
图5是本发明第1或第2实施例中布线结构形成方法中所使用的CMP装置的概略结构图。
图6(a)是由本发明第1实施例中布线结构形成方法所形成的铜布线与铜布线之间发生的短路频率与历来技术的情况比较的结果；(b)是由本发明第1实施例中布线结构形成方法所形成的布线结构中布线间距离及布线宽度的模式图。
图7(a)～(c)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
图8(a)及(b)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
图9(a)～(c)是表示历来的布线结构形成方法各工序的剖面图。
图10是为了说明历来的布线结构形成方法中问题的图。
图中：100-基板，101-第1硅氧化膜，102-下层布线，103-第2硅氧化膜，104-通过孔，105-钛膜，106-氮化钛膜，107-钨膜，108-插销，109-FSG膜，110-布线用沟槽，111-氮化钽膜，112-第1铜膜，113-第2铜膜，114-铜布线(上层布线)，115-裂纹中埋入的金属，151-晶片，152-固定器，153-研磨垫，154-研磨定盘，155-浆料，156-浆料供给管，200-基板，201-第1硅氧化膜，202-下层布线，203-第2硅氧化膜，204-FSG膜，205-通过孔，206-保护膜图案，207-布线用沟槽，208-氮化钽膜，209-铜膜，210-铜布线(上层布线)。
具体实施方式
下面参照图面对本发明第1实施方式中的布线结构的形成方法加以说明。
图1(a)～(c)、图2(a)及(b)、图3(a)及(b)以及图4是表示本发明第1实施例中的布线结构形成方法各工序的剖面图。
首先，如图1(a)所示，例如在由硅构成的基板100上形成第1硅氧化膜101后，在第1硅氧化膜101上，例如形成有钨膜所构成的下层布线102。其后，在包含有下层布线102的第1硅氧化膜101上，例如由CVD法堆积第2硅氧化膜103。
接着，如图1(b)所示，使用平版印刷法或干式侵蚀法，在下层布线103中，形成达到下层布线102的通过孔104。
接着，如图1(c)所示，例如使用PVD或CVD法，在下层布线103上依次堆积钛膜105及氮化钛膜106，将通过孔104掩埋至途中。其后，例如使用CVD法，在氮化钛膜106上形成钨膜107，将通过孔104全部掩埋。这里，钛膜105及氮化钛膜106是屏障金属。
接着，如图2(a)所示，例如使用CMP法，将通过孔104外侧区域所堆积的钛膜105、氮化钛膜106、以及钨膜107去除。由此，下层布线103中的通过孔104，就能够确实受到屏障金属的保护，且能够形成由钨构成的插销108。
接着，如图2(b)所示，例如使用CVD法，在第2硅氧化膜103上堆积添加氟的硅氧化膜(以下称FSG膜)109。其后，使用平版印刷法或干式侵蚀法，在FSG膜109(以及第2硅氧化膜103的表面部)中，形成多个布线用沟槽(trench)110。这里，多个布线用沟槽110包括到达插销108的布线用沟槽。而且，各布线用沟槽110，例如可以相互平行配置，布线用沟槽110与布线用沟槽110之间的间隔为0.25μm左右。
接着，如图3(a)所示，例如使用PVD法，在FSG膜109上依次堆积氮化钽膜111及第1铜膜112，将布线用沟槽110掩埋至途中。这里，第1铜膜112在后续的电镀工序中具有作为遮蔽的功能，而且，氮化钽膜111具有屏障的功能。接下来，例如使用电镀法，在第1铜膜112上堆积第2铜膜113，将布线用沟槽110完全掩埋。
接着，如图3(b)所示，例如由使用铜研磨剂(浆)的CMP法，将布线用沟槽110外侧区域堆积的第1铜膜112及第2铜膜113去除(第1研磨工序)。由此，使各布线用沟槽110外侧的氮化钽膜111露出。接下来，由使用屏障金属研磨浆的CMP法，将布线用沟槽110外侧区域堆积的氮化钽膜111去除(第2研磨工序)。由此，在各布线用沟槽110内，与FSG膜109之间形成具有屏障层的铜布线(上层布线)114，同时，使FSG膜109的表面露出。这里，铜布线(上层布线)114与其下侧形成的插销108相电气接触。
这里，对第1与第2研磨工序加以详细说明。在本实施例中，第1与第2研磨工序是使用同一CMP装置进行。
图5是第1与第2研磨工序中使用的CMP装置的概略图。
如图5所示，作为被研磨基板(基板100)的晶片151，被保持在设置成可旋转且可上下移动的固定器152上。而且，对晶片151进行研磨的研磨垫153安装在能够进行旋转运动的研磨定盘154的表面。浆料155由浆料供给管156滴在研磨垫153上。在这种状态下，在使研磨定盘154与研磨垫153旋转的同时，使固定器152一边旋转一边下降，这样，使保持在固定器152上的晶片151与研磨垫153相互磨擦，对晶片151的表面进行研磨。
还有，在本实施例中，在从第1研磨工序向第2研磨工序移动时，变更研磨浆料等研磨条件。具体说来，在第2研磨工序中，将晶片151压向研磨垫153的压力及研磨垫153的旋转速度要比第1研磨工序中相应的压力及旋转速度小。这里，在本说明书中，晶片151与固定器152共同旋转的情况下，研磨垫153的旋转速度是指研磨垫153对晶片151的相对速度。
然而，在以上说明的使用CMP法的第2研磨工序结束时，如图3(b)所示，铜布线(上层布线)114之间的FSG膜109的表面生成的裂纹中会埋入铜等金属115。这里，裂纹中埋入的金属115在铜布线(上层布线)114与铜布线(上层布线)114之间形成类似架桥结构的情况下，就会发生铜布线114与铜布线114之间的短路。
因此，在本实施例中，为了使构成铜布线1 14的铜膜的减少控制在最小限度，同时降低铜布线114与铜布线114之间发生短路的频率，采用以下说明的方法，将裂纹中埋入的金属115去除。
首先，在第2研磨工序结束后，将基板100(晶片151)从CMP装置取出，将基板100的表面洗净。这样，在第1研磨工序或第2研磨工序中所发生的削屑(异物)就能够从基板100的表面洗去。基板100的清洗，例如可以使用纯水、有机酸溶液、或有机碱溶液。这里，去除作为异物的削屑是很重要的。也就是说，在基板100上残留有削屑的状态下，在对FSG膜109的表面的裂纹中埋入的金属115进行去除时，这些削屑就有可能对FSG膜109或铜布线114造成新的损伤。具体说来，即使能够除去最初裂纹中埋入的金属115，还可能发生铜布线114的损伤(即构成铜布线114的铜膜变薄)，或者在FSG膜109上又产生新的裂纹，使得在该裂纹中又可能埋入金属。
在本实施例中，对所述基板100(晶片151)的清洗工序(去除异物的工序)，是将基板100由CMP装置移向清洗装置而进行的。此时，最好在对基板100清洗期间，去除研磨垫153上所粘附的削屑(异物)。其理由与所述基板100的清洗的情况相同。即，除去研磨垫153残存的削屑，在继续使用研磨垫153来除去基板100上的FSG膜109表面的裂纹中埋入的金属115时，能够确实防止FSG膜109表面产生新的损伤。这里，对于研磨垫153上的残存削屑的除去，例如可以在CMP装置中研磨垫153旋转的同时，供给纯水对研磨垫153进行清洗而进行。或者也可以使用磨石对研磨垫153的表面进行磨刷来除去削屑。这样，就能够确实去除研磨垫153表面所粘附的异物。
接着，在异物去除工序之后，为了去除FSG膜109表面微小裂纹中埋入的金属115，由CMP法，对FSG膜109的表面进行研磨(第3研磨工序)。这样，如图4所示，就能够将成为布线间短路原因的裂纹中的金属115与裂纹同时去除。
还有，在本实施例中，使用与第1研磨工序及第2研磨工序同一的CMP装置而进行第3研磨工序(参照图5)。除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序(即对氮化钽膜111(屏障金属膜)的研磨)的研磨条件相同。具体地讲，在第3研磨工序中，将晶片151压向研磨垫153的压力及研磨垫153的旋转速度与第2研磨工序中相应的压力及旋转速度相同。即，在第3研磨工序中，所述压力及旋转速度都分别比第1研磨工序(第1铜膜112与第2铜膜113的研磨工序)中相应的压力及旋转速度要小。而且，第3研磨工序中所使用的浆料，与第2研磨工序中的相同，即屏障层(TaN)研磨的浆料。另一方面，第3研磨工序的研磨时间，设置得比第2研磨工序中屏障金属膜的研磨时间要短(例如20秒左右)。其理由是由于在FSG膜109中所埋入的金属115的厚度较小，所以将这些不要的金属去除在短时间内就可以进行。也就是说，第3研磨工序是作为最终研磨所实施的工序，并不对FSG膜109本身进行大量的研磨。而且，根据第3研磨工序的研磨条件(将基板压向研磨垫的压力、研磨垫的旋转速度、浆料、研磨时间等)，也不会对构成铜布线114的铜膜进行过度的研磨。
由以上的说明，根据第1实施例，在基板100上的FSG膜109上设置的布线用沟槽110中，依次埋入屏障金属膜(氮化钽膜111)与布线用导电膜(铜膜112及113)之后，将布线用沟槽110外侧的布线用导电膜及屏障金属膜研磨去除。其后，在将研磨时基板100上粘附的异物(削屑)去除之后，对FSG膜109的表面进行研磨。因此，在对屏障金属膜研磨时，在布线用沟槽110之间(即布线114之间)存在的FSG膜109的表面上发生了微小裂纹，且在该裂纹中填充了金属115的情况下，能够得到以下的效果。即，由于在去除了对屏障金属膜研磨时基板100上粘附的异物之后，对FSG膜109的表面进行了最后研磨，所以能够防止异物对FSG膜109的表面造成新的损伤，同时还能够去除裂纹中所填充的金属115。因此能够避免由于裂纹中填充的金属115所造成的布线114间的架桥现象，所以能够形成降低布线之间发生短路的布线结构，即高性能的布线。
图6(a)是由本实施例中布线结构形成方法所形成的铜布线与铜布线之间发生的短路频率与历来技术的情况比较的结果。还有，图6(b)是由本实施例中布线结构形成方法所形成的布线结构中布线间距离及布线宽度的模式图。这里，图6(a)的纵坐标是单位面积(1cm2)的缺陷数(成为发生短路原因的绝缘膜表面的裂纹伤数)。而且，如图6(b)所示，由本实施例的布线结构的形成方法在FSG膜109中所形成的铜布线114与铜布线114之间的距离为0.25μm，铜布线114的宽度也是0.25μm。如图6(a)所示，在本实施例中，由于在对屏障金属膜(氮化钽膜111)研磨后，依次进行了对基板100的表面清洗与对FSG膜109的表面研磨，使成为发生短路原因的缺陷数降低到历来技术情况的1/50，即单位面积的缺陷数由10降低到0.2左右。即，在本实施例中的缺陷数，可大大下降到在实用上达到充分的成品率的缺陷数0.5。
在历来的技术中，随着相互邻接的布线与布线之间的距离减小，特别是当布线间的距离为0.25μm以下时，会显著发生布线间短路的问题。与此相比，本实施例在布线间的距离为0.25μm以下的情况下，更能够显著地得到防止布线间短路的效果。
而且，根据第1实施例，在第3研磨工序(FSG膜109的研磨工序)中将基板100压向研磨垫153的压力及研磨垫153的旋转速度分别与第2研磨工序(氮化钽膜111的研磨工序)中相应的压力及旋转速度相同。换言之，第3研磨工序中的研磨条件，除了研磨时间之外，都与第2研磨工序相同。这样，由于从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够提高布线形成的操作性，由此能够防止工艺的生产能力下降。而且，由于第3研磨工序的研磨时间比第2研磨工序要短，所以能够防止FSG膜109的表面被削去过多。此时，如果在第3研磨工序中所述压力以所述旋转速度分别比第1研磨工序(第1铜膜112及113的研磨工序)中的要小，就能够更确实地防止FSG膜109的表面被削去过多。
(第2实施例)
以下参照图面对本发明第2实施方式中的布线结构的形成方法加以说明。第2实施例与第1实施例的不同点在于，铜布线的形成是采用双重波形镶嵌法而进行的。
图7(a)～(c)及图8(a)、(b)是表示本发明第2实施例中的布线结构形成方法各工序的剖面图。
首先，如图7(a)所示，例如在由硅构成的基板200上形成第1硅氧化膜201后，在第1硅氧化膜201上，例如形成有钨膜所构成的下层布线202。其后，在包含有下层布线202的第1硅氧化膜201上，例如由CVD法依次堆积第2硅氧化膜203与FSG膜204。其后，使用平版印刷法或干式侵蚀法，在FSG膜204及第2硅氧化膜203上，形成达到下层布线202的通过孔205。
接着，如图7(b)所示，在基板200上全面涂敷保护膜后，采用双重波形镶嵌法，在布线沟槽形成区域形成具有开口部的保护膜图案206。
接着，如图7(c)所示，以保护膜图案206作为面罩，对FSG膜204及第2硅氧化膜203进行干式侵蚀，形成多个布线用沟槽207。之后，再由抛光法将保护膜图案206去除。这里，布线用沟槽207包括到达通过孔205的布线用沟槽(在包含原来的通过孔205的上部区域形成)。而且，各布线用沟槽207，例如可以是相互平行配置，布线用沟槽207之间的距离为0.25μm左右。
接着，如图8(a)所示，在FSG膜204上堆积氮化钽膜208，以掩埋布线用沟槽207及通过孔205到途中。这里，氮化钽膜208具有作为屏障层的功能。接下来，在氮化钽膜208上堆积铜膜209，使布线用沟槽207及通过孔205完全被掩埋。
接着，如图8(b)所示，例如由使用铜研磨浆的CMP法，将布线用沟槽207及通过孔205外侧区域堆积的铜膜209去除(第1研磨工序)。由此，使布线用沟槽207及通过孔205外侧的氮化钽膜208露出。接下来，由使用屏障金属研磨浆的CMP法，将布线用沟槽207及通过孔205外侧区域堆积的氮化钽膜208去除(第2研磨工序)。由此，在布线用沟槽207及通过孔205内，与第2硅氧化膜203等绝缘膜之间，形成具有屏障层的铜布线(上层布线)210，同时，使FSG膜204的表面露出。这里，铜布线(上层布线)210具有在通过孔205中形成，与其下侧形成的下层布线202相电气接触的插销部分。
还有，在本实施例中，与第1实施例同样，第1与第2研磨工序是使用CMP装置进行的(参照图5)。而且，由第1实施例向第2实施例移动时，浆料的种类等研磨条件需要变更。具体说来，在第2研磨工序中，将基板200压向研磨盘的压力及研磨盘的旋转速度都分别比第1研磨工序中相应的压力及旋转速度要小。
然而，在上述说明的使用CMP法的第2研磨工序终了时，铜布线210间的FSG膜204的表面上生成的裂纹内会埋入铜等金属(图中省略)。这里，裂纹内埋入的金属，如果在铜布线210之间形成类似架桥的结构，就会发生铜布线210与铜布线210之间的短路。
所以，在本实施例中，为了使构成铜布线210的铜膜的减少控制在最小限度，同时降低铜布线210与铜布线210之间发生短路的频率，采用以下说明的方法，将裂纹内埋入的金属去除。
首先，在第2研磨工序结束后，将基板200从CMP装置取出，将基板200的表面洗净。这样，在第1研磨工序或第2研磨工序中所发生的削屑(异物)就能够从基板200的表面洗去。基板200的清洗，例如可以使用纯水、有机酸溶液、或有机碱溶液。这里，去除作为异物的削屑是很重要的。也就是说，在基板200上残留有削屑的状态下，在对FSG膜204的表面的裂纹中埋入的金属进行去除时，这些削屑就有可能对FSG膜204或铜布线210造成新的损伤。具体说来，即使是能够对最初裂纹中埋入的金属进行去除，还可能发生铜布线210的损伤(即构成铜布线210的铜膜变薄)，或者是在FSG膜204上又产生新的裂纹，在该裂纹中又埋入了金属。
在本实施例中，对所述基板200的清洗工序(去除异物的工序)，是将基板200由CMP装置移向清洗装置而进行的。此时，在对基板200清洗期间，希望能够采用别的途径，对第2研磨工序中所使用的CMP装置的研磨垫进行清洗，由此去除研磨垫上所粘附的削屑(异物)。其理由与所述基板200的清洗的情况相同。即，洗净研磨垫残存的削屑，在继续使用该研磨垫对基板200上的FSG膜204表面的裂纹中埋入的金属进行去除时，能够确实防止FSG膜204表面产生新的损伤。这里，对于研磨垫的清洗，例如可以在CMP装置中研磨垫旋转的同时，供给纯水以取代浆料而进行。这样，就能够确实去除研磨垫表面所粘附的异物。
接着，在异物去除工序之后，为了去除FSG膜204表面微小裂纹中埋入的金属，由CMP法，对FSG膜204的表面进行研磨(第3研磨工序)。这样，就能够将成为布线间短路原因的裂纹中的金属与裂纹同时去除。
还有，在本实施例中，与第1实施例相同，使用与第1研磨工序及第2研磨工序同一的CMP装置而进行第3研磨工序(参照图5)。除了研磨时间之外，第3研磨工序的研磨条件，与第2研磨工序(即对氮化钽膜208(屏障金属膜)的研磨)的研磨条件相同。具体地讲，在第3研磨工序中，将基板200压向研磨垫的压力及研磨垫的旋转速度与第2研磨工序中的相同。即，在第3研磨工序中，所述压力及旋转速度都分别比第1研磨工序(铜膜209的研磨工序)中相应的压力及旋转速度要小。而且，第3研磨工序中所使用的浆料，与第2研磨工序中的相同，即屏障层(TaN)研磨用浆料。另一方面，第3研磨工序的研磨时间，设置得比第2研磨工序中屏障金属膜的研磨时间要短(例如20秒左右)。其理由是由于在FSG膜204的裂纹中所埋入的金属的厚度较小，所以将这些不要的金属去除在短时间内就可以进行。也就是说，第3研磨工序是作为最终研磨所实施的工序，并不对FSG膜204本身进行大量的研磨。而且，根据第3研磨工序的研磨条件(将基板压向研磨垫的压力、研磨垫的旋转速度、浆料、研磨时间等)，也不会对构成铜布线210的铜膜进行大的研磨。
由以上的说明，根据第2实施例，在基板200上的FSG膜204以及第2硅氧化膜203上设置的布线用沟槽207以及通过孔205中，依次埋入屏障金属膜(氮化钽膜208)与布线用导电膜(铜膜209)之后，将布线用沟槽207以及通过孔205外侧的布线用导电膜及屏障金属膜研磨去除。其后，在将研磨时基板200上粘附的异物(削屑)去除之后，对FSG膜204的表面进行研磨。因此，在对屏障金属膜研磨时，在布线用沟槽207之间(即布线210之间)存在的FSG膜204的表面上发生了微小裂纹，且在该裂纹中填充了金属的情况下，能够得到以下的效果。即，由于在去除了对屏障金属膜研磨时基板200上粘附的异物之后，对FSG膜204的表面进行了最后研磨，所以能够防止异物对FSG膜204的表面造成新的损伤，同时还能够去除裂纹中所填充的金属。因此能够避免由于填充的金属所造成的布线210之间的架桥现象，所以能够形成抑制布线之间发生短路的布线结构，即高性能的布线。
在历来的技术中，随着相互邻接的布线与布线之间的距离减小，特别是当布线间的距离为0.25μm以下时，会显著发生布线间的短路。与此相比，根据本实施例，在布线间的距离为0.25μm以下的情况下，能够更显著地得到防止布线间短路的效果。
而且，根据第2实施例，第3研磨工序(FSG膜204的研磨工序)中将基板200压向研磨盘的压力及研磨盘的旋转速度分别与第2研磨工序(氮化钽膜208的研磨工序)中相应的压力及旋转速度相同。换言之，第3研磨工序中的研磨条件，除了研磨时间之外，都与第2研磨工序相同。这样，由于从第2研磨工序向第3研磨工序移动时不需要对研磨条件进行复杂的变更，所以能够提高布线形成的操作性，由此能够防止工艺生产能力的下降。而且，由于第3研磨工序的研磨时间比第2研磨工序要短，所以能够防止FSG膜204的表面被削去过多。此时，如果在第3研磨工序中所述压力以及所述旋转速度分别比第1研磨工序(铜膜209的研磨工序)中相应的压力及旋转速度小，就能够更确实地防止FSG膜204的表面被削去过多。
还有，在第1或第2实施例中，是以形成第1层铜布线的情况进行的说明，但即使是对于形成多层铜布线的情况，第2层以后的上层铜布线的形成，也可以使用本实施例的方法。而且，对于在布线沟槽内埋入铜以外的导电膜形成布线的情况，也可以使用本实施例的方法。
而且，在第1或第2实施例中，对屏障膜虽然没有特别的限制，但在使用铜膜作为布线用导电膜的情况下，希望能够使用例如钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜作为屏障金属膜。而且，对埋入布线绝缘膜的种类也没有特别的限制。
另外，在第1或第2实施例中，作为铜布线之间的绝缘膜，是使用了FSG膜，也可以使用其他种类的绝缘膜，例如SiO2膜或有机化合物膜等。
而且，在第1或第2实施例中，在第2研磨工序(屏障金属膜的研磨)之后进行的异物去除工序(基板清洗工序)中，希望使用有机酸溶液、或有机碱溶液对基板进行清洗。这样，就能够确实去除基板上所粘附的异物(削屑)。
而且，在第1或第2实施例中，对于铜研磨用浆料的种类以及屏障层(TaN)研磨用浆料的种类也没有特别的限定。例如可以使用含有过氧化氢溶液(双氧水)作为氧化剂的铜研磨用浆料，以及含有硝酸(或其派生化合物)作为氧化剂的TaN研磨用浆料。而且，还可以使用颗粒尺寸相互不同的铜研磨用浆料以及TaN研磨用浆料。还有，对在第3研磨工序中使用的浆料的种类虽然没有特别的限制，但希望能够与第2研磨工序中的同样，使用屏障层研磨用浆料。这样，在第3研磨工序中，由于能够防止对布线用导电膜大量的研磨，所以能够防止布线电阻的增大。而且，由第2研磨工序向第3研磨工序移动时，研磨条件的变更也更为简单。
而且，在第1或第2实施例中，第1～第3研磨工序都是使用同一CMP装置而进行的，但也可以在全部的研磨工序中使用分别的CMP装置而进行，以取代同一的CMP装置。或者仅仅是第1研磨工序使用别的CMP装置。但是，从设备运用的观点上讲，最好在尽可能多的研磨工序中使用同一CMP装置及研磨垫。还有，第1～第3研磨工序中所使用的CMP装置，也并不限于仅有1个基板固定器，且在1次的研磨工序中仅能研磨1枚基板的装置。即，也可以使用有多个基板固定器，且在1次的研磨工序中能够研磨多枚基板的CMP装置。
另外，在第1或第2实施例中，也可以使第3研磨工序的研磨条件除了研磨时间以外与第1研磨工序的研磨条件相同。具体是，也可以在第1研磨工序及第3研磨工序中使用同一研磨装置及研磨垫进行研磨。另外，也可以在第3研磨工序中使用与在第1研磨工序中相同的Cu研磨用的浆料。在这种情况下，理想的是在第3研磨工序之前，通过清洗或使用磨石的磨刷除去在第1研磨工序中所使用的研磨垫表面上的削屑。这样，在被埋入在绝缘膜表面的裂纹内的金属是铜膜(布线用导电膜)的一部分的情况下，可确实地将其除去。另外，在这种情况下，理想的是使第3研磨工序中的研磨时间小于第1及第2研磨工序中的研磨时间。这样，在第3研磨工序中由于被埋入在布线用沟槽内的导电膜不会受到过度的研磨，所以可防止布线阻抗的增大。并且，在这种情况下，理想的是在第3研磨工序中的把基板压在研磨垫上的压力及该研磨垫的旋转速度大于第2工序中的压力及旋转速度。换言之，理想的是使在第3研磨工序中的所述压力及速度与第1研磨工序中的相同。这样，在被埋入在绝缘膜表面的裂纹内的金属是铜膜(布线用导电膜)的一部分的情况下，可确实地将其除去。并且，也可以把第3研磨工序分为2个阶段进行，并且在第3研磨工序的第1阶段采用与第1研磨工序相同的条件进行研磨，然后在第3研磨工序的第2阶段采用与第2研磨工序相同的条件进行研磨。这样，可提高布线形成的成品率。
另外，在第1或第2实施例中，也可以使用同一CMP装置，不需停止研磨垫的旋转而只需变更研磨条件地连续地进行第2研磨工序、异物除去工序及第3研磨工序。在这种情况下所使用的CMP装置具有浆料供给管及清洗液供给管，在第2及第3研磨工序中，从浆料供给管向研磨垫上滴流屏障金属研磨用的浆料，在异物除去工序中从清洗液供给管向研磨垫上滴流纯水、有机酸或有机碱。这里是，在异物除去工序中，把基板压在研磨垫上，一边使该研磨垫旋转，一边进行清洗，这样可同时对基板和研磨垫进行清洗。即，可以不用从研磨装置中取出晶片，便可在第1研磨工序或第2研磨工序中同时清洗掉分别附着在在晶片及研磨垫上削屑(异物)。另外，在异物除去工序中的把基板压在研磨垫上的压力及研磨垫的旋转速度分别比在第2及第3研磨工序中的小。另外，理想的是，在第3研磨工序中，使用与在第1研磨工序中所使用的浆料或在第2研磨工序中所使用的浆料相同的浆料。
根据本发明，在绝缘膜上设置的布线用沟槽中依次埋入屏障金属膜与布线用导电膜时，在屏障金属膜的研磨时等，是对基板上粘附的异物进行去除之后，对绝缘膜的表面进行最终研磨。因此，能够防止异物对绝缘膜表面造成新的损伤，同时，由于能够去除绝缘膜表面裂纹中所埋入的金属，所以能够避免由该金属引起的布线间的架桥事态的发生。所以，能够降低布线与布线之间发生短路的频率，形成高性能的布线。

Claims (24)

1.一种布线结构的形成方法，其特征在于：包括：在绝缘膜上形成第1沟槽及与所述第1沟槽相邻接的第2沟槽的沟槽形成工序；在所述绝缘膜上依次堆积屏障金属膜与导电膜，并使其完全掩埋所述第1沟槽与所述第2沟槽的膜堆积工序；通过研磨，除去位于所述第1沟槽外侧及所述第2沟槽外侧的所述导电膜的第1研磨工序；在所述第1研磨工序之后，通过研磨，除去所述第1沟槽外侧及所述第2沟槽外侧的所述屏障金属膜的第2研磨工序；在所述第2研磨工序之后，除去粘附在被研磨面上的异物的异物去除工序；以及在所述异物去除工序之后，对所述绝缘膜的表面进行研磨的第3研磨工序。
2.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第2研磨工序与所述第3研磨工序之间，设置将在所述第2研磨工序中使用的研磨垫进行洗净，除去粘附在所述研磨垫上的异物的工序。
3.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中，使所述被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别与第2研磨工序中相应的压力及旋转速度相同。
4.根据权利要求3所述的布线结构的形成方法，其特征在于：所述第3研磨工序的研磨时间比第2研磨工序短。
5.根据权利要求3所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中，将所述被研磨面压向研磨垫的压力以及该研磨垫的旋转速度分别比第1研磨工序中相应的压力及旋转速度小。
6.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中所使用的研磨剂与第2研磨工序中所使用的研磨剂相同。
7.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第2研磨工序、所述异物除去工序及所述第3研磨工序中使用同一研磨装置进行研磨，在所述异物去除工序中，包括把所述被研磨面压向研磨垫，并使该研磨垫旋转的工序。
8.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中所使用的研磨剂与第1研磨工序中所使用的研磨剂相同。
9.根据权利要求8所述的布线结构的形成方法，其特征在于：所述第3研磨工序的研磨时间比所述第1研磨工序及第2研磨工序的研磨时间短。
10.根据权利要求9所述的布线结构的形成方法，其特征在于：在所述第3研磨工序中的把所述被研磨面压向研磨垫上的压力及该研磨垫的旋转速度比所述第2研磨工序中的大。
11.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第2研磨工序及所述第3研磨工序中，使用同一研磨装置及研磨垫进行研磨。
12.根据权利要求11所述的布线结构的形成方法，其特征在于：在进入所述第3研磨工序之前，设置通过对所述第2研磨工序中所使用的研磨垫进行清洗，而除去所述研磨垫上的附着异物的工序。
13.根据权利要求11所述的布线结构的形成方法，其特征在于：在进入所述第3研磨工序之前，设置通过对所述第2研磨工序中所使用的研磨垫的表面使用磨石进行磨刷，而除去所述研磨垫上的附着异物的工序。
14.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述第1研磨工序及所述第3研磨工序中使用相同的研磨装置及研磨垫进行研磨。
15.根据权利要求14所述的布线结构的形成方法，其特征在于：在进入所述第3研磨工序之前，设置通过对所述第1研磨工序中所使用的研磨垫进行清洗，而除去所述研磨垫上的附着异物的工序。
16.根据权利要求14所述的布线结构的形成方法，其特征在于：在进入所述第3研磨工序之前，设置通过对所述第1研磨工序中所使用的研磨垫的表面使用磨石进行磨刷，除去所述研磨垫上的附着异物的工序。
17.根据权利要求14所述的布线结构的形成方法，其特征在于：所述第3研磨工序包括研磨条件不同的2个阶段的研磨工序。
18.根据权利要求17所述的布线结构的形成方法，其特征在于：在所述2个阶段的研磨工序中的1个阶段所使用的研磨剂与在所述第2研磨工序中所使用的相同，并且在所述2个阶段的研磨工序中的另1阶段中所使用的研磨剂与在第1研磨工序中所使用的相同。
19.根据权利要求1所述的布线结构的形成方法，其特征在于：在所述异物除去工序中包括使用有机酸或有机碱对所述被研磨面进行清洗的工序。
20.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽之间的间隔为0.25μm以下。
21.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽相互平行配置。
22.根据权利要求1所述的布线结构的形成方法，其特征在于：所述第1沟槽与所述第2沟槽中布线的形成是采用双重波形镶嵌法而进行的。
23.根据权利要求1所述的布线结构的形成方法，其特征在于：所述导电膜为铜膜，所述屏障金属膜为钽膜、氮化钽膜、或钽膜与氮化钽膜的叠层膜。
24.根据权利要求23所述的布线结构的形成方法，其特征在于：形成在所述第1沟槽或所述第2沟槽中的布线与形成在该布线下侧的插销构成电连接。
CN02156986.XA 2001-12-27 2002-12-24 布线结构的形成方法 Expired - Lifetime CN1198331C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001396418 2001-12-27
JP2001396418 2001-12-27

Publications (2)

Publication Number Publication Date
CN1428841A CN1428841A (zh) 2003-07-09
CN1198331C true CN1198331C (zh) 2005-04-20

Family

ID=19189087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02156986.XA Expired - Lifetime CN1198331C (zh) 2001-12-27 2002-12-24 布线结构的形成方法

Country Status (2)

Country Link
US (1) US6881660B2 (zh)
CN (1) CN1198331C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852878B2 (en) * 1998-05-14 2005-02-08 Atherogenics, Inc. Thioketals and thioethers for inhibiting the expression of VCAM-1

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277427B2 (ja) 1994-01-31 2002-04-22 ソニー株式会社 平坦化方法および研磨装置
JP3076244B2 (ja) 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
JP3160545B2 (ja) 1997-01-28 2001-04-25 松下電器産業株式会社 埋め込み配線の形成方法
US5866465A (en) 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
US6593282B1 (en) 1997-10-21 2003-07-15 Lam Research Corporation Cleaning solutions for semiconductor substrates after polishing of copper film
US6237369B1 (en) 1997-12-17 2001-05-29 Owens Corning Fiberglas Technology, Inc. Roof-mounted oxygen-fuel burner for a glass melting furnace and process of using the oxygen-fuel burner
US6358849B1 (en) 1997-12-23 2002-03-19 Texas Instruments Incorporated Integrated circuit interconnect and method
US6174810B1 (en) 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6150269A (en) * 1998-09-11 2000-11-21 Chartered Semiconductor Manufacturing Company, Ltd. Copper interconnect patterning
US6150268A (en) 1998-11-04 2000-11-21 Advanced Micro Devices, Inc. Barrier materials for metal interconnect
JP3374814B2 (ja) 1999-12-03 2003-02-10 株式会社ニコン 研磨体、平坦化装置、半導体デバイス製造方法、および半導体デバイス
US6468135B1 (en) 1999-04-30 2002-10-22 International Business Machines Corporation Method and apparatus for multiphase chemical mechanical polishing
TWI227726B (en) 1999-07-08 2005-02-11 Eternal Chemical Co Ltd Chemical-mechanical abrasive composition and method
US6573173B2 (en) 1999-07-13 2003-06-03 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6274478B1 (en) 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6436302B1 (en) 1999-08-23 2002-08-20 Applied Materials, Inc. Post CU CMP polishing for reduced defects
US6656842B2 (en) 1999-09-22 2003-12-02 Applied Materials, Inc. Barrier layer buffing after Cu CMP
US6274499B1 (en) 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6184128B1 (en) 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP4475785B2 (ja) 2000-09-26 2010-06-09 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
TW480662B (en) 2001-01-29 2002-03-21 Macronix Int Co Ltd Method for forming dual damascene
JP2003077921A (ja) 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
JP4803625B2 (ja) 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003100746A (ja) 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030216033A1 (en) 2003-11-20
US6881660B2 (en) 2005-04-19
CN1428841A (zh) 2003-07-09

Similar Documents

Publication Publication Date Title
CN101079408A (zh) 双镶嵌结构及其制造方法
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
CN1732561A (zh) 把金属和超低k值电介质集成
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN101459124B (zh) 化学机械研磨方法及晶片清洗方法
CN1543668A (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
CN1231969C (zh) 具有埋入型导电层的半导体器件及其制造方法
CN1264201C (zh) 研磨方法及半导体装置的制造方法
CN1885489A (zh) 半导体器件的制造方法
CN1207773C (zh) 布线结构的形成方法
CN1295762C (zh) 研磨金属层的方法
CN1198331C (zh) 布线结构的形成方法
CN1761047A (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
CN1220258C (zh) 布线结构的形成方法
JP2003077918A (ja) 半導体装置の製造方法
CN1291459C (zh) 化学机械抛光方法以及与其相关的洗涤/冲洗方法
CN1220259C (zh) 布线结构的形成方法
CN1574283A (zh) 掩埋布线的形成方法及半导体器件
US6767274B2 (en) Method to reduce defect/slurry residue for copper CMP
CN1476077A (zh) 多层配线的形成方法及其检查方法
KR100830744B1 (ko) 금속 라인의 디싱을 최소화하는 화학적 기계적 폴리싱 공정
CN1610078A (zh) 消除晶片边缘剥离的方法
CN1838399A (zh) 平坦化填隙材料的装置及方法
JP3654884B2 (ja) 配線構造の形成方法
TW452878B (en) Method for preventing breakage of copper layer in chemical mechanical polishing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Osaka, Japan

Patentee after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050420